DE2351056A1 - Verfahren zum ausrichten und befestigen von elektronischen schaltungen auf einem substrat - Google Patents

Verfahren zum ausrichten und befestigen von elektronischen schaltungen auf einem substrat

Info

Publication number
DE2351056A1
DE2351056A1 DE19732351056 DE2351056A DE2351056A1 DE 2351056 A1 DE2351056 A1 DE 2351056A1 DE 19732351056 DE19732351056 DE 19732351056 DE 2351056 A DE2351056 A DE 2351056A DE 2351056 A1 DE2351056 A1 DE 2351056A1
Authority
DE
Germany
Prior art keywords
connections
substrate
circuit
terminals
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732351056
Other languages
English (en)
Inventor
John D Larnerd
Donald M Mcgarigle
Carl E Samuelson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2351056A1 publication Critical patent/DE2351056A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

Aktenzeichen der Anmelderin; EN 972 031
Verfahren zum Ausrichten und Befestigen von elektronischen Schaltungen auf einem Substrat
Die Erfindung betrifft ein Verfahren zum Ausrichten und Befestigen von miniaturisierten elektrischen Schaltungen, V7ie z.B. monolithische Halbleiterschaltungen, Dünnfilmschaltungen oder mikroelektronischen Bauelementen auf einem Substrat. Der Zusammenbau von solchen miniaturisierten Schaltungen ist langsam und auf v/endig, v/eil diese Schaltungen wegen ihrer geringen Größe eine Ausrichtung und Abstützung während ihrer Befestigung außerordentlich erschweren. Obgleich diese Schaltungen in bezug auf ihre endgültige Position richtig ausgerichtet werden können, erfordert doch das Beibehalten dieser Ausrichtung entsprechend kleine, außerordentlich präzise arbeitende Vorrichtungen, die auch während der mehrfachen Erwärmungszyklen zur zuverlässigen Befestigung dieser Schaltkreise eine entsprechende Stabilität aufweisen.
Jede solche miniaturisierte Schaltung v/eist gewöhnlich eine Reihe von nach unten gerichteten Anschlüssen auf, die gleichzeitig an elektrische Leitungszüge auf einem Substrat mit einer darauf befindlichen gedruckten Schaltung angelötet werden müssen. Diese Schaltungsplättchen sind oft nicht größer als 3 . 3 mm und weisen an jeder Kante sechs bis zehn Anschlüsse auf. Die Ausrich-
409825/0710
tung muß daher innerhalb sehr enger Toleranzen beibehalten werden. Diese Vorrichtungen v/erden oft während der Ausrichtung und Befestigung entweder durch eine Miniaturvakuumhalterung oder aber durch ein klebriges Material, wie z.B. ein Lötflußraittel, ausgerichtet gehalten. Es ergeben sich jedoch häufig Schwingungen und Fehlausrichtungen, wenn das schmelzbare Material,, gewöhnlich Lot, sich im geschmolzenen Zustand befindet. Die Anschlüsse können entweder nicht zueinander passen oder zwischen benachbarten auf dem Substrat liegenden Anschlußlaitungen Kurzschlüsse hervorrufen.
Um diese Schwierigkeit zu beseitigen, wurde bereits vorgeschlagen, die gesamte Oberfläche des Substrats mit einem photoempfindlichen Material, wie z.B. einem üblichen Fhotolack zu überziehen, der dann selektiv belichtet und entwickelt wird und am Ort der Halbleiterplättchen entsprechende Ausnehmungen ergibt. In diese freien Flächen werden dann die verschiedenen elektrischen Schaltungen eingepaßt,- die genau in die äußeren Abmessungen dieser Ausnehmungen hineinpassen. Auf diese Weise v/erden die elektrischen Schaltungen während der nachfolgenden Befestigung an ihren elektrischen Anschlüssen ausgerichtet gehalten.
Dieses Verfahren ist jedoch für das Aufbringen und Ausrichten integrierter Halbleiterplättchen nicht geeignet, da diese rauhe Kanten aufweisen, da sie aus einer größeren Scheibe, beispielsweise mit Hilfe eines Laserstrahls, herausgeschnitten worden sind. In diesen Fällen ergeben die ungleichmäßigen Kanten keine zuverlässige Ausriehtfläche, so daß die -liniaturkontakte während der Befestigung nicht richtig ausgerichtet gehalten werden können. Die Unterschiede an den Kanten solcher Halbleiterplättchen sind ausreichend groß, daß die verschiedenen Halbleiterplättchen nicht in vorgeformte Vertiefungen passen. Ist die Vertiefung groß genug, uia auch alle möglichen Maßabweichungen der Halbleiterplättchen mit aufzunehmen, dann ist eine Fehlausrichtung bei einigen der Halbleiterplättchen möglich.
Vakuumgreifwerkzeuge wurden oft zur genauen Einstellung von KaIb-
e:i 972 031 4098 25/071Q
leiterplättchen während ihrer Befestigung an den Leiterzügen benutzt, um das Gewicht des Halbleiterplättchens während der Befestigung nicht auf den geschmolzenen Lötstützpunkten ruhen zu lassen, um dadurch möglichst hohe Lötstiftchen zu erzielen. Wenn das die elektrische Verbindung herstellende schmelzbare Material relativ hoch ist, dann können größere Unterschiede im Ausdehnungskoeffizienten zwischen dem Halbleiterplättchen und seinem Substrat zugelassen werden, ohne daß dadurch die Lötverbindungen beschädigt v/erden. Es ist daher erwünscht, die relativ kurzen dicken Lötverbindungen zu vermeiden, die keine große Nachgiebigkeit aufweisen, falls sich zwischen Kalbleiterplättchen und Substrat eine geringe Relativbewegung ergibt.
Aufgabe der Erfindung ist es also, ein verbessertes Verfahren zum Ausrichten für die Befestigung von Halbleiterplättchen am Ort ihrer Befestigung zu schaffen, ohne daß man dabei von den Kanten des Halbleiterplättchens selbst abhängt und trotzdem eine größere Genauigkeit bei der Ausrichtung zusammengehöriger Kontakte erzielt.
Dies läßt sich gemäß der Erfindung dadurch erreichen, daß man die Oberfläche des Substrats an den Orten der Befestigung für die integrierten Halbleiterplättchen mit einem Überzug versieht, der eine Art Sockel für das Halbleiterplättchen oberhalb des Befestigungsortes bildet. Das übrige Material des Überzugs wird von der Substratoberfläche entfernt. Die Sockel sind so geformt, daß die Leiterzüge auf dem Halbleiterplättchen und die entsprechenden sich nach unten erstreckenden Anschlüsse nicht erfaßt v/erden, so daß zwischen beiden schmelzbare Verbindungen hergestellt werden können. Umfang, Größe und Form der Sockel sind dabei so gewählt, daß die sich nach unten erstreckenden Anschlüsse des Ilalbleiterplättchens an der Kante des Sockels anliegen und daher mit den entsprechenden Leiterzügen auf dem Substrat genau ausgerichtet sind.
Die Höhe des Sockels kann während der Herstellung geändert wer-
Eii 972 031 409825/07 1 ο
den, um das Halbleiterplättchen bei entsprechenden verschiedenen Höhen oberhalb der Leiterzüge abzustützen. Das Material für den Sockel ist vorzugsweise ein Polymeres, das in der Wärme plastisch wird und doch elastisch genug ist, um während des Abkühlens ungefähr wieder seine frühere Stärke zu erreichen. Der Sockel wird ausreichend hoch gemacht, damit das kalte Halbleiterplättchen nicht in Berührung mit den entsprechenden Leiterzügen auf dem Substrat ist. Während der Erwärmung erweicht der Sockel so weit, daß unter Anwendung eines leichten zusätzlichen Druckes von der Wärmequelle die zusammengehörenden Anschlüsse und Leiterzüge sich gegenseitig berühren und sich durch Schmelzen miteinander verbinden. Danach nimmt der Sockel während der Abkühlung und nach Wegnahme der zusätzlichen Kraft etwa v/ieder seine ursprüngliche Stärke an, so daß sich dadurch langgestreckte stiftartige Verbindungen ergeben.
Eine Abwandlung des erfindungsgemäßen Verfahrens sieht eine Stützwand vor, die die Unterseite des Halbleiterplättchens unterstützt, jedoch an den äußeren Kanten oder Seiten der nach unten gerichteten elektrischen Anschlüsse. In diesem Fall werden in dem Stützmaterial Bohrungen zum Entweichen von Gas vorgesehen, um während der Aufheizung des Halbleiterplättchens den darunter entstehenden überdruck abzuleiten.
Die Erfindung hat den Vorteil, daß übliche Photolacke für die Ausrichtung als Stützsockel benutzt werden können. Diese Materialien können in ihrer Stärke verändert werden und haben die während der Erwärmung erforderliche Elastizität zur Herstellung der elektrischen Verbindung und zur anschließenden Rückkehr in ihren Ausgangszustand oder ihre anfängliche Stärke. Dieses Material gestattet außerdem ein leichtes genaues und einfaches Anbringen durch übliche Maskenverfahren mit Belichtung und Entwicklung zur Bildung der Sockel. Der innenliegende Sockel dient auch als Sperre für das Lötmaterial auf darunter verlaufenden Leitungszügen und gestattet eine visuelle überprüfung der Ausrichtung von elektrischen Anschlüssen und Leitungszügen vor der Befestigung.
EM 972 031
409825/0710
Zusätzlich dazu unterstützt der Sockel auch die örtliche Begrenzung der Wärme an den Lötverbindungen und gestattet ein leichtes Entfernen des Lötflußmittels. Die Erfindung hat den weiteren Vorteil, daß der Sockel nach Befestigung der Halbleiterplättchen, falls dies erwünscht ist, leicht entfernt werden kann. Mit dem hier offenbarten Verfahren wird also keine Ausrichtung von Halbleiterplättchen und Leitungszügen mit Hilfe der rohen Kanten des Plättchens versucht, so daß sich eine erhöhte Genauigkeit ergibt. Sine Übereinstimmung des Plättchens mit der Form des Sockels ist leichter dadurch sicherzustellen, daß man die elektrischen Anschlüsse des Halbleiterplättchens als Ausrichtflächen benutzt.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Dabei zeigt
Fig. 1 eine perspektivische Ansicht eines Teils eines
Schaltungssubstrats mit.einem darüber befindlichen von einem Sockel getragenen Halbleiterplättchen gemäß der Erfindung,
Fig. 2 bis 4 Querschnittsansichten eines Ilalbleiterplättchens
und eines zugehörigen Substrats mit Leitungszügen zur Darstellung der einzelnen Verfahrensschritte zur Befestigung des Halbleiterplättchens an den Leitungszügen des Substrats bei der Erwärmung des Sockels zur Ermöglichung schmelzbarer Verbindungen an seinen äußeren Umfang,
Fig. 5 eine Querschnittsansicht einer weiteren Aus
führungsform der Erfindung, bei der der Stützsockel während der Befestigung an den äußeren Flächen der elektrischen Anschlüsse des Halbleiterplättchens angreift und
Fig. 6 eine Querschnittsansicht einer weiteren Ausfüh-
409825/0710
EE 972 031
rungsforn der Erfindung unter Verwendung einer Anzahl kleinerer Stützsockel zum Abstützen und Ausrichten eines Halbleiterplättchens.
In Fig. 1 ist ein Teil eines Substrats 10 gezeigt, auf dem gedruckte Leitungszüge 11 angebracht sind, mit einem Halbleiterplättchen 12, das auf einem Stützsockel 13 liegt. Der Stützsockei dient zur Ausrichtung der mit Lot überzogenen Anschlüsse 14 mit den Lötstützpunkten 15 auf den Leitungszügen. Das Substrat kann beispielsweise aus einem keramischen Material oder aus mit Epoxydharz getränktem Glasfasermaterial bestehen, während die elektrischen Leitungszüge 11 gewöhnlich aus Kupfer bestehen. Die nach allen Richtungen abgehenden Leitungszüge können bis unter das Halbleiterplättchen 12 geführt sein und dort Lötstützpunkte 15 aufweisen, die der Verbindung mit entsprechenden sich auf der Unterseite des ITalbleiterplättchens 12 nach unten erstreckenden elektrischen Anschlüssen 14 dienen. f!it anderen Porten, können die Leitungszüge unterhalb des Halbleiterplättchens von einer Seite nach der anderen verlaufen, in Lötstützpunkten 15 endigen oder mit anderen Leitungszügen unterhalb des Halbleiterplättchens verbunden sein.
Das Halbleiterplättchen wird gewöhnlich aus einer größeren Halbleiterscheibe herausgeschnitten, indem zunächst die Halbleiteroberfläche längs der Seiten 16 angerissen wird und dann das HaIb-leiterplättchen von seinem Ilachbarplättchen längs der Kante 17 abgebrochen wird. Das ergibt eine rauhe, gebrochene Kante, die in ihren Abmessungen um einige zehntel Millimeter schwanken kann. Das Schaltungsplättchen, wie das Plättchen 12 kann eine Anzahl von elektrischen Anschlüssen 14 aufweisen, die gewöhnlich in Forr.i eines Dreiecks oder eines Vierecks längs der Unterseite des Halbleiterplättchens angeordnet sind. Diese Anschlüsse können entweder plattiert oder in geschmolzenes Lot eingetaucht sein und ihre Abmessungen sind im aligemeinen recht gleichförmig. Die Größe der elektrischen Anschlüsse kann entsprechend der für die Bildung der Anschlüsse zur Verfügung stehenden Fläche variiert
409825/0710
ELJ 972 031
werden, doch ist ihr Durchmesser im allgemeinen nicht größer als 0,25 mm oder weniger, wie auch die entsprechenden Lötstützpunkte 15. Man sieht daher, daß die Ausrichtung von zusammengehörigen Anschlüssen und Lötstützpunkten eine sehr genaue Ausrichtung erfordert.
Um diese genaue Ausrichtung sicherzustellen, wird ein genau ausgerichteter Stützsockel 13 gebildet, der genau in die durch die nach unten ragenden Anschlüsse 14 umgrenzte Fläche paßt, welche am Umfang des Kalbleiterplättchens herausragen. Der Stützsockel kann aus den verschiedensten Materialien bestehen, besteht aber vorzugsweise aus einem Polymeren, das nach Herstellen der Lötverbindungen aufgelöst und entfernt v/erden kann. Für die Herstellung dieser Stützsockel besonders geeignete Materialien sind die handelsüblich erhältlichen Photolacke, wie sie beispielsweise unter der Bezeichnung Laminar H.S. von der Dynachem Corporation in Santa Fe Springs, Kalifornien oder unter dem Warenzeichen Riston der Firma E. I. Du Pont de Nemours in Wilmington, Delaware vertrieben werden.
Der Photolack wird zur genauen Herstellung der Stützsockel an den gewünschten Punkten aufgebracht, belichtet und entsprechend den Herstelleranweisungen entwickelt bevor die Halbleiterplättchen aufgebracht werden. Die Belichtung wird gewöhnlich mit Hilfe einer Maske durchgeführt. Mit dem üblichen negativen Photolack liefert die Belichtung ein relativ unlösliches Polymeres in der Entwicklerlösung, während das nicht belichtete Material durch die Entwicklerlösungen leicht abgewaschen und entfernt werden kann.
Beispielsweise wurde das filmartige Resistmaterial auf einer
2 erwärmten Schaltungsplatte mit 5,6 kp/cm aufgebracht, mit einer 2500 Watt Lichtbogenlampe für etwa 60 Sekunden belichtet und anschließend für etwa 70 Sekunden in Trichloräthylen entwickelt, um nicht belichtetes Material zu entfernen. Die Belichtungszeit schwankt mit der Stärke des Überzugs an Photoresistmaterial.
Der Stützsockel 13 wird so belichtet, daß seine Form dem innenliegenden Bereich entspricht, der durch die Anschlüsse 14 ge-
409825/0710
ElI 972 031
— O "~
bildet ist und soll vorzugsweise an den inneren Flächen der elektrischen Anschlüsse 14 anstoßenf so daß das Halbleiterplättchen praktisch wenig oder gar keine seitliche Bewegungsfreiheit hat, wenn es unbefestigt auf dem Stützsockel liegt. Die Erfahrung hat gezeigt, daß in der Herstellung die elektrischen Anschlüsse 14 ganz genau angebracht werden können und daß die Position der elektrischen Anschlüsse größere Zuverlässigkeit der Ausrichtung ergibt als die roh gebrochenen Kanten 17 am Umfang des Halbleiterplättchens. Die meisten Photoresiste oder Photolacke sind etwas elastisch und das Halbleiterplättchen kann auf dein Stützsockel in seine gewünschte Stellung gedrückt werden. Falls gewünscht, kann der Stützsockel auch so groß gemacht v/erden, daß durch die Keilwirkung oder Klemmwirkung das Substrat sogar umgedreht werden kann, wobei das Halbleiterplättchen seine Position beibehält. Photoresiste und Photolacke haben im allgemeinen eine etwas klebrige Oberfläche, was die Haftfähigkeit des Halbleiterplättchens am Ort seiner Befestigung weiter verbessert.
Die Bildung eines innenliegenden Stützsockels 13 gestattet, die Ausrichtung zusammengehöriger elektrischer Anschlüsse und Lötstützpunkte visuell zu überprüfen. Ss wurde ebenso festgestellt, daß bei Verwendung von polymeren Stützsockeln sich eine örtliche Konzentration der zum Schmelzen der Lötkügelchen an den Verbindungen erforderlichen Wärme ergibt.
Die Befestigung des Halbleiterplättchens an den Lötstützpunkten der Leitungszüge kann nun auf verschiedene Weise durchgeführt werden, beispielsweise im heißen Gasstrom, mit einem Widerstandselement oder im Ofen. Photolacke werden natürlich■weniger löslich und damit schwieriger zu entfernen, wenn sie für relativ lange Zeit, wie z.B. in einem Ofen, erhöhten Temperaturen ausgesetzt sind.
Die Verwendung eines Stützsockels zum Stützen und Ausrichten für Bauelemente und Schaltungen auf Substraten gibt den zusätzlichen Vorteil, daß man die Halbleiterplättchen und Schaltungen
EN 972 03! 409825/0710
in verschiedener Höhe über dem Substrat anbringen kann« Der Stützsockel 13 kann beispielsweise nur so hoch sein, daß er lediglich ein seitliches Verschieben verhindert oder kann in einer dickeren Schicht bestehen und so bearbeitet werden, daß er einen Stützsockel ergibt, der die Halbleiterschaltung in der Weise trägt, daß die elektrischen Anschlüsse des Halbleiterplättchens ihre entsprechenden Lötstützpunkte nicht berühren. Diese letztgenannte Art dient der Herstellung gleichförmigerer stiftartiger Lötverbindungen zwischen zusammengehörigen Lotstutzpunkten und elektrischen Anschlüssen. In den Fign. 2, 3 und 4 sind verschiedene Verfahrensschritte zur Herstellung stiftartiger Lötverbindungen zwischen Halbleiterplättchen und Substrat gezeigt. In Fig. 2 ist ein Stützsockel gebildet worden, dessen Höhe ausreicht, um einen Kontakt zwischen den elektrischen Anschlüssen des Halbleiterplättchens und den Lötstützpunkten 14 bzw. 15 zu verhindern. Das Lot eines jeden Kontaktes ist erstarrt. In Fig. 3 wird ein heißer Gasstrahl über eine Düse 18 in der Nachbarschaft des Halbleiterplättchens 12 zur Erwärmung des Plättchens zugeführt. Die Gas · temperatur ist so hoch, daß das Lot schmilzt. Bei Erwärmung des Halbleiterplättchens durch den Gasstrom erweicht auch der Sockel unterhalb des Halbleiterplättchens· durch Erwärmung. Durch den Druck des auftreffenden Gasstrahles wird dann der Stützsockel
13 etwas zusammengedrückt, so daß die Lötkügelchen der Anschlüsse
14 und die Lötstützpunkte 15 miteinander in Berührung kommen. Durch diese I'ontaktberührung geht die Wärme von dem Halbleiterplättchen und seinen Lötanschlüssen wirksam auf die Lötkügelchen der Lötstützpunkte 15 über. Nenn das Halbleiterplättchen 12 weiter erwärmt wird, schmelzen seine Anschlüsse und übertragen auch die Wärme weiter. Wenn die sich berührenden einander entsprechenden Lotstutzpunkte geschmolzen werden, verbinden sie sich zu einem einzigen Lötstützpunkt 19. Beispielsweise wurde
2 ein Druckluftstrahl mit 5,6 bis 6,3 kp/cm Druck einem Rotometer zugeführt, das die Luftströmung mit einem Durchsatz von 0,566 m je Stunde aus einer Düse mit einen Durchmesser von etwa 2,3 mm steuert. Die Luft wird durch eine zwischen Rotometer und Düse eingebrachte elektrisch beheizte Spule erhitzt, so daß die
409825/0710
EIT 972 031
Temperatur des Druckluftstrahls am Düsenausgang etwa 400 °C beträgt. Die Gasdüse wird auf etwa 2,5 min oberhalb des Halbleiterplättchens gehalten. Dieser Druck ist ausreichend hoch, um die elektrischen Anschlüsse des Halbleiterplättchens in Kontaktberührung mit den entsprechenden Lötstützpunkten für eine Lötverbindung zu bringen, wenn der ursprüngliche Abstand zwischen ihnen zwischen 0,025 und 0,075 mn beträgt.
In Fig. 4 beginnt nach Abnehmen des äußeren Druckes der Heizdüse oder des Heizelementes das Halbleiterplättchen, der Stützsockel und das geschmolzene Lot der stiftartigen Lötverbindungen abzukühlen. Bei Abkühlen des Stützsockels geht er etwa bis auf seine ursprüngliche Höhe wieder zurück, bevor das Lot erstarrt ist, so daß dadurch das Halbleiterplättchen etwas nach oben gedrückt wird. Durch die den geschmolzenen Lot eigene Oberflächenspannung werden die Lötverbindungen stiftartig auseinandergezogen, so dai3 die geschmolzenen Verbindungen von ihrem ursprünglichen geschmolzenen Zustand aus gestreckt v/erden. Solche Lötverbindungen können bei einer Relativbewegung zwischen Halbleiterplättchen und Substrat aufcjrund von Ausdehnung oder Zusammenziehung einem größeren Piegemoment widerstehen.
Der Photoresist oder Photolack kann ursprünglich in einer Anzahl von überzügen oder Schichten übereinander zur Erzeugung verschiedener Schichtdicken aufgebracht werden, wodurch sich die Höhe der zu bildenden Stützsockel genau einstellen läßt. Das den Stütz·- sockel bildende Photoresist oder der Photolack wird vorzugsweise in einer solchen ursprünglichen Stärke aufgebracht, daß zusätzliche Kraft des aus der Düse austretenden Gases oder ein anderer externer Druck erforderlich ist, um die Kontaktberührung zwischen zusammengehörigen Anschlüssen und Lötstützpunkten herzustellen.
In Fig. 5 ist eine weitere Ausführungsform der Erfindung gezeigt, bei dem der Stützsockel 20 entsprechend der Unterseite des gestrichelt eingezeichneten Halbleiterplättchens geformt ist und sich an der Unterseite des Halbleiterplättchens außerhalb der
409825/0710
EK 972 031
Anschlüsse 14 erstreckt. Der Stützsockel wird.auf genau die gleiche V'eise hergestellt, wie im Zusammenhang mit der vorangegangenen Beschreibung dargestellt, mit der Ausnahme, daß Entlüftungsbohrungen 21, vorzugsweise an jeder Kante des Halbleiterplättchens, vorgesehen sind. Es wurde festgestellt, daß diese Entlüftungsbohrungen notwendig sind, um das Austreten erhitzten Gases unterhalb des Halbleiterplättchens während der Befestigung zu gestatten. Das dabei gebildete Gas ist meistens verdampftes Lötflußmittel. Man sieht, daß man hier wiederum von den Außenflächen der nach unten ragenden Anschlüsse als genaue Ausrichtflächen für die Ausrichtung Gebrauch macht. Zusätzlich kann man auch eine Barriere 22 vorsehen, die verhindert, daß das Lötmittel längs der unterhalb des Halbleiterplättchens vorhandenen Leitungszüge läuft. Diese können an den erforderlichen Stellen jede gewünschte Form auf v/eisen.
Uenn der Stützsockel 13 aus über eine Maske selektiv belichtetem Photolack hergestellt wird, so läßt er sich bequem auch in anderen Formgebungen ausführen, beispielsweise mit VorSprüngen zwischen benachbarten Anschlüssen 14. Diese Ausbildung gestattet eine gute Ausrichtung, wenn die elektrischen Anschlüsse des Halbleiterplättchens nicht dazu benutzt werden können, das HaIbleiterplättchen für verschiedene Freiheitsgrade in seiner Bewegungsfreiheit zu beschränken. Bei manchen Anordnungen mag es zulässig sein, den Stützsockel nach Befestigung des Halbleiterplättchens auf dem Substrat zu belassen. Muß das Photolackmaterial entfernt v/erden, wird normalerweise ein Lösungsmittels aus Methylenchlorid "!ethanol benutzt.
Man sieht aus Fig. 6, daß der Stützsockel nicht aus einem einzigen Stack zu bestehen braucht, sondern aus einer Anzahl strategisch angeordneter kleinerer Stützpunkte 23 bestehen kann. Diese Stützpunkte müssen nur die elektrischen Anschlüsse an einer Seite jedes kleinen Stützpunktes berühren, so daß weniger Anschlüsse davon betroffen sein müssen. Diese Anordnung verringert die zum ^Tiedcrdrücken der Schaltung notwendigen Kräfte während der Er-
409825/0710
-/. 572 03]
wärauny zur Herstellung der Xontaktverbindung. Andere besondere Ausgestaltungen des Stützsockels 13 können natürlich nunmehr leicht angegeben werden, um die erforderliche Ausrichtung zwischen Anschlüssen des Halbleiterplättcliens und Lötstützpunkten auf dem Substrat herzustellen.
409825/0710
Ti:\ 9 72 031

Claims (11)

  1. P Λ T E Il T A ΐΐ S P R U C K L
    Verfahren zum Verbinden einer elektrischen Schaltung; die nach unten v/eisende schmelzbare Anschlüsse auf v/eis t, rait entsprechenden schmelzbaren Lötstützpunkten auf einem Substrat, gekennzeichnet durch folgende Verfahrensschritte: Herstellen eines entlastenden Stützsockels auf den Substrat, auf welchem die Schaltung aufgebracht werden kann, wobei das Material des Stützsockels so mit dem Substrat verbunden und geformt wird, daß die Kanten des Materials an einer Anzahl der elektrischen Anschlüsse der Schaltung für eine genaue Ausrichtung mit den entsprechenden Lötstützpunkten des Substrats anliegen können. Anbringen der Schaltung auf dem Material mit genauer Ausrichtung der Anschlüsse mit den zugehörigen Lötstützpunkten und Erwärmen der miteinander ausgerichteten Anschlüsse und Lötstützpunkte bis zum gegenseitigen Verschmelzen.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Verschmelzen der miteinander ausgerichteten Anschlüsse und Lötstützpunkte das zwischen der Schaltung und dem Substrat liegende Material des Stützsockels entfernt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Höhe des Materials so gewählt wird, daß die Anschlüsse der Schaltung die Lötstützpunkte auf dem Substrat nicht berühren.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material aus einem elastischen, polymerisierten Stoff besteht, der sich bei Erwärmung leichter zusammendrücken läßt.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Erwärmung gleichzeitig mit einem auf die Schaltung
    EI) 972 03! 40982S/0710
    ausgeübten Druck durchgeführt wird, der ausreicht, das elastische Material so v/eit zusammenzudrücken, daß eine Berührung zv/ischen den miteinander zu verbindenden, einander entsprechenden Anschlüssen und Lötstützpunkten ermöglicht wird.
  6. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Druck durch einen unter Druck stehenden heißen Gasstrahl ausgeübt wird, der auf die Schaltung gerichtet iäb und das polymerisierte Material erweicht und die Anschlüsse und Lötstützpunkte zum Schmelzen bringt und gleichzeitig die Schaltung in Richtung auf das Substrat drückt, bis die Anschlüsse und ihre entsprechenden Lot-· Stützpunkte sich berühren.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material auf derr; Substrat so geformt ist, daß es innerhalb eines Bereiches liegt, der durch drei oder mehr Anschlüsse begrenzt wwird.
  8. 8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dai3 die Aufheizung durch Aufbringen eines elektrischen Widerstands-Heizelementes auf die Schaltung bei gleichzeitiger Ausübung von Druck durchgeführt wird, wodurch das elastische Material zusammengedrückt und die sich dann berührenden Anschlüsse und Lötstützpunkte zum Verschmelzen erwärmt v/erden.
  9. 9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material ein elektrisch isolierendes Material ist.
  10. 10. Verfahren nach Anspruch 9 f dadurch gekennzeichnet, daß das isolierende Ilaterial ein Photolack oder ein Photoresistmaterial ist.
  11. 11. Verfahren nach Anspruch ΙΟ, dadurch gekennzeichnet, daß das isolierende Material rait Hilfe von photographischen
    4 0982 5/0710
    EiJ 972 031
    Verfahren hergestellt wird.
    ο Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material des Stützsockels auf dem cSubstrat so geformt und angebracht ist, daß es die Anschlüsse der Schaltung und die Lötstützpunkte auf dem Substrat von außen berührend umgibt.
    C31 A 098 25/07 10
    Leerseite
DE19732351056 1972-12-11 1973-10-11 Verfahren zum ausrichten und befestigen von elektronischen schaltungen auf einem substrat Pending DE2351056A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00314056A US3811186A (en) 1972-12-11 1972-12-11 Method of aligning and attaching circuit devices on a substrate

Publications (1)

Publication Number Publication Date
DE2351056A1 true DE2351056A1 (de) 1974-06-20

Family

ID=23218377

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732351056 Pending DE2351056A1 (de) 1972-12-11 1973-10-11 Verfahren zum ausrichten und befestigen von elektronischen schaltungen auf einem substrat

Country Status (5)

Country Link
US (1) US3811186A (de)
JP (1) JPS4988077A (de)
DE (1) DE2351056A1 (de)
FR (1) FR2210081B1 (de)
GB (1) GB1412363A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US5207372A (en) * 1991-09-23 1993-05-04 International Business Machines Method for soldering a semiconductor device to a circuitized substrate
US5222649A (en) * 1991-09-23 1993-06-29 International Business Machines Apparatus for soldering a semiconductor device to a circuitized substrate

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921285A (en) * 1974-07-15 1975-11-25 Ibm Method for joining microminiature components to a carrying structure
NL7704773A (nl) * 1977-05-02 1978-11-06 Philips Nv Hybrideschakeling voorzien van een halfgeleider- schakeling.
NL7704770A (nl) * 1977-05-02 1978-11-06 Philips Nv Werkwijze voor het aanbrengen van afstandstukjes op een isolerend substraat.
JPS5678356U (de) * 1979-11-12 1981-06-25
US4416054A (en) * 1980-07-01 1983-11-22 Westinghouse Electric Corp. Method of batch-fabricating flip-chip bonded dual integrated circuit arrays
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
JPS57181193A (en) * 1981-04-30 1982-11-08 Tokyo Print Kogyo Co Ltd Method of producing printed board carrying chip part
US4439813A (en) * 1981-07-21 1984-03-27 Ibm Corporation Thin film discrete decoupling capacitor
JPS58209194A (ja) * 1982-05-31 1983-12-06 日本電気株式会社 リ−ドレスチツプキヤリヤとプリント回路基板とのはんだ接続方法
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4611746A (en) * 1984-06-28 1986-09-16 International Business Machines Corporation Process for forming improved solder connections for semiconductor devices with enhanced fatigue life
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
GB2194387A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
DE3785720T2 (de) * 1986-09-25 1993-08-12 Toshiba Kawasaki Kk Verfahren zum herstellen eines filmtraegers.
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US4831724A (en) * 1987-08-04 1989-05-23 Western Digital Corporation Apparatus and method for aligning surface mountable electronic components on printed circuit board pads
US4942139A (en) * 1988-02-01 1990-07-17 General Instrument Corporation Method of fabricating a brazed glass pre-passivated chip rectifier
WO1989008926A1 (en) * 1988-03-16 1989-09-21 Plessey Overseas Limited Vernier structure for flip chip bonded devices
US4893403A (en) * 1988-04-15 1990-01-16 Hewlett-Packard Company Chip alignment method
US4976626A (en) * 1988-12-21 1990-12-11 International Business Machines Corporation Connector for connecting flexible film circuit carrier to board or card
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5270260A (en) * 1990-08-23 1993-12-14 Siemens Aktiengesellschaft Method and apparatus for connecting a semiconductor chip to a carrier system
FR2669500B1 (fr) * 1990-11-16 1996-06-14 Commissariat Energie Atomique Circuit hybride forme de deux circuits dont les pistes sont reliees par des billes de connexion electrique
US5220200A (en) * 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5148968A (en) * 1991-02-11 1992-09-22 Motorola, Inc. Solder bump stretch device
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5297333A (en) * 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US6486003B1 (en) * 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5798286A (en) 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5569880A (en) * 1994-12-02 1996-10-29 Avx Corporation Surface mountable electronic component and method of making same
US5639323A (en) * 1995-02-17 1997-06-17 Aiwa Research And Development, Inc. Method for aligning miniature device components
US5657207A (en) * 1995-03-24 1997-08-12 Packard Hughes Interconnect Company Alignment means for integrated circuit chips
US6165813A (en) * 1995-04-03 2000-12-26 Xerox Corporation Replacing semiconductor chips in a full-width chip array
US5510273A (en) * 1995-04-03 1996-04-23 Xerox Corporation Process of mounting semiconductor chips in a full-width-array image
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
EP0827632B1 (de) * 1995-05-22 2002-01-09 Hitachi Chemical Co., Ltd. Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
EP0838100B1 (de) * 1995-07-07 2000-12-20 Minnesota Mining And Manufacturing Company Zusammenbau eines trennbaren elektrischen steckverbenders mit einem matrix leitenden vorsprünge
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
US5897335A (en) * 1997-02-04 1999-04-27 Integrated Device Technology, Inc. Flip-chip bonding method
US5834995A (en) * 1997-05-01 1998-11-10 The United States Of America As Represented By The Secretary Of The Air Force Cylindrical edge microstrip transmission line
US6245594B1 (en) 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US7898275B1 (en) * 1997-10-03 2011-03-01 Texas Instruments Incorporated Known good die using existing process infrastructure
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
US6472611B1 (en) * 1998-02-04 2002-10-29 Texax Instruments Incorporated Conductive pedestal on pad for leadless chip carrier (LCC) standoff
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
US6872984B1 (en) 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6281452B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US6461881B1 (en) 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
US6387723B1 (en) * 2001-01-19 2002-05-14 Silicon Light Machines Reduced surface charging in silicon-based devices
US7177081B2 (en) * 2001-03-08 2007-02-13 Silicon Light Machines Corporation High contrast grating light valve type device
US6707591B2 (en) * 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US20030208753A1 (en) * 2001-04-10 2003-11-06 Silicon Light Machines Method, system, and display apparatus for encrypted cinema
US6528408B2 (en) 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
US6865346B1 (en) 2001-06-05 2005-03-08 Silicon Light Machines Corporation Fiber optic transceiver
US6782205B2 (en) * 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) * 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6646778B2 (en) * 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
US6829092B2 (en) * 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6639722B2 (en) * 2001-08-15 2003-10-28 Silicon Light Machines Stress tuned blazed grating light valve
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6930364B2 (en) 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6956995B1 (en) 2001-11-09 2005-10-18 Silicon Light Machines Corporation Optical communication arrangement
US6692129B2 (en) * 2001-11-30 2004-02-17 Silicon Light Machines Display apparatus including RGB color combiner and 1D light valve relay including schlieren filter
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) * 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6839479B2 (en) * 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7054515B1 (en) 2002-05-30 2006-05-30 Silicon Light Machines Corporation Diffractive light modulator-based dynamic equalizer with integrated spectral monitor
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) * 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6908201B2 (en) * 2002-06-28 2005-06-21 Silicon Light Machines Corporation Micro-support structures
US7057795B2 (en) 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6928207B1 (en) 2002-12-12 2005-08-09 Silicon Light Machines Corporation Apparatus for selectively blocking WDM channels
US6987600B1 (en) * 2002-12-17 2006-01-17 Silicon Light Machines Corporation Arbitrary phase profile for better equalization in dynamic gain equalizer
US7057819B1 (en) 2002-12-17 2006-06-06 Silicon Light Machines Corporation High contrast tilting ribbon blazed grating
US6934070B1 (en) 2002-12-18 2005-08-23 Silicon Light Machines Corporation Chirped optical MEM device
US6927891B1 (en) 2002-12-23 2005-08-09 Silicon Light Machines Corporation Tilt-able grating plane for improved crosstalk in 1×N blaze switches
TW200414858A (en) * 2003-01-15 2004-08-01 Senju Metal Industry Co Apparatus and method for aligning and attaching solder columns to a substrate
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
US7286764B1 (en) 2003-02-03 2007-10-23 Silicon Light Machines Corporation Reconfigurable modulator-based optical add-and-drop multiplexer
US6947613B1 (en) 2003-02-11 2005-09-20 Silicon Light Machines Corporation Wavelength selective switch and equalizer
US6922272B1 (en) 2003-02-14 2005-07-26 Silicon Light Machines Corporation Method and apparatus for leveling thermal stress variations in multi-layer MEMS devices
US7391973B1 (en) 2003-02-28 2008-06-24 Silicon Light Machines Corporation Two-stage gain equalizer
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6922273B1 (en) 2003-02-28 2005-07-26 Silicon Light Machines Corporation PDL mitigation structure for diffractive MEMS and gratings
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US7027202B1 (en) 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
US7042611B1 (en) 2003-03-03 2006-05-09 Silicon Light Machines Corporation Pre-deflected bias ribbons
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
DE102004037610B3 (de) * 2004-08-03 2006-03-16 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US7745301B2 (en) * 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US8957511B2 (en) * 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
DE102007053849A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Anordnung umfassend ein optoelektronisches Bauelement
US20110084375A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor device package with integrated stand-off
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
CN105448862B (zh) * 2014-09-29 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3098287A (en) * 1958-07-22 1963-07-23 Hazeltine Research Inc Method of assembling components on printed wiring boards
US3290756A (en) * 1962-08-15 1966-12-13 Hughes Aircraft Co Method of assembling and interconnecting electrical components
US3488840A (en) * 1963-12-27 1970-01-13 Ibm Method of connecting microminiaturized devices to circuit panels
FR1483574A (de) * 1965-06-24 1967-09-06
US3457639A (en) * 1967-02-16 1969-07-29 Bell Telephone Labor Inc Method for alignment of microcircuit devices on substrate
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US5207372A (en) * 1991-09-23 1993-05-04 International Business Machines Method for soldering a semiconductor device to a circuitized substrate
US5222649A (en) * 1991-09-23 1993-06-29 International Business Machines Apparatus for soldering a semiconductor device to a circuitized substrate

Also Published As

Publication number Publication date
US3811186A (en) 1974-05-21
FR2210081A1 (de) 1974-07-05
GB1412363A (en) 1975-11-05
FR2210081B1 (de) 1978-09-08
JPS4988077A (de) 1974-08-22

Similar Documents

Publication Publication Date Title
DE2351056A1 (de) Verfahren zum ausrichten und befestigen von elektronischen schaltungen auf einem substrat
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE4126913A1 (de) Verfahren zum beloten und montieren von leiterplatten mit bauelementen
DE4120670A1 (de) Verfahren zur herstellung eines dreidimensionalen schaltungssubstrats
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE4242408A1 (en) Connecting liquid crystal displays to IC substrate - using patterned conducting photoresist and UV hardened resin to prevent electrodes from being short-circuited
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
AT516639A2 (de) Verfahren zur Fertigung eines elektronischen Moduls
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE102006060533A1 (de) Verfahren zur Herstellung einer ersten Schicht mit einer elektrischen Leitung und Anordnung mit einer Kontaktschicht
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
EP0769214B1 (de) Verfahren zur herstellung einer elektrisch leitenden verbindung
DE10059178A1 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
EP1105942A1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE10105920A1 (de) Halbleiterbaustein
DE3440109C2 (de)
DE102019117079A1 (de) Verfahren zum herstellen einer hochfrequenzschaltungs-leiterplatte und hochfrequenzschaltungs-leiterplatte
DE10151657C1 (de) Verfahren zur Montage eines Chips auf einem Substrat
DE102005027276B3 (de) Verfahren zur Herstellung einer Stapelanordnung
DE2410849A1 (de) Verfahren zum aufloeten von miniaturbauelementen

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee