DE19754874A1 - Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array - Google Patents

Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array

Info

Publication number
DE19754874A1
DE19754874A1 DE19754874A DE19754874A DE19754874A1 DE 19754874 A1 DE19754874 A1 DE 19754874A1 DE 19754874 A DE19754874 A DE 19754874A DE 19754874 A DE19754874 A DE 19754874A DE 19754874 A1 DE19754874 A1 DE 19754874A1
Authority
DE
Germany
Prior art keywords
flexible wiring
substrate
connections
ball grid
grid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19754874A
Other languages
English (en)
Inventor
H-Juergen Hacke
Manfred Wosler
Karl Dipl Ing Weidner
Wolfgang Dr Radlik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19754874A priority Critical patent/DE19754874A1/de
Priority to US09/209,406 priority patent/US6256877B1/en
Publication of DE19754874A1 publication Critical patent/DE19754874A1/de
Priority to US09/845,378 priority patent/US6504104B2/en
Priority to US09/845,560 priority patent/US20020017398A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Multi-Conductor Connections (AREA)
  • Wire Bonding (AREA)

Description

Bei der Herstellung von Multichip-Modulen (MCM) also Subsy­ stemen mit einem oder mehreren ungekapselten integrierten Schaltkreisen auf einer Verdrahtung, stellt sich das Problem der Kontaktierung dieses Moduls auf einem weiterverdrahtenden Element. Üblicherweise werden speziell geformte Randanschlüs­ se angebracht, die dann z. B. im Bügellötverfahren, mit einer weiterverdrahtenden Leiterplatte verlötet werden. Ähnlich wie bei gekapselten Bauelementen für die Oberflächenmontage füh­ ren die steigende Anschlußzahl und der Zwang zur Miniaturi­ sierung zu einem immer kleineren Anschlußraster. Dies wieder­ um bereitet Schwierigkeiten bei der Montage, vom definierten Auftrag der Lotpaste bis zum kurzschlußfreien Löten mit dem Lötbügel.
Im Hinblick auf die vorstehend erwähnten Schwierigkeiten kom­ men zunehmend sowohl für Einzelchips als auch für Multichip­ module sog. Ball Grid Arrays (BGAs) zum Einsatz, bei denen sich die Anschlüsse flächig verteilt und damit in wesentlich gröberem Raster als bei den konventionellen Formen auf der Unterseite des Gehäuses befinden. Jeder dieser flächig ver­ teilten Anschlüsse trägt schmelzfähige Höcker, die sog. Balls, die in einem Aufschmelzprozeß für die Verbindung mit der Verdrahtung sorgen (vgl. DE-Z productronic 5, 1994, Sei­ ten 54, 55).
Werden die Verdrahtungen der Multichip-Module in Leiterplat­ tentechnologie hergestellt (sog. MCM-L), so ist das Ball Grid Array problemlos zu realisieren. Durchkontaktierungen durch das Substrat hindurch ermöglichen hier die flächige Anordnung der Anschlüsse bzw. der schmelzfähigen Höcker auf der Unter­ seite. Ebenso ist bei in Sintertechnik hergestellter Mehrla­ genkeramik mit einer Dickschichtverdrahtung (sog. MCM-C) eine flächige Anordnung der Anschlüsse bzw. der schmelzfähigen Höcker möglich.
Werden die Multichip-Module jedoch durch Abscheidung von Schichten auf ein unstrukturiertes Substrat, z. B. Keramik hergestellt (sog. MCM-D), dann wird dieses Substrat nur Rand­ kontakte auf der Oberseite für die Verbindung nach außen auf­ weisen, d. h. eine Montage als Ball Grid Array ist zunächst nicht möglich.
Aus der WO 89/10005 ist eine Chipverpackung bekannt, bei welcher ein vorgeformtes Substrat auf der Oberseite eine Mul­ de zur Aufnahme eines integrierten Schaltkreises und auf der Unterseite vier am äußeren Rand hervorstehende Rippen auf­ weist. Eine flexible Verdrahtung mit einer der Mulde entspre­ chenden Aussparung wird nun auf die Oberseite des Substrats aufgebracht und derart nach unten um die Rippen umgebogen, daß die Enden der einzelnen Leiter im Bereich der Rippen An­ schlüsse bilden. Bei diesen Anschlüssen handelt es sich je­ doch um unten liegende Randkontakte, d. h. eine Realisierung als Ball Grid Array ist auch bei dieser Technik nicht mög­ lich.
Der in den Ansprüchen 1, 6, 9 angegebenen Erfindung liegt das Problem zugrunde, ein Substrat mit Randkontakten auf einfache Weise in ein Ball Grid Array umzuformen.
Der Erfindung liegt die Erkenntnis zugrunde, daß in Anlehnung an die TAB-Technik (Tape Automated Bonding) eine flexible Verdrahtung mit flächig verteilten Anschlüssen hergestellt werden kann, wobei die von diesen Anschlüssen nach außen füh­ renden Leiter freiliegende Enden besitzen, d. h. die als Trä­ germaterial dienende flexible Folie ist im Endbereich der Leiter entweder nicht vorhanden oder entfernt worden. Eine derartig ausgebildete flexible Verdrahtung kann dann mit der Unterseite des Substrats verbunden werden, worauf die Ränder hoch- und umgebogen und die Enden der Leiter auf der Obersei­ te des Substrats auf die Randkontakte kontaktiert werden. Zur Fertigstellung des Ball Grid Arrays brauchen dann nur noch schmelzfähige Höcker bzw. Balls auf die flächig verteilten Anschlüsse der flexiblen Verdrahtung aufgebracht werden. Durch die flexible Verdrahtung wird also eine Verarbeitung als Ball Grid Array möglich mit all den Vorteilen, die diese Bauform gegenüber feingerasterten Randkontakten, insbesondere bei großen Formaten bietet. Bei Bedarf kann der Gesamtaufbau abgedeckt, umspritzt, vergossen oder mit einer Kappe versehen werden.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array sind in den Ansprüchen 2 bis 5 angegeben.
Vorteilhafte Ausgestaltungen des erfindungsgemäß aufgebauten Ball Grid Arrays sind in den Ansprüchen 7 und 8 angegeben.
Vorteilhafte Ausgestaltungen der erfindungsgemäßen flexiblen Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array sind in den Ansprüchen 10 bis 12 ange­ geben.
Die Ausgestaltungen nach den Ansprüchen 2 und 10 ermöglichen durch die schlitzförmige Aussparung der Trägerfolie eine be­ sonders einfache Ausbildung der freiliegenden Enden der Lei­ ter. Bei der Realisierung kann hier auf bewährte Methoden der TAB-Technik zurückgegriffen werden.
Die Weiterbildungen nach den Ansprüchen 3 und 11 erleichtern durch die zusätzliche schlitzförmige Aussparung das Umbiegen der flexiblen Verdrahtung um die untere Kante des Substrats.
Die Ausgestaltungen nach Ansprüchen 4, 7 und 12 erleichtern durch die Schutzwirkung des Lötstoplacks sowohl die Applika­ tion von schmelzfähigen Höckern als auch die Verbindung des fertigen Ball Grid Arrays mit einer weiterführenden Verdrah­ tung.
Die Weiterbildungen nach den Ansprüchen 5 und 8 ermöglichen eine einfache und sichere ganz flächige Verbindung zwischen der Oberseite der Verdrahtung und der Unterseite des Substrats.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Es zeigen:
Fig. 1 eine Draufsicht auf eine flexible Verdrahtung zur Um­ formung eines Substrats mit Randkontakten in ein Ball Grid Array und
Fig. 2 einen teilweisen Querschnitt durch ein Substrat mit Randkontakten, welches mit Hilfe der in Fig. 1 dargestellten flexiblen Verdrahtung in ein Ball Grid Array umgeformt ist.
Fig. 1 zeigt eine Draufsicht auf die Unterseite einer insge­ samt mit FV bezeichneten flexiblen Verdrahtung, die eine Trä­ gerfolie TF, eine Vielzahl von in einem gleichmäßigen Raster angeordneten Anschlüssen A und von diesen A nach außen füh­ rende Leiter L umfaßt. Die flexible Verdrahtung FV wird in Anlehnung an die TAB-Technik hergestellt und die Trägerfolie TF ist dementsprechend an ihrem oberen Rand und an ihrem un­ teren Rand jeweils mit einer Transportperforation TP verse­ hen. Die ein sog. Grid Array bildenden Anschlüsse A sind in­ nerhalb eines quadratischen Kernbereich der flexiblen Ver­ drahtung FV angeordnet, wobei dieser Kernbereich in Fig. 1 durch eine strichpunktierte Linie KB aufgezeigt ist. Bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist das Leiter­ bild der flexiblen Verdrahtung FV derart konzipiert, daß die von den Anschlüssen A ausgehenden Leiter L gruppenweise nach allen vier Seiten nach außen geführt sind und daß die frei­ liegenden Enden E der Leiter jeweils über schlitzförmigen Aussparungen SA der Tragerfolie TF münden. Zwischen den ins­ gesamt vier schlitzförmigen Aussparungen SA und dem Kernbe­ reich KB ist jeweils eine zusätzliche schlitzförmige Ausspa­ rung ZSA in die Trägerfolie TF eingebracht.
Die Trägerfolie TF besteht aus einem hitzebeständigen Poly­ mer, wie z. B. Polyimid. Die Herstellung des die Anschlüsse A und die Leiter L umfassenden kann in konventioneller Technik, wie z. B. in Additivtechnik in Subtraktivtechnik vorgenommen werden. Das Leiterbild besteht aus einem elektrisch leitfähi­ gen Material, vorzugsweise aus Kupfer, wobei die Bereiche der Anschlüsse A gegebenenfalls zusätzlich mit einer galvanisch abgeschiedenen Zinn- oder Zinn-Bleischicht versehen sein kön­ nen. Die schlitzförmigen Aussparungen S und die zusätzlichen schlitzförmigen Aussparungen ZSA können beispielsweise durch chemisches physikalisches Atzen oder durch Laserablation in die Trägerfolie TF eingebracht werden. Wichtig ist dabei, daß die einzelnen die zusätzlichen schlitzförmigen Aussparungen ZSA überquerenden Leiter L und die über die schlitzförmigen Aussparungen A mündenden Enden E der Leiter L beim Material­ abtrag nicht beschädigt werden.
Die vorstehend anhand der Fig. 1 beschriebene flexible Ver­ drahtung FV hat die Aufgabe, ein Substrat mit Randkontakten in ein Ball Grid Array umzuformen.
Fig. 2 zeigt in stark vereinfachter Darstellung einen Quer­ schnitt durch ein derartiges insgesamt S bezeichnetes Substrat, das in allen vier Randbereichen mit in gleichmäßi­ gem Abstand Randkontakten RK versehen ist. Auf der Oberseite des beispielsweise aus Keramik bestehenden Substrats S befin­ den sich ein oder mehrere integrierte Schaltkreise, die in Fig. 2 ebenso wie die nach außen zu den Randkontakten RK führenden Leiter, nicht dargestellt sind.
Zur Umformung des Substrats S mit den Randkontakten RK in ein Ball Grid Array BGA wird zunächst die Oberseite der flexiblen Verdrahtung VF mittels eines Klebers K ganzflächig mit der Unterseite des Substrats S verbunden. Diese Verbindungsfläche zwischen Substrat S und flexibler Verdrahtung FV entspricht dabei zumindest annähernd dem in Fig. 1 dargestellten Kern­ bereich KB, so daß die vier überstehenden Randbereiche der flexiblen Verdrahtung FV hoch- und umgebogen werden können. Das Hochbiegen wird dabei durch die den unteren Kanten des Substrats S zugeordneten zusätzlichen Aussparungen ZSA und der Trägerfolie TF erleichtert. Beim Umbiegen der Randberei­ che der flexiblen Verdrahtung FV um die oberen Kanten des Substrats S werden die freien Enden E der Leiter L aufzuge­ ordnete Randkontakte RK gedrückt, so daß nun zwischen den En­ den E und den Randkontakten RK eine elektrisch leitende Ver­ bindung hergestellt werden kann. Diese Kontaktierung kann durch Löten mit einem Lötbügel, über Laser, Infrarotstrahlung oder ähnlichem erfolgen, wobei das verwendete Lot einen höhe­ ren Schmelzpunkt aufweisen muß, als die bei der Verarbeitung als Ball Grid Array BGA auftretende Temperatur. Es kann aber auch mit Methoden des Feinschweißens, also Thermokompression, Thermosonic und Ultraschall oder auch mit Klebeverfahren kon­ taktiert werden. Nach der Kontaktierung können ggf. noch überstehende und nicht benötigte Randbereiche der flexiblen Trägerfolie TF abgetrennt werden.
Auf die Unterseite der mit Substrat S verklebten flexiblen Verdrahtung FV, deren Leiterbild bis auf die flächig verteil­ ten Anschlüsse A mit Lötstoplack LSL abgedeckt ist, werden Lotdepots erzeugt, indem Lotpaste aufgetragen, Kugeln appli­ ziert oder Lotformteile gesetzt und umgeschmolzen werden. Nä­ here Einzelheiten der Herstellung derartiger Lotdepots gehen beispielsweise aus der DE-C-1 95 35 622 oder der US-A-5 284 287 hervor.
Mit der Applikation der Lotdepots oder Balls, die hier als schmelzfähige Höcker H bezeichnet sind, ist eine Verarbeitung als Ball Grid Array BGA möglich, mit all den Vorteilen, die diese Bauform gegenüber den feingerasterten Randkontakten RK bietet. Bei Bedarf kann der Gesamtaufbau abgedeckt, um­ spritzt, vergossen oder mit einer Kappe versehen werden. Die letztgenannte Möglichkeit ist in Fig. 2 durch eine mit SK bezeichnete Schutzkappe aufgezeigt.
Bei dem vorstehend beschriebenen Ausführungsbeispiel sind al­ le vier Randseiten des Substrats mit Randkontakten belegt. Die Umformung in ein Ball Grid Array kann jedoch in analoger Weise auch dann vorgenommen werden, wenn nur eine Randseite mit Randkontakten belegt ist oder wenn zwei oder drei Rand­ seiten mit Randkontakten belegt sind.

Claims (12)

1. Verfahren zur Umformung eines Substrats (S) mit Randkon­ takten (RK) in ein Ball Grid Array (BGA), mit folgenden Schritten:
  • - Herstellung einer flexiblen Verdrahtung (FV), die auf der Unterseite flächig angeordnete Anschlüsse (A) zur Aufnahme von schmelzfähigen Höckern (H) aufweist und deren von den Anschlüssen (A) nach außen führende Leiter (L) freiliegende Enden (E) besitzen;
  • - Verbinden der Oberseite der flexiblen Verdrahtung (FV) mit der Unterseite des Substrats (S);
  • - Hoch- und Umbiegen des über das Substrat (S) hinaus ragenden Randbereichs der flexiblen Verdrahtung (FV), derart, daß die freiliegenden Enden (E) der Leiter (L) über zugeordneten Randkontakten (RK) des Substrats (S) liegen;
  • - Herstellung einer elektrisch leitenden Verbindung zwischen den freien Enden (E) der Leiter (L) und den zugeordneten Randkontakten (RK) des Substrats (S).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerfolie (TF) der flexiblen Verdrahtung ((FV) im Endbereich der Leiter (L) mit einer schlitzförmigen Ausspa­ rung (SA) versehen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Trägerfolie (TF) der flexiblen Verdrahtung (FV) in dem einer unteren Kante des Substrats (S) zugeordneten Be­ reich mit einer zusätzlichen schlitzförmigen Aussparung (ZSA) versehen wird.
4. Verfahren nach einem der Ansprüche 1 bis 31 dadurch gekennzeichnet, daß das Leiterbild der flexiblen Verdrahtung (FV) mit Ausnah­ me der flächig angeordneten Anschlüsse (A) mit einem Lötstop­ lack (LSL) abgedeckt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Oberseite der flexiblen Verdrahtung (FV) mittels ei­ nes Klebers (K) ganzflächig mit der Unterseite des Substrats (S) verbunden wird.
6. Ball Grid Array (BGA), bestehend aus
  • - einem Substrat (S) mit Randkontakten (RK);
  • - einer flexiblen Verdrahtung (FV), die auf der Unterseite flächig angeordnete Anschlüsse (A) mit darauf aufgebrachten schmelzfähigen Höckern (H) aufweist und deren von den Anschlüssen (A) nach außen führende Leiter (L) frei liegende Enden (E) besitzen; wobei
  • - der Randbereich der flexiblen Verdrahtung (FV) U-förmig um die Stirnseite des Substrats (S) gebogen ist und wobei
  • - die freiliegenden Enden (E) der Leiter (L) mit zugeordneten Randkontakten (RK) elektrisch leitend verbunden sind.
7. Ball Grid Array (BGA) nach Anspruch 6, dadurch gekennzeichnet, daß das Leiterbild der flexiblen Verdrahtung (FV) mit Ausnah­ me der flächig angeordneten Anschlüsse (A) mit einem Lötsto­ plack (LSL) abgedeckt ist.
8. Ball Grid Array nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Oberseite der flexiblen Verdrahtung (FV) mittels ei­ nes Klebers (K) ganzflachig mit der Unterseite des Substrats (S) verbunden ist.
9. Flexible Verdrahtung (FV) zur Umformung eines Substrats (S) mit Randkontakten (RK) in ein Ball Grid Array (BGA), mit folgenden Merkmalen:
  • - auf der Unterseite befinden sich flächig angeordnete Anschlüsse (A) zur Aufnahme von schmelzfähigen Höckern (H);
  • - von den Anschlüssen (A) führen Leiter (L) nach außen;
  • - die Enden (E) der Leiter (L) liegen frei.
10. Flexible Verdrahtung (FV) nach Anspruch 9, dadurch gekennzeichnet, daß die Trägerfolie (TF) der Verdrahtung im Endbereich der Leiter (L) eine schlitzförmige Aussparung (SA) besitzt.
11. Flexible Verdrahtung (FV) nach Anspruch 10, dadurch gekennzeichnet, daß die Leiter (L) eine im Abstand zu der schlitzförmigen Aussparung (SA) in die Trägerfolie (TF) eingebrachte zusätz­ liche schlitzförmige Aussparung (ZSA) überqueren.
12. Flexible Verdrahtung (FV) nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Leiterbild mit Ausnahme der flächig angeordneten An­ schlüsse (A) mit einem Lötstoplack (LSL) abgedeckt ist.
DE19754874A 1997-12-10 1997-12-10 Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array Ceased DE19754874A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19754874A DE19754874A1 (de) 1997-12-10 1997-12-10 Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
US09/209,406 US6256877B1 (en) 1997-12-10 1998-12-10 Method for transforming a substrate with edge contacts into a ball grid array
US09/845,378 US6504104B2 (en) 1997-12-10 2001-04-30 Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
US09/845,560 US20020017398A1 (en) 1997-12-10 2001-04-30 Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19754874A DE19754874A1 (de) 1997-12-10 1997-12-10 Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array

Publications (1)

Publication Number Publication Date
DE19754874A1 true DE19754874A1 (de) 1999-06-24

Family

ID=7851441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19754874A Ceased DE19754874A1 (de) 1997-12-10 1997-12-10 Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array

Country Status (2)

Country Link
US (3) US6256877B1 (de)
DE (1) DE19754874A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034865A1 (de) * 2000-07-18 2002-02-07 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP3421326B2 (ja) * 2001-04-25 2003-06-30 タイコエレクトロニクスアンプ株式会社 Ｉｃソケット及びそれに用いる吸着用シート
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
US6921867B2 (en) * 2002-11-29 2005-07-26 Nokia Corporation Stress release feature for PWBs
JP3755824B2 (ja) * 2003-03-04 2006-03-15 株式会社らいふ 複数電極接着用の電子部品とその実装方法
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7442046B2 (en) * 2006-05-15 2008-10-28 Sony Ericsson Mobile Communications Ab Flexible circuit connectors
US7456498B2 (en) * 2006-08-18 2008-11-25 Lsi Logic Corporation Integrated circuit package and system interface
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
US9377566B1 (en) * 2012-12-31 2016-06-28 Nlight, Inc. Flexible irradiance in laser imaging
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
US10080282B2 (en) * 2016-02-16 2018-09-18 Kabushiki Kaisha Toshiba Flexible printed circuit and electronic apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989010005A1 (en) * 1988-04-12 1989-10-19 Bolger Justin C Pre-formed chip carrier cavity package
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
DE19535622C1 (de) * 1995-09-25 1996-09-12 Siemens Ag Verfahren zum Aufbringen von kugelförmigen Lothöckern auf flächig verteilte Anschlußflächen eines Substrats

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2939922C2 (de) * 1978-10-12 1983-03-17 International Computers Ltd., London Elektrische Kabelverbinderanordnung
US5360946A (en) * 1991-09-17 1994-11-01 International Business Machines Corporation Flex tape protective coating
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5936850A (en) * 1995-03-03 1999-08-10 Canon Kabushiki Kaisha Circuit board connection structure and method, and liquid crystal device including the connection structure
JPH09283560A (ja) 1996-04-10 1997-10-31 Casio Comput Co Ltd 半導体装置およびその製造方法
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US5742484A (en) * 1997-02-18 1998-04-21 Motorola, Inc. Flexible connector for circuit boards
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989010005A1 (en) * 1988-04-12 1989-10-19 Bolger Justin C Pre-formed chip carrier cavity package
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
DE19535622C1 (de) * 1995-09-25 1996-09-12 Siemens Ag Verfahren zum Aufbringen von kugelförmigen Lothöckern auf flächig verteilte Anschlußflächen eines Substrats

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP 08031868 A, in: Pat. Abstr. of JP *
JP 08330361 A, in: Pat. Abstr. of JP *
JP 08340021 A, in: Pat. Abstr. of JP *
JP 09092678 A, in: Pat. Abstr. of JP *
JPOS09283560 = JP09283560A, in: Pat. Abstr. of JP *
Producronic, 5, 1994, S. 54-55 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034865A1 (de) * 2000-07-18 2002-02-07 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul
US6550982B2 (en) 2000-07-18 2003-04-22 Infineon Technologies Ag Optoelectronic surface-mountable module and optoelectronic coupling unit
DE10034865B4 (de) * 2000-07-18 2006-06-01 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul

Also Published As

Publication number Publication date
US20020125042A1 (en) 2002-09-12
US20020017398A1 (en) 2002-02-14
US6504104B2 (en) 2003-01-07
US6256877B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
WO2001075969A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE19940633A1 (de) IC-Gehäuse
DE19736962A1 (de) Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
EP0630176A1 (de) Elektrische Baugruppe
DE3137570A1 (de) Verfahren zum direkten verbinden von kupferteilen mit oxidkeramiksubstraten
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE4222402A1 (de) Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection