DE60207282T2 - Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition - Google Patents

Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition Download PDF

Info

Publication number
DE60207282T2
DE60207282T2 DE60207282T DE60207282T DE60207282T2 DE 60207282 T2 DE60207282 T2 DE 60207282T2 DE 60207282 T DE60207282 T DE 60207282T DE 60207282 T DE60207282 T DE 60207282T DE 60207282 T2 DE60207282 T2 DE 60207282T2
Authority
DE
Germany
Prior art keywords
package substrate
polymer material
pins
solder
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60207282T
Other languages
English (en)
Other versions
DE60207282D1 (de
Inventor
J. Michele BERRY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE60207282D1 publication Critical patent/DE60207282D1/de
Application granted granted Critical
Publication of DE60207282T2 publication Critical patent/DE60207282T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Flanged Joints, Insulating Joints, And Other Joints (AREA)
  • Mechanical Coupling Of Light Guides (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft allgemein mikroelektronische Schaltungen und insbesondere das packaging oder Verkapseln von mikroelektronischen Schaltungen.
  • Allgemeiner Stand der Technik
  • Bei zahlreichen Pin Grid Array (PGA)-Packaging-Pozessen werden die Stifte an dem Paket-Substrat befestigt, bevor der entsprechende Chip montiert wird. Während des anschließenden Chipanschlußverfahrens kann das Lot, das die Stifte mit dem Substrat verbindet, schmelzen, wenn die umgebenden Verarbeitungstemperaturen zu hoch sind. Wenn das Stiftlot schmilzt, so können die Stifte wackeln und sich aus den Positionsbereichen herausbewegen, die für das Einsetzen in den Sockel benötigt werden. Um zu verhindern, daß das Stiftlot schmilzt, wurden während des Chipanschlußverfahrens herkömmlicherweise Lote mit niedrigerer Schmelztemperatur verwendet, so daß die Schmelztemperatur des Stiftlots nicht überschritten wird. Es wird jedoch zunehmend populärer, während des Die-Packaging-Prozesses Lote mit höherer Schmelztemperatur (beispielsweise bleifreie Lote) zu verwenden. Der Gebrauch solcher Lote macht es zunehmend schwieriger, das Schmelzen des Stiftlots während der Verkapselung von mikroelektronischen Schaltungen zu verhindern.
  • EP 0 631 311 A2 offenbart ein Halbleiterchipgehäuse, das ein Keramiksubstrat umfaßt. Die Stifte werden mechanisch mit Kontaktinseln auf einer Fläche des Substrats durch Löten verbunden. Die Lotregion ist wenigstens teilweise in einer Materialregion, die ein Epoxidharz beinhaltet, verkapselt.
  • Kurze Beschreibung der Zeichnungen
  • 1, 2, 3, 4 und 5 sind eine Reihe vereinfachter Seitenansichten im Querschnitt, die ein Verfahren zum Befestigen von Stiften an einem mikroelektronischen Paket-Substrat (package substrate) gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • 6, 7, 8, 9 und 10 sind eine Reihe vereinfachter Seitenansichten im Querschnitt, die ein Verfahren zum Befestigen von Stiften an einem mikroelektronischen Paket-Substrat gemäß einem Ausführungsbeispiel veranschaulichen.
  • 11 und 12 veranschaulichen eine Chipanschlußtechnik, die gemäß der vorliegenden Erfindung verwendet werden kann.
  • Detaillierte Beschreibung
  • In der folgenden detaillierten Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die in veranschaulichender Weise konkrete Ausführungsformen zeigen, in denen die Erfindung in die Praxis umgesetzt werden kann. Diese Ausführungsformen werden hinreichend detailliert beschrieben, damit der Fachmann die Erfindung realisieren kann. Es versteht sich, daß die verschiedenen Ausführungsformen der Erfindung, auch wenn sie unterschiedlich sind, sich nicht unbedingt einander ausschließen. Beispielsweise kann ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das im vorliegenden Text im Zusammenhang mit einer Ausführungsform beschrieben wird, im Rahmen anderer Ausführungsformen implementiert werden, ohne daß der Geltungsbereich der Erfindung verlassen wird. Des Weiteren versteht es sich, daß die Position oder Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne daß Geist und Geltungsbereich der Erfindung verlassen werden. Die folgende detaillierte Beschreibung ist daher nicht in einschränkendem Sinne zu verstehen, und der Geltungsbereich der vorliegenden Erfindung wird ausschließlich durch die angehängten Ansprüche, die entsprechend zu interpretieren sind, zusammen mit der gesamten Bandbreite von Äquivalenten, auf die die Ansprüche ein Anrecht haben, definiert. In den Zeichnungen beziehen sich gleiche Bezugszahlen in den verschiedenen Ansichten auf gleiche oder ähnliche Funktionen.
  • Die vorliegende Erfindung betrifft Verfahren und Strukturen, die dafür verwendet werden können, eine Bewegung der Stifte eines mikroelektronischen Gehäuses zu begrenzen, wenn Stiftlot bei spielsweise während eines Die-Anschluß-Verfahrens schmilzt. Die Lötstelle eines Stiftes wird mit einem festen Material umgeben, dergestalt, daß eine Bewegung des Stiftes beschränkt wird, selbst wenn das Lot schmilzt. Dadurch bleiben die Stifte während des gesamten Verkapselungsprozesses innerhalb der Positionsbereiche, die für das Einsetzen in den Sockel benötigt werden. Die erfindungsgemäßen Prinzipien können in Verbindung mit einer breiten Vielfalt an mikroelektronischen Bausteinen verwendet werden, die Stifte an einem Baustein-Paket verwenden, um eine elektrische Verbindung zu einem externen Schaltkreis herzustellen (beispielsweise Bausteine mit PGAs). Die erfindungsgemäßen Prinzipien sind besonders nützlich zur Verwendung in Verkapselungsprozessen, die während des Chipanschlußes Hochtemperaturlote (beispielsweise bleifreie Lote) verwenden.
  • Die 1–5 sind eine Reihe vereinfachter Seitenansichten im Querschnitt, die ein Verfahren zum Befestigen von Stiften an einem Paket-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen. Wie in 1 zu sehen, wird ein Substrat 10 bereitgestellt, das Stiftbefestigungskontaktinseln 12 aufweist, die auf einer Oberfläche des Substrats angeordnet sind. Wie in 2 veranschaulicht, wird ein Polymermaterial 14 (beispielsweise ein Verkapselungsmaterial) auf dem Substrat 10 über den Kontaktinseln 12 abgeschieden. Bei wenigstens einer Ausführungsform wird das Polymermaterial 14 im Siebdruck auf das Substrat 10 aufgebracht. Es kann alternativ eine beliebige andere aus einer Vielzahl von Abscheidungstechniken verwendet werden, um das Polymermaterial 14 abzulagern, einschließlich beispielsweise Aufspritzen, Aufgießen in flüssiger Form und Filmlaminierung. Wie in 2 veranschaulicht, wird bei einer bestimmten Vorgehensweise ein separater Teil des Polymermaterials 14 auf jede einzelne Kontaktinsel 12 auf dem Substrat 10 aufgetragen. Bei einer anderen Vorgehensweise wird das Polymermaterial 14 in zuvor festgelegten Gruppen auf die Kontaktinseln 12 aufgetragen. Bei einer weiteren Vorgehensweise werden sämtliche Kontaktinseln 12 auf dem Substrat 10 mit einer einzigen Schicht aus Polymermaterial 14 bedeckt. Es versteht sich, daß die Erfindung nicht durch das Auftragsschema des Polymermaterials 14 beschränkt wird. Obgleich nicht dargestellt, können Öffnungen oder Vertiefungen in dem Polymermaterial 14 an den gewünschten Stiftpositionen angeordnet werden.
  • Nach dem Abscheiden des Polymermaterials 14 werden Lotkugeln 16 (oder eine ähnliche Form eines Lötelements) in das Polymermaterial 14 an Stellen eingebracht, die den gewünschten Stiftpositionen entsprechen, wie in 3 veranschaulicht. Bei einer bestimmten Vorgehensweise werden die Lotkugeln 16 mit Hilfe mechanischer Mittel (beispielsweise einer Setzvorrichtung) physisch in das Polymermaterial 14 hineingedrückt. Bei einer anderen Vorgehensweise läßt man schmelzflüssi ges Lot auf das Polymermaterial 14 an den gewünschten Positionen auftropfen. Wenn in dem Polymermaterial 14 Öffnungen oder Vertiefungen vorhanden sind, so können die Lotkugeln 16 in die Öffnungen oder Vertiefungen eingebracht werden. Bei einer bevorzugten Technik werden alle Lotkugeln 16 gleichzeitig angeordnet.
  • Nachdem die Lotkugeln 16 an ihrem Platz sind, werden die Stifte 18 befestigt. Wie in 4 zu sehen, werden die Stifte 18 bei einer Ausführungsform in eine Setzvorrichtung 20 geladen, welche die Stifte 18 in einer festen Beziehung zueinander hält. Es versteht sich, daß die Stifte 18 gemäß der Erfindung auch einzeln gesetzt werden können (d. h. ohne eine Setzvorrichtung). Die Setzvorrichtung 20 wird über das Substrat 10 bewegt und auf das Substrat 10 ausgerichtet, dergestalt, daß die Stifte 18 auf die entsprechenden Kontaktinseln 12 ausgerichtet sind. Die Baugruppe wird auf eine entsprechende Temperatur erwärmt (in der Regel ein fester Wert, der höher ist als die Schmelztemperatur des Stiftlots), und an die Setzvorrichtung 20 wird in Richtung des Substrats 10 eine Kraft 22 angelegt. Bei einer bestimmten Vorgehensweise wird ausschließlich die Schwerkraft ausgenutzt. Bei einer anderen Vorgehensweise wird an die Setzvorrichtung 20 eine zusätzliche äußere Kraft angelegt, um zu gewährleisten, daß das zu jedem Stift gehörende Lot die entsprechende Kontaktinsel 12 benetzt, anstatt nur in dem Polymermaterial 14 zu schwimmen. Obgleich nicht gezeigt, können Führungen verwendet werden, um ein seitliches Bewegen der Setzvorrichtung 20 zu verhindern, während sie sich auf das Substrat 10 zubewegt. Nachdem die Stifte 18 die entsprechenden Kontaktinseln 12 kontaktiert haben, läßt man die Baugruppe abkühlen, wobei während dieser Zeit das Polymermaterial 14 aushärtet. Nach einer ausreichenden Abkühldauer wird die Setzvorrichtung 20 zurückgezogen, woraufhin die in 5 gezeigte Baugruppe erhalten wird. Wie in 5 veranschaulicht, wird jeder Stift 18 mit einer Kontaktinsel 12 an einer entsprechenden Lötstelle 24 verbunden. Insbesondere ist das Polymermaterial 14 um die Lötstellen 24 herum in einer Weise ausgehärtet, durch die eine Bewegung der entsprechenden Stifte 18 verhindert wird, sollte das Stiftlot während der anschließenden Verarbeitung schmelzen.
  • Das Polymermaterial 14, das in dem oben beschriebenen Verfahren verwendet wird, sollte eines sein, das es einem Stift 18 und seinem zugehörigen Lot gestattet, durch das Material 14 hindurchzudringen, wenn Druck angelegt wird, wie in 4 gezeigt. Das Polymermaterial 14 sollte außerdem ein Material sein, das nach dem Aushärten seine Form und strukturelle Integrität beibehält, selbst wenn anschließend relativ hohe Temperaturen einwirken. Bei wenigstens einer Ausführungsform wird ein Polymermaterial 14 verwendet, daß außerdem über Flußeigenschaften verfügt, um das Ausbilden der Lötstellen 24 zu unterstützen. Es versteht sich, daß die Verwendung eines Poly mermaterials 14 mit Flußeigenschaften die Verwendung eines separaten Flußmittels während des Stiftbefestigungsprozesses überflüssig machen kann, wodurch die damit verbundenen Verarbeitungskosten gesenkt werden. Bei einer bestimmten Vorgehensweise wird ein beliebiges aus einer Anzahl handelsüblicher nicht-fließender Materialien als Polymermaterial 14 verwendet. Zu diesen Materialien gehören beispielsweise Cookson 2071E, Questech EF71 oder LF-8, Advanced Polymer Solutions (APS) UFR 1.0 bis 1.5, Kester Solder SE-CURE® 9101, Emerson & Cuming RTP-100-1, Sumotomo CRP 4700 und Loctite FF2000 und FF2200.
  • Die 6–10 sind eine Reihe vereinfachter Seitenansichten im Querschnitt, die ein Verfahren zum Befestigen von Stiften an einem Paket-Substrat gemäß einem Ausführungsbeispiel veranschaulichen. Wie in 6 zu sehen, wird ein Substrat 30 bereitgestellt, das Stiftbefestigungskontaktinseln 32 aufweist, die auf einer Oberfläche des Substrats angeordnet sind. Löthöcker 34 (oder ähnliche Lötstrukturen) werden auf die Kontaktinseln 32 aufgebracht, wie in 7 veranschaulicht (alternativ kann das Lot auf die Kontaktflächen der Stifte 36 oder sowohl auf die Stifte 36 als auch auf die Kontaktinseln 32 aufgebracht werden). Wie in 8 zu sehen, werden die Stifte 36 in eine Setzvorrichtung 38 geladen, die über das Substrat 30 bewegt und auf das Substrat 30 ausgerichtet wird (die Stifte können auch einzeln gesetzt werden). Die Baugruppe wird dann auf eine entsprechende Temperatur erwärmt, und an die Setzvorrichtung 38 wird in Richtung des Substrats 30 eine Kraft 40 angelegt. Wie zuvor, kann die Kraft 40 die Schwerkraft oder eine von außen angelegte Kraft sein. Dann läßt man die Baugruppe abkühlen, und die Setzvorrichtung 38 wird zurückgezogen, woraufhin die in 9 gezeigte Struktur erhalten wird. Wie in 9 gezeigt, wird jeder der Stifte 36 leitend mit einer Kontaktinsel 32 an einer entsprechenden Lötstelle 42 verbunden. Wie in 10 veranschaulicht, wird als nächstes ein Verkapselungsmaterial 44 auf die Baugruppe in einer solchen Weise aufgebracht, daß die Lötstelle 42, die zu jedem Stift 36 gehört, umschlossen wird. Dann läßt man das Verkapselungsmaterial 44 aushärten, bevor weitere Verarbeitungsschritte unternommen werden. Ähnlich der vorherigen Ausführungsform, hemmt das ausgehärtete Verkapselungsmaterial 44 die Bewegung der Stifte 36, sollte das entsprechende Stiftlot während der anschließenden Verarbeitung schmelzen.
  • Für den oben beschriebenen Prozeß kann ein beliebiges aus einer breiten Vielzahl von Verkapselungsmaterialien 44 verwendet werden. Bei einer bestimmten Vorgehensweise kann beispielsweise jedes der Materialien, die normalerweise als Unterfüllung in mikroelektronischen Baugruppen verwendet werden, als Verkapselungsmaterial 44 verwendet werden. Dazu können beispielsweise Epoxidmaterialien, Polyimidmaterialien (beispielsweise SPARK®), Dow Chemical BCB (bei spielsweise Cyclotene®), Dexter CNB 868-10 und SEC 5230JP oder 5114 gehören. Bei einer anderen Vorgehensweise wird eine Spritzgußmasse als Verkapselungsmaterial 44 verwendet. Wie in 10 veranschaulicht, wird bei wenigstens einer Ausführungsform das Verkapselungsmaterial 44 selektiv auf die Lötstellen der einzelnen Stifte 36 aufgebracht. Dies kann beispielsweise mittels eines Flüssigauftragsverfahrens zur Ablagerung des Verkapselungsmaterials 44 bewerkstelligt werden. Es kann alternativ eine Anzahl anderer Abscheidungstechniken verwendet werden, um das Verkapselungsmaterial 44 abzulagern, einschließlich beispielsweise Spritzgießen, Aufspritzen, Filmbeschichten und andere. Bei einer anderen Vorgehensweise wird eine einzige Schicht des Verkapselungsmaterials 44 verwendet, um die Lötstellen 42 aller Stifte 36 auf dem Substrat 30 zu umhüllen. Andere Techniken sind ebenfalls möglich.
  • Nachdem die Stifte eines mikroelektronischen Pakets oder Gehäuses an dem Paket-Substrat befestigt wurden, kann der mikroelektronische Die oder Chip an dem Substrat befestigt werden. Oft werden die Stifte durch einen Gehäusehersteller befestigt, während der Chip durch den Hersteller des mikroelektronischen Bausteins befestigt wird. Andere Szenarios sind ebenfalls möglich. 11 und 12 veranschaulichen einen möglichen Chipanschlußverfahren, der gemäß der vorliegenden Erfindung verwendet werden kann. Es versteht sich, daß alternativ viele andere Chipanschlußtechniken verwendet werden können. Wie in 11 veranschaulicht, wird ein Substrat 50 bereitgestellt, an dem bereits auf einer ersten Fläche Stifte 52 angebracht sind. Das Substrat 50 weist des Weiteren eine Anzahl von Die- oder Chipanschlußkontaktinseln 54 auf, die auf einer zweiten Fläche des Substrats 50 abgeordnet sind. Es wird ein mikroelektronischer Die oder Chip 56 bereitgestellt, der eine Reihe von Inseln 58 auf einer seiner Flächen aufweist. Die Inseln 58 auf dem Chip 56 können beispielsweise Löthöcker enthalten, die an darunter befindlichen Bondinseln auf dem Die oder Chip 56 befestigt sind. Bei wenigstens einer Ausführungsform der Erfindung wird ein bleifreies Lot mit hoher Schmelztemperatur verwendet, um den Chip 56 mit dem Substrat 50 zu verbinden. Wie in 11 veranschaulicht, ist der Chip 56 über dem Substrat 50 angeordnet und auf das Substrat 50 ausgerichtet. Die Temperatur der Komponenten wird auf ein geeignetes Niveau angehoben (in der Regel ein fester Wert, der höher ist als die Schmelztemperatur des Chiplots), und der Die oder Chip 56 wird dergestalt mit dem Substrat 50 in Kontakt gebracht, daß die Inseln 58 auf dem Die oder Chip 56 mit entsprechenden Kontaktinseln 54 auf dem Substrat 50 verbunden werden. Dann läßt man die Baugruppe abkühlen. Wie in 12 veranschaulicht, kann ein Unterfüllmaterial 60 in die Chipverbindungsregion eingespritzt werden, um der Baugruppe eine zusätzliche strukturelle Steifigkeit zu verleihen.
  • Obgleich die 1–12 verschiedene Ansichten und Ausführungsformen der vorliegenden Erfindung veranschaulichen, sollen diese Figuren keine mikroelektronischen Baugruppen in präzisem Detail darstellen. Beispielsweise sind diese Figuren normalerweise nicht maßstabsgerecht. Vielmehr veranschaulichen diese Figuren mikroelektronische Baugruppen in einer Weise, von der angenommen wird, daß sie die Konzepte der vorliegenden Erfindung deutlicher zu vermitteln vermag.
  • Obgleich die vorliegende Erfindung anhand bestimmter Ausführungsformen beschrieben wurde, versteht es sich, daß Modifikationen und Variationen vorgenommen werden können, ohne daß vom Geltungsbereich der Erfindung abgewichen wird, wie dem Fachmann ohne Weiteres klar ist. Derartige Modifikationen und Variationen werden als innerhalb des Gedankens und Geltungsbereichs der Erfindung und der angehängten Ansprüche liegend angesehen.

Claims (24)

  1. Verfahren zur Verwendung beim Zusammenbau eines mikroelektronischen Schaltkreis-Pakets, umfassend: Bereitstellen eines Paket-Substrats (10); Aufbringen eines Polymermaterials (14) auf eine Fläche des Paket-Substrats (10); Befestigen von Stiften (18) an dem Paket-Substrat (10) durch das Polymermaterial (14) hindurch mittels Lotrückfluß; und Aushärtenlassen des Polymermaterials (14) um Lötstellen herum, die zu den Stiften (18) gehören.
  2. Verfahren nach Anspruch 1, wobei: das Befestigen von Stiften (18) beinhaltet, Lötelemente in dem Polymermaterial an gewünschten Stiftpositionen anzuordnen.
  3. Verfahren nach Anspruch 2, wobei: die Lötelemente Lötkugeln (16) beinhalten.
  4. Verfahren nach Anspruch 2, wobei: das Befestigen von Stiften (18) beinhaltet, einen Stift in Richtung des Paket-Substrats (10) an der Position eines Lötelements zu drücken.
  5. Verfahren nach Anspruch 2, wobei: das Befestigen von Stiften (18) beinhaltet, eine Setzvorrichtung (20) zu verwenden, um mehrere Stifte an den Positionen von Lötelementen in Richtung des Paket-Substrats (10) zu drücken.
  6. Verfahren nach Anspruch 1, wobei: das Auftragen eines Polymermaterials (14) beinhaltet, das Material mittels Rasterdruck auf die Fläche aufzubringen.
  7. Verfahren nach Anspruch 1, wobei: das Befestigen von Stiften (18) an dem Paket-Substrat (10) beinhaltet, die Stifte in einer Setzvorrichtung (20) anzuordnen und an die Setzvorrichtung (20) Druck bei einer Temperatur anzulegen, die mindestens so hoch ist wie eine Schmelztemperatur des Stiftlots, dergestalt, daß die Stifte durch das Polymermaterial (14) hindurchgedrückt werden.
  8. Verfahren nach Anspruch 1, wobei: das Polymermaterial (14) Flußeigenschaften aufweist.
  9. Verfahren nach Anspruch 1, wobei das Bereitstellen des Paket-Substrats (10) umfaßt: die Fläche des Paket-Substrats (10) mit mehreren Kontaktinseln (12) zu versehen.
  10. Verfahren nach Anspruch 1, wobei das Auftragen des Polymermaterials (14) auf die Fläche des Paket-Substrats (10) umfaßt: das Polymermaterial (14) über den mehreren Kontaktinseln (12) abzuscheiden.
  11. Verfahren nach Anspruch 9, wobei das Auftragen des Polymermaterials (14) auf die Fläche des Paket-Substrats (10) umfaßt: einen separaten Teil des Polymermaterials (14) auf jede einzelne Insel der mehreren Kontaktinseln (12) aufzubringen.
  12. Verfahren nach Anspruch 9, wobei das Auftragen des Polymermaterials (14) auf die Fläche des Paket-Substrats (10) umfaßt: das Polymermaterial (14) auf eine oder mehrere zuvor festgelegte Gruppen der Kontaktinseln (12) aufzubringen.
  13. Verfahren nach Anspruch 9, wobei das Auftragen des Polymermaterials (14) auf die Fläche des Paket-Substrats (10) umfaßt: das Polymermaterial (14) auf dem Paket-Substrat (10) mittels Flüssigauftrag abzulagern.
  14. Verfahren nach Anspruch 9, wobei das Befestigen von Stiften (18) an dem Paket-Substrat (10) durch das Polymermaterial (14) hindurch mittels Lotrückfluß umfaßt: ein Lötelement in dem Polymermaterial (14) an einer oder mehreren Stiftpositionen anzuordnen.
  15. Verfahren nach Anspruch 14, wobei das Anordnen des Lötelements in dem Polymermaterial (14) an einer oder mehreren Stiftpositionen umfaßt: das Lötelement über einer der mehreren Kontaktinseln (12) anzuordnen.
  16. Verfahren nach Anspruch 14, wobei das Anordnen des Lötelements in dem Polymermaterial (14) an einer oder mehreren Stiftpositionen umfaßt: Öffnungen in dem Polymermaterial (14) bereitzustellen, um das Lötelement abzulagern.
  17. Verfahren nach Anspruch 9, wobei das Befestigen von Stiften (18) an dem Paket-Substrat (10) durch das Polymermaterial (14) hindurch mittels Lotrückfluß umfaßt: Lötkugeln in dem Polymermaterial (14) an einer oder mehreren Stiftpositionen anzuordnen.
  18. Verfahren nach Anspruch 1, wobei das Befestigen von Stiften (18) an dem Paket-Substrat (10) durch das Polymermaterial (14) hindurch mittels Lotrückfluß umfaßt: die Stifte in eine Setzvorrichtung (20) einzubringen.
  19. Verfahren nach Anspruch 18, des Weiteren umfassend: Ausrichten der Setzvorrichtung (20) über dem Paket-Substrat (10) dergestalt, daß die Stifte (18) auf eine oder mehrere Stiftpositionen ausgerichtet sind.
  20. Verfahren nach Anspruch 18, wobei das Befestigen von Stiften (18) an dem Paket-Substrat (10) durch das Polymermaterial (14) hindurch mittels Lotrückfluß umfaßt: eine Kraft an die Setzvorrichtung (20) in Richtung des Paket-Substrats (10) anzulegen.
  21. Verfahren nach Anspruch 1, des Weiteren umfassend: Befestigen eines mikroelektronischen Chips (56) an dem Paket-Substrat (10).
  22. Verfahren nach Anspruch 21, wobei das Befestigen des mikroelektronischen Chips (56) an dem Paket-Substrat (10) umfaßt: eine erste Mehrzahl von Inseln (58) auf einer Fläche des mikroelektronischen Chips (56) auf eine zweite Mehrzahl von Inseln (54) auf dem Paket-Substrat (10) auszurichten.
  23. Verfahren nach Anspruch 21, wobei das Befestigen des mikroelektronischen Chips (56) an dem Paket-Substrat (10) umfaßt: ein bleifreies Lot mit einer hohen Schmelztemperatur zu verwenden.
  24. Verfahren nach Anspruch 21, wobei das Befestigen des mikroelektronischen Chips (56) an dem Paket-Substrat (10) umfaßt: ein Unterfüllmaterial (60) in eine Chipverbindungsregion einzuspritzen.
DE60207282T 2001-09-27 2002-09-26 Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition Expired - Lifetime DE60207282T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/965,555 US6974765B2 (en) 2001-09-27 2001-09-27 Encapsulation of pin solder for maintaining accuracy in pin position
US965555 2001-09-27
PCT/US2002/030625 WO2003028100A2 (en) 2001-09-27 2002-09-26 Encapsulation of pin solder for maintaining accuracy in pin position

Publications (2)

Publication Number Publication Date
DE60207282D1 DE60207282D1 (de) 2005-12-15
DE60207282T2 true DE60207282T2 (de) 2006-05-24

Family

ID=25510133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60207282T Expired - Lifetime DE60207282T2 (de) 2001-09-27 2002-09-26 Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition

Country Status (6)

Country Link
US (2) US6974765B2 (de)
EP (1) EP1430532B1 (de)
CN (1) CN100350603C (de)
AT (1) ATE309616T1 (de)
DE (1) DE60207282T2 (de)
WO (1) WO2003028100A2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7417305B2 (en) * 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US20080283999A1 (en) * 2007-05-18 2008-11-20 Eric Tosaya Chip Package with Pin Stabilization Layer
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
CN102291974B (zh) * 2010-06-18 2014-04-02 亚旭电脑股份有限公司 切边定位型焊接垫及防止引脚偏移的方法
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
EP3859776A1 (de) * 2020-01-31 2021-08-04 Infineon Technologies AG Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233620A (en) 1979-02-27 1980-11-11 International Business Machines Corporation Sealing of integrated circuit modules
JP2573225B2 (ja) * 1987-02-10 1997-01-22 株式会社東芝 電子部品の製造方法
US5088914A (en) * 1990-05-11 1992-02-18 Romano Brambilla Double flighted extrusion screw
US5196251A (en) 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
EP0546285B1 (de) * 1991-12-11 1997-06-11 International Business Machines Corporation Elektronische Baugruppe mit schützendem Verkapselungsmaterial
US5243133A (en) * 1992-02-18 1993-09-07 International Business Machines, Inc. Ceramic chip carrier with lead frame or edge clip
US5288944A (en) * 1992-02-18 1994-02-22 International Business Machines, Inc. Pinned ceramic chip carrier
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5303862A (en) 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
KR100339767B1 (ko) * 1993-12-09 2002-11-30 메소드 일렉트로닉스 인코포레이티드 전기신호전달용전기커넥터및그제조방법
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH0823160A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp プリント配線板と電子部品の接続方法
JPH0945844A (ja) 1995-07-31 1997-02-14 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法
JPH09102560A (ja) 1995-10-05 1997-04-15 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック基板の外部リードピン接合構造
JP3037885B2 (ja) 1995-10-31 2000-05-08 日本特殊陶業株式会社 Ｐｇａ型電子部品用基板
JPH09129769A (ja) 1995-11-06 1997-05-16 Sumitomo Kinzoku Erekutorodebaisu:Kk セラミックパッケージ
US5708056A (en) * 1995-12-04 1998-01-13 Delco Electronics Corporation Hot melt epoxy encapsulation material
US5891754A (en) * 1997-02-11 1999-04-06 Delco Electronics Corp. Method of inspecting integrated circuit solder joints with x-ray detectable encapsulant
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6353182B1 (en) * 1997-08-18 2002-03-05 International Business Machines Corporation Proper choice of the encapsulant volumetric CTE for different PGBA substrates
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
US6229207B1 (en) * 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
JP2004281634A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 積層実装型半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003028100A3 (en) 2003-11-20
EP1430532A2 (de) 2004-06-23
ATE309616T1 (de) 2005-11-15
US20030057572A1 (en) 2003-03-27
EP1430532B1 (de) 2005-11-09
DE60207282D1 (de) 2005-12-15
CN1572023A (zh) 2005-01-26
US7211888B2 (en) 2007-05-01
WO2003028100A2 (en) 2003-04-03
CN100350603C (zh) 2007-11-21
US20050275094A1 (en) 2005-12-15
US6974765B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
DE69309197T2 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3810899C2 (de)
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE3689149T2 (de) Integrierte schaltungspackungen für oberflächenmontierung mit löttragenden leitern.
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE68914927T2 (de) Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102008044381A1 (de) Lötkontakte und Verfahren zur Herstellung solcher Lötkontakte
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition