DE69024669T2 - Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten - Google Patents

Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten

Info

Publication number
DE69024669T2
DE69024669T2 DE69024669T DE69024669T DE69024669T2 DE 69024669 T2 DE69024669 T2 DE 69024669T2 DE 69024669 T DE69024669 T DE 69024669T DE 69024669 T DE69024669 T DE 69024669T DE 69024669 T2 DE69024669 T2 DE 69024669T2
Authority
DE
Germany
Prior art keywords
solder
solder region
region
melting point
lmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69024669T
Other languages
English (en)
Other versions
DE69024669D1 (de
Inventor
John Behun
Anson Call
Frances Cappo
Marie Cole
Karl Hoebener
Bruno Klingel
John Milliken
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69024669D1 publication Critical patent/DE69024669D1/de
Publication of DE69024669T2 publication Critical patent/DE69024669T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10234Metallic balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10992Using different connection materials, e.g. different solders, for the same connection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung bezieht sich auf eine neue Verbindungselementstruktur ohne Anschlußstifte. Spezieller stellt sie eine Lötmittelkugelkonfiguration aus Lötmittelkugeln mit hohem Schmelzpunkt bereit, die mit dem Substrat durch Lötmittel mit einem niedrigeren Schmelzpunkt verbunden sind und die vorzugsweise mit einer Epoxidbeschichtung umgeben sind. Die Kugeln mit hohem Schmelzpunkt werden auf einfache Weise durch zusätzliche Lötmittelverbindungselemente mit niedrigem Schmelzpunkt mit einem anderen Substrat verbunden. Die Erfindung stellt des weiteren ein Verfahren bereit, um auf einfache Weise die Benetzbarkeit der Lötmittelverbindungen mit niedrigem/hohem Schmelzpunkt zu prüfen.
  • Beschreibung des Standes der Technik
  • Die Industrie ist von der Verwendung von Anschlußstiften als Verbindungselemente bei der elektronischen Verkapselung aufgrund der hohen Herstellungskosten, des inakzeptablen Prozentsatzes an versagenden Verbindungen, die eine Nachbesserung erfordern, der Beschränkungen bezüglich der E/A-Dichte und der elektrischen Beschränkungen der Verbindungselemente mit relativ hohem Widerstand abgegangen. Lötmittelkugeln sind Anschlußstiften in allen der obigen Merkmale überlegen, und sie sind außerdem oberflächenmontierbar, was in Anbetracht der zunehmend kleinen Abmessungen in den gegenwärtig vorrangigen Technologien offensichtliche Auswirkungen hat.
  • Lötmittelmontage selbst ist kaum als eine neue Technologie zu bezeichnen. Es bleibt jedoch die Notwendigkeit bestehen, die Lötmittelsysteme und -konfigurationen in elektronischen Strukturen zu verbessern. Die Verwendung von Verbindungselementen aus Lötmittelkugeln wurde auf die Montage von integrierten Schaltkreischips unter Verwendung der sogenannten C-4("controlled collapse chip connection")-Technologie angewendet, seit das Verfahren und die Struktur zum ersten Mal in den US-Patenten Nr. 3 401 126 und 3 429 040 von Miller, die auf die vorliegende Anmelderin übertragen sind, beschrieben und patentiert wurden. Eine Unzahl von Lötmittelstrukturen wurde seither zum Anbringen von IC-Chips ebenso wie zur Verbindung von anderen Ebenen eines Schaltungsaufbaus und einer zugehörigen elektronischen Packung vorgeschlagen.
  • Beispiele für unterschiedliches Höckerbonden sind in den folgenden Referenzen angegeben:
  • D1: IBM TECHNICAL DISCLOSURE BULLETIN Bd. 32, Nr. 10B, März 1990, New York, USA; Seite 480, "Encapsulated solder jomt for chip mounting", die einen Chip beschreibt, der mittels der Verwendung einer Kombination von Lötkontakthügeln mit hohem Schmelzpunkt, die mit Lötkontakthügeln mit niedrigem Schmelzpunkt einen Kontakt herstellen, und der Erwärmung auf eine Temperatur, bei welcher die Lötkontakthügel mit niedrigem Schmelzpunkt schmelzen, an ein Substrat gebondet ist.
  • D2: IBM TECHNICAL DISCLOSURE BULLETIN Bd. 22, Nr. 4, September 1979, New York, USA; Seiten 1460, 1461, J. A. BRODY et al. "Storage and logic errors in dynamic memory devices due to innate radioactive materiäls in packaging and wafer" erläutert die Verwendung von Lötverbindungen, die aufgeschmolzen werden, um sich zu einer einzigen Lötverbindungskugel zusammenzuballen.
  • Die Basisstruktur besteht aus einer winzigen Lötmittelmenge, im allgemeinen einer Kugel, die mit einer Bondstelle auf einem der elektrisch zusammenzufügenden Teile verbunden ist. Der Aufbau aus Teil, Bondinsel und Lötmittel wird -dann mit einer lötbaren Kontaktstelle auf einem zweiten Teil in Kontakt gebracht, und das Lötmittel wird aufgeschmolzen, um die Verbindung zu erzielen. Das "zweite" Teil wird im folgenden als Leiterkarte bezeichnet, wenngleich es offensichtlich und vom Zusammenhang der vorliegenden Erfindung vollständig beabsichtigt ist, daß das zweite Teil ein Substrat, eine Schaltungsplatte, eine Leiterkarte, ein Chip oder irgend ein anderes elektronisches Teil sein kann, mit dem eine elektrische Verbindung gewünscht ist. Einer der Hauptnächteile dieser Konfiguration besteht darin, daß die Ldtmittelkugeln vor einer Verbindung oder während des Prozeßablaufs oder während einer Nachbesserung nicht immer an Ort und Stelle verbleiben. Während einer Nachbesserung wird nicht nur die lötbare Kontaktstelle sondern auch das Lötmittel selbst geschmolzen. Es gibt daher keine Garantie, daß das Lötmittel mit dem ersten Teil verknüpft bleibt. Eine teilweise Lösung dieses letzteren Problems besteht in der Verwendung einer Sandwich- Struktur, wie sie im US-Patent Nr. 4 673 772 von Satoh et al. dargestellt ist, bei der eine Säule aus Lötmittel mit hohem Schmelzpunkt (im folgenden HMP) mit dem Teil mittels eines Lötmittels mit niedrigerem Schmelzpunkt verbunden ist. Das Teil, das Lötmittel mit niedrigem Schmelzpunkt (im folgenden LMP) und das HMP-Lötmittel werden dann in Kontakt mit einem Bereich aus LMP-Lötmittel auf einem zweiten Teil, oder im folgenden einer Leiterkarte, angegrdnet, dessen elektrische Verbindung mit dem ersten Teil gewünscht ist. Der Aufbau wird dann auf eine Temperatur erwärmt, die ausreicht, um das LMP-Lötmittel zu schmelzen und die Verbindung zu erzielen. Die Struktur von Satoh erfordert, daß das HMP-Lötmittel "gearbeitetes" Lötmittel ist, d.h. Lötmittel, das bearbeitet und wärmebehandelt wurde, um spezielle mechanische Eigenschaften zu erzielen. Wenngleich dies teilweise eine Lösung für das Nachbesserungsproblem ist, stellt die Struktur von Satoh keine vollständig bearbeitbare Struktur bereit. Zum Beispiel ist es auch notwendig, wenigstens ein paar Probenstrukturen hinsichtlich Benetzbarkeit des HMP-Lötmittels zu prüfen, bevor tausende von Teilen zum Zusammenbau übergeben werden. Das Prüfen hinsichtlich Benetzbarkeit bringt mit sich, daß ein Testteil mit seinem HMP-Lötmittel mit einem LMP-Lötmittelbereich, wie er auf einer Leiterkarte vorgefunden wird, gekoppelt wird, um zu prüfen-, ob die lötbare Kontaktstelle auf der Testleiterkarte die erste Struktur, speziell das HMP-Lötmittel, benetzt. Ein Erfolg der Prüfung erfordert auch eine erfolgreiche nachfolgende Entfernung des Teils von der Testleiterkarte, ohne das HMP-Lötmittel an die Leiterkarte zu verlieren. Die vollständige Prüfung als solche prüft außerdem die Nachbesserungsfähigkeit der Struktur. Da die Bondinsel des ersten Teils und der lötbare Bereich der Leiterkarte beide niedrige Schmelzpunkte aufweisen, besteht weiterhin eine Wahrscheinlichkeit dafür, daß sich das HMP-Lötmittel von dem Teil ablöst, wenn jede LMP-Verbindung geschmolzen wird.
  • Ein letztes Problem bei den früheren Strukturen, einschließlich derjenigen von Satoh, besteht darin, daß während der Erwärmung zur Befestigung ein Volumen des LMP-Lötmittels von der Leiterkarte nicht nur die zugehörige Oberfläche des HMP-Lötmittels benetzt, sondern sich auch als Kragen an den Seiten des HMP-Lötmittels hochzieht und die Bondinsel aus LMP-Lötmittel benetzt, die sich auf dem ersten Teil befindet. Wenn dies geschieht, fließt das LMP-Lötmittel aus der Bondinsel auf dem ersten Teil heraus, und es tritt "Brückenbildung", d.h. Kurzschließen zwischen Kontaktstellen, auf.
  • Was daher benötigt wird, ist eine prüfbare Verbindungselementstruktur, welche die oben angeführten Probleme vermeidet.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Lötmittel-Verbindungselementstruktur bereitzustellen, die nachbesserbar ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Prüfstruktur zur Verwendung mit Verbindungselementstrukturen aus Lötmittelkugeln.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Verbindungselementstruktur aus Lötmittel, die leicht und wiederholt geprüft werden kann.
  • Eine letzte Aufgabe der vorliegenden Erfindung besteht darin, Mittel zur physikalischen Aufrechterhaltung der Integrität der Verbindungen in einer Lötmittelkugelkonfiguration bereitzustellen.
  • Kurzbeschreibung der Erfindung
  • Diese und weitere Aufgaben werden durch die vorliegende Erfindung gelöst, bei der wenigstens eine Lötmittelkugel mit hohem Schmelzpunkt durch ein zugehöriges Lötmittel mit niedrigem Schmelzpunkt mit einem Teil verbunden ist. Gemäß einem Aspekt der Erfindung wird die Oberfläche desjenigen Teils, an dem die Lötmittel mit niedrigem und hohem Schmelzpunkt angebracht sind, dann mit einem flüssigen Epoxid beschichtet, das nachfolgend gehärtet wird. Das Epoxid dient dazu, die HMP-Lötmittelkugel vor dem Prozeßablauf, während des Prozeßablaufs und während einer Nachbesserung in Position zu halten. Die Epoxidschicht dient außerdem dazu, das Kurzschließen oder die Brückenbildung von Kontaktstellen zu verhindern, was ansonsten während der Befestigung des Aufbaus mit niedrigem/hohem Schmelzpünkt an der nächsten Packungsebene auftreten kann. Der Aufbau mit niedrigem/hohem Schmelzpunkt des Teils wird dann mit einer Leiterkarte oder einer weiteren Packungsebene mittels eines zusätzlichen Lötmittelbereichs mit niedrigem Schmelzpunkt verbunden, der mit der Lötmittelkugel mit hohem Schmelzpunkt oder einer Bondoberfläche auf der Leiterkarte oder einer weiteren Packung verbunden sein kann. Dieser verbesserte Aufbau stellt nicht nur eine hervorragende Packung für Verbindungszwecke bereit, sondern ist auch leichter zu prüfen. Gemäß einem zweiten Aspekt der Erfindung wird die Epoxidbeschichtung nicht verwendet.
  • Die Erfindung geht die Prüfung des neuartigen Teils als eine Funktion der Struktur selbst an und stellt zusätzlich ein verbessertes Prüfverfahren bereit. Das verbesserte Prüfverfahren beinhaltet eine Prüfstruktur, die LMP-Lötmittel aufweist, das in einer Leiterkarte in einer Struktur angeordnet ist, welche die Anschlußstiftkonfiguration der Lötmittelverbindungselemente des Teils wiederspiegelt, die hinsichtlich Benetzbarkeit zu prüfen sind. Die Leiterkarte wird in Kontakt mit dem zu prüfenden Teil angeordnet und das LMP-Lötmittel wird aufgeschmolzen. Dadurch wird die Benetzbarkeit des Teils ebenso wie seine Wahrscheinlichkeit für eine Brückenbildung festgestellt. Außerdem kann das Teil nach der Prüfung ohne Gefahr, einige der geprüften Verbindungen zu verlieren, leicht entfernt werden.
  • Die Erfindung wird im folgenden in bezug auf die begleitenden Figuren detaillierter beschrieben, in denen:
  • Fig. 1A eine Struktur mit kombinierten Verbindungen aus Lötmittel mit niedrigem und hohem Schmelzpunkt und Fig. 1B das Problem der Brückenbildung zwischen LMP-Lötmittelbereichen in einem Verbindungselementaufbau darstellen.
  • Fig. 2 eine Verbindung der Lötmittelkugel mit hohem Schmelzpunkt mit dem Teil mittels eines LMP-Lötmittelbereichs darstellt.
  • Fig. 3 die Verbindung des Teils von Fig. 2 mit einer Leiterkarte darstellt. Die Struktur aus Teil/LMP-Lötmittel/HMP-Kugel ist durch Lötmittel mit niedrigem Schmelzpunkt mit der Leiterkarte verbunden.
  • Fig. 4A und 4B alternative Ausführungsformen von Prüfplatten mit LMP-Lötmittel darstellen, das in einer regelmäßigen Anordnung darauf angeordnet ist, welche die Anschlußstiftkonfiguration der Struktur aus Teil/LMP/HMP-Kugel wiederspiegelt.
  • Detaillierte Beschreibung der Erfindung
  • Wie oben erwähnt, kann die vorliegende Erfindung zur Verwendung beim Verbinden beliebiger Teile, die eine elektrische Verbindung erfordern, angewendet werden. Auf dem Gebiet der Elektronik ist eine Unzahl von Strukturen vorhanden, die eine Verbindung mit anderen ähnlichen Strukturen oder mit anderen Packungsebenen erfordern. Beispiele umfassen das Anbringen eines integrierten Schaltkreischips an einem metallisierten Substrat; das Anbringen einer Schaltungsplatte, auf der mehrere Chips angebracht wurden, an einer Leiterkarte, die einen Verbindungsschaltungsaufbau bereitstellt; etc.. Zwecks Klarheit und Konsistenz bei der Beschreibung der vorliegenden Erfindung wird überall in der Beschreibung auf zwei spezielle Strukturen Bezug genommen. Ein erstes Teil, zu dem eine Verbindung gewünscht ist, und ein mit dem ersten Teil zu verbindendes zweites Teil; im folgenden das "Teil" beziehungsweise die "Leiterkarte". Das Teil ist im wesentlichen eine elektronische Struktur mit dielektrischen und metallischen Bereichen. Die metallisierten Bereiche enden an der Oberfläche des Teils. Im allgemeinen sind metallisierte Bondinseln vorhanden, die eine Verbindung mit dem internen Metallmaterial herstellen und die zu Verbindungszwecken an der Oberfläche des Teils vorgesehen sind. Es wird angenommen, daß auch die Leiterkarte aus einem dielektrischen Material besteht, das metallisierte Gebiete aufweist, die ebenfalls an Bondinseln aus Metall enden. Es ist sowohl eine Verbindung des zugehörigen Metallmaterials als auch die Prüfbarkeit der Verbindungselementstrukturen gewünscht.
  • In Fig. 1A ist ein Teil 10 mit einer Leiterkarte 11 zu verbinden. Das Teil 10 weist ein internes Metallmaterial 14 auf, das an der Oberfläche bei Bondinseln 12 endet. Ein Lötmittel 16 mit niedrigem Schmelzpunkt (LMP) wird an der Bondinsel 12 angebracht. Eine Lötmittelkugel 18 mit hohem Schmelzpunkt (HMP) wird in Kontakt mit dem LMP-Lötmittel 16 angeordnet, und der Aufbau wird erwärmt, um das LMP-Lötmittel aufzuschmelzen, das dann die nicht geschmolzene HMP-Lötmittelkugel benetzt.
  • Die Begriffe niedriger Schmelzpunkt, LMP, und hoher Schmelzpunkt, HMP, sind keine Begriffe, mit denen spezielle Temperaturen verknüpft sind. Die Anforderung für die vorliegende Erfindung besteht darin, daß das Lötmittel, das an der Bondinsel auf dem Teil angebracht wird, einen niedrigeren Schmelzpunkt als jenen der HMP-Lötmittelkugel aufweist. Beispiele für Materialien, die geeignet sind, umfassen ein eutektisches Lötmittel aus 37/63 Gewichtsprozent Pb/Sn für das LMP-Material und eine nicht eutektische Lötmittelzusammensetzung aus 90/10 Gewichtsprozent Pb/Sn für das HMP-Material. Es gibt einen weiten Bereich von Materialien, die für die vorliegende Erfindung geeignet sind, von denen viele überall auf dem Fachgebiet unter Bezugnahme auf Lötmittelverbindungen angeführt werden.
  • Es ist möglich, die LMP-Lötmittelpaste an der HMP-Kugel anzubringen (durch Siebdruck) und dann die Bondoberfläche (Kontaktstelle) mit dem LMP-Lötmittel in Kontakt zu bringen, wodurch bewirkt wird, daß die LMP-Lötmittelpaste und die HMP-Kugel an der Bondinsel angebracht werden. Ein alternatives Verfahren besteht darin, das LMP-Lötmittel in Form einer Paste auf die Bondinsel durch Siebdruck aufzubringen und dann die HMP-Kugel und das LMP-Lötmittel in Kontakt zu bringen. Die Reihenfolge der Anbringungsschritte ist für die Erfindung nicht entscheidend.
  • Wenn der Aufbau aus dem Teil 10 mit Bondinsel 12, LMP-Lötmittel 16 und HMP-Kugel 18 hergestellt wurde, ist er dafür bereit, an die nächste Packungsebene, im folgenden die "Leiterkarte" 11, angefügt zu werden. Die Leiterkarte 11 ist ebenfalls mit einem internen Metallmaterial 15 dargestellt, das auf der Oberfläche an einer Bondinsel 17 endet. Sowohl im Fall des Teils als auch der Leiterkarte kann, wenn die Bondinsel aus einer LMP-Lötmittel-Kontaktstelle gefertigt ist, sie allein sowohl als die Bondinsel als auch als das LMP-Lötmittel dienen. Zu Illustrationszwecken werden die zwei Funktionen getrennt und getrennten Teilen, Kontaktstelle und Lötmittel, zugeordnet.
  • Gemäß der vorliegenden Erfindung wird das zusammengebaute Teil 10. mit Kontaktstelle 12, LMP-Lötmittel 16 und HMP-Kugel 18 mit dem Teil 11 mit Kontaktstelle 17 und LMP-Lötmittel 13 in Kontakt gebracht, und die beiden werden auf eine Temperatur erwärmt, die ausreicht, um das LMP-Lötmittel aufzuschmelzen, die jedoch nicht ausreicht, um die HMP-Lötmittelkugel zu schmelzen. Das LMP-Lötmittel 13, das an der Bondinsel 17 auf der Leiterkarte 11 angebracht ist, benetzt die HMP-Kugel, und die Verbindung wird erzielt.
  • Es ist zu erwähnen und für den Fachmann offensichtlich, daß das Lötmittel mit niedrigem Schmelzpunkt, das mit der Leiterkarte verbunden ist, vor einem Anfügen des Teil/Kugel-Aufbaus an der Leiterkarte direkt an einer Bondinsel, wie 17 in Fig. 1A, oder an der HMP-Kugel 18 an der äußeren Verbindungsoberfläche angebracht werden kann. Das LMP-Lötmittel kann an der HMP-Kugel als ein zusätzlicher Bereich des Teilaufbaus angebracht werden, der dann aus dem Teil, dem LMP-Lötmittel, der HMP-Lötmittelkugel und dem LMP-Lötmittel bestehen würde. Wenn das letztere Verfahren gewählt wird, kann das zusammengesetzte Teil dann mit der Leiterkarte in Kontakt gebracht werden, die lediglich eine benetzbare Bondinsel an ihrer Oberfläche aufweist; und das Teil und die Leiterkarte werden dann, wie oben, auf eine Temperatur erwärmt, die ausreicht, um das LMP-Lötmittel aufzuschmelzen, das sich auf dem Teil befindet und in Kontakt mit der Bondinsel auf der Leiterkarte ist. Das LMP-Lötmittel 13, das an der Ball-Leiterkarten-Grenzfläche verwendet wird, kann eine dritte Lötmittelzusammensetzung oder das gleiche LMP-Lötmittel 16 sein, das an der Teil-Kugel-Grenzfläche verwendet wird.
  • Fig. 1B stellt das Problem der Brückenbildung dar, das auftreten kann, wenn das obige Verfahren verwendet wird. Das LMP-Lötmittel 13, das mit der Leiterkarte 11 verbunden ist, kann sich, wenn es erwärmt wird, als Kragen an den Seiten der HMP-Kugel 18 hochziehen und das LMP-Lötmittel 16 benetzen, das mit der Bondinsel 12 auf dem Teil verbunden ist. Das Ergebnis ist ein Kurzschluß zwischen benachbarten Bondstellen, wie er durch die Bondinsel und das LMP-Lötmittel 13 und 16 definiert ist. Das endgültige Resultat ist selbstverständlich ein unbrauchbares Teil.
  • Eine bevorzugte Ausführungsform der Erfindung, wie sie in den Fig. 2 und 3 dargestellt ist, löst dieses Brückenbildungsproblem. Die Struktur und ihr Herstellungsverfahren sind konsistent mit den oben dargestellten bis zu und einschließlich der Anbringung der HMP-Lötmittelkugeln an dem Teil. In diesem Stadium der Herstellung wird in Fig. 2 eine Schicht 20 angebracht. Die Schicht 20 besteht aus einer Epoxidschicht, die an der Oberfläche des Teils mit einer Dicke angebracht wird, die ausreicht, um das LMP-Lötmittel 16 zu bedecken und die HMP-Lötmittelkugel 18 zu kontaktieren, jedoch nicht zu bedecken. Die Schicht wird in Form einer Flüssigkeit angebracht, die nachfolgend in Abhängigkeit von dem gewählten Epoxid durch Wärmebehandlung oder durch Kühlen verfestigt wird.
  • Das Epoxid ist von einem Typ gewählt, der zur Verwendung mit elektronischen Komponenten entwickelt wurde, wie im US-Patent Nr. 4 701 482 von Itoh et al. angegeben, dessen Offenbarung durch Verweis hierin aufgenommen wird. Das Patent von Itoh führt in Sp. 1, Zeilen 36 bis 45 die Qualitäten an, die bei einem Epoxid, das für elektronische Anwendungen entwickelt wurde, wünschenswert sind. Jene Qualitäten sind für die vorliegende Erfindung zusammen mit der Anforderung wünschenswert, daß das Epoxid eine hervorragende Fließfähigkeit aufweist; d.h. daß es leicht fließt, um die Oberfläche des Teils gleichmäßig zu bedecken. Weitere zur Verwendung in der vorliegenden Erfindung geeignete Epoxide sind jene in Christie et al., US-Patentanmeldung Seriennr. 493 126, eingereicht am 14. März 1990, offenbarten, deren Offenbarung durch Verweis hierin aufgenommen ist.
  • Das bevorzugte Verfahren zum Anbringen des Epoxids für die vorliegende Erfindung besteht darin, das flüssige Epoxid mit einer Verteilernadel an der Oberfläche aufzubringen. In den Fällen von Oberflächen großer Teile kann es wünschenswert sein, die Flüssigkeit an mehreren Stellen auf der Oberfläche gleichzeitig zu injizieren, um eine Bedeckung sicherzustellen.
  • Die Geometrie der Lötmittelstruktur trägt zu der gleichmäßigen Verteilung der Flüssigkeit bei, da die Flüssigkeit nicht leicht an den Seitenwänden der Lötmittelkugeln 18 hochsteigt.
  • Es ist beabsichtigt, daß die Epoxid-Rückhalteschicht mit anderen Lötmittelsystemen ebenso wie mit der bevorzugten LMP/HMP-Kugelstruktur hierin verwendet werden kann.
  • Wie in Fig. 2 dargestellt, sollte die Epoxidschicht das LMP-Lötmittel 16 bedecken, jedoch die HMP-Lötmittelkugeln vorzugsweise nicht vollständig bedecken. Es ist bevorzugt, daß der Epoxidschichtkontakt zwischen etwa 20 % bis 80 % der "Höhe" der HMP- Lötmittelkugel beträgt. Die bevorzugte Menge an Epoxid ist selbstverständlich von Herstellungs- und Verwendungsbedingungen abhängig. Es versteht sich jedoch, daß es bevorzugt ist, daß das Epoxid die HMP-Lötmittelkugel und die Verbindung nicht vollständig einkapselt. Die Gründe dafür sind wenigstens zweifach. Der erste besteht darin, daß die Nachbesserungsfähigkeit der Anordnung zerstört ist. Zweitens kann Wärme in der vollständig eingekapselten Verbindung eingefangen werden, so daß ein Verbiegen der Leiterkarte auftreten kann. Es ist jedoch möglich, wenngleich nicht bevorzugt, daß das Epoxid die Verbindung vollständig einkapselt, wenn eine Nachbesserungsfähigkeit nicht notwendig ist oder das Entstehen von Wärme kein Problem ist. In Fig. 3 ist das Teil 10 mit dem LMP-Lötmittel 16, der HMP-Lötmittelkugel 18 und der Epoxidschicht 20 an die Leiterkarte 11 angefügt. Wie oben erwähnt, kann das LMP-Lötmittel, das mit der Bondoberfläche auf der Leiterkarte verbunden ist, direkt an den Bondinseln 17 auf der Leiterkarte 11 angebracht werden; oder es kann zuerst an der freiliegenden Oberfläche der HMP-Lötmittelkugel 18 angebracht werden, bevor das Teil und die Leiterkarte in Kontakt miteinander gebracht werden. In jedem Fall steht das LMP-Lötmittel 13 an der Grenzfläche zur Verfügung, wenn das Teil und die Leiterkarte zusammengebracht werden. Das Teil und die Leiterkarte werden in Kontakt miteinander angeordnet, und der Aufbau wird erwärmt, um das LMP-Lötmittel 13 aufzuschmelzen. Beim Abkühlen werden das Teil und die Leiterkarte zusammengefügt.
  • Ein weiterer Aspekt der vorliegenden Erfindung besteht in der Prüfbarkeit des Aufbaus. Es ist vorteilhaft, das Teil 10 mit seiner zugehörigen Kontaktstelle 12, dem LMP-Lötmittel 16 und der HMP-Kugel 18 zu prüfen, bevor versucht wird, das Teil an die Leiterkarte anzufügen. Die Prüfung, die an diesem Punkt durchgeführt wird, ist eine Benetzbarkeitsprüfung, wie oben beschrieben. Die Nachteile des Prüfens haben in der Vergangenheit die Gefahr beinhaltet, die HMP-Kugel während des Prüfens zu "verlieren". Die vorliegende Struktur eliminiert dieses Problem mittels der Epoxidschicht. Das Epoxid hält die HMP-Kugel während des Prüfens und während jeglicher Nachbesserung buchstäblich in Position. Die vorliegende Erfindung stellt außerdem eine Prüfstruktur bereit, die sogar vor einer Anbringung der Epoxidschicht verwendet werden kann und die das Problem einer versehentlichen Entfernung der HMP-Kugeln eliminiert.
  • Die Prüfstruktur ist in den Figc 4A und 4B als alternative Ausführungsformen dargestellt, die im Teilquerschnitt gezeigt sind. Die Benetzbarkeitsprüfung erfordert, daß das LMP-Lötmittel auf die HMP-Kugeln aufgeschmolzen wird, um die Benetzbarkeit der Kugeln zu bestimmen. Die erfinderische Struktur und Prüfung sehen eine Zwischenlage 22 oder 24 vor, auf der LMP-Lötmittelkugeln in der genauen Anschlußstiftkonfiguration angeordnet werden, die mit den Verbindungen auf dem zu prüfenden Teil korreliert. Das LMP-Lötmittel 21 in Fig. 4A oder 23 in Fig. 4B wird mit den zu prüfenden HMP-Kugeln in Kontakt gebracht. Es ist zu erwähnen, daß die Zwischenlage 22 Vertiefungen aufweist, die das Lötmittel 21 teilweise aufnehmen. Die Konfiguration wird erwärmt, um das LMP-Lötmittel aufzuschmelzen -- wiederum auf eine Temperatur, die nicht ausreichend ist, um die HMP-Kugeln zu schmelzen -- um zu sehen, ob es die HMP-Kugeln benetzt. Wenn die Benetzbarkeit festgestellt wurde, wird der Aufbau erneut erwärmt, um das Zwischenlage/Prüfstück zu entfernen. Die Tatsache, daß die LMP-Lötmittelstücke in der Zwischenlage angeordnet sind, wie in Fig. 4A gezeigt, gewährleistet, daß sich das Lötmittel von den HMP-Kugeln trennt und daß sich die HMP-Kugeln nicht in der Position verschieben. Es ist für die Prüfung nicht von Bedeutung, daß etwas LMP-Lötmittel auf den HMP-Kugeln verbleibt. Die Kugeln verschieben sich während des Erwärmens, während dem das LMP-Lötmittel, durch das die Kugeln an dem Teil angebracht sind, leicht schmelzen kann, nicht. Die Anwesenheit der starren Zwischenlage verhindert ein Verschieben der HMP-Kugeln.
  • Die Zwischenlage sollte aus einem Material gefertigt sein, das durch die Erwärmungsprozedur nicht beeinflußt wird. Glas oder Keramik sind die bevorzugten Materialien, auf die das LMP-Lötmittel aufgebracht werden sollte.
  • Das LMP-Lötmittel kann auf die Oberfläche der Zwischenlage, wie in Fig. 4B gezeigt, auch in einer Struktur aufgebracht werden, in diesem Fall wird jedoch das LMP-Lötmittel selbst während des Prüfens nicht physisch zurückgehalten und kann zu einer Verschiebung der Kugeln beitragen, wenn das Prüfstück nicht stationär lateral gehalten wird. Wenn das Prüf-LMP-Lötmittel auf dem Glas oder der Keramik angeordnet ist, neigt es eher dazu, nach einer Trennung des Teils von der Zwischenlage auf den HMP-Lötmittelkugeln zu verbleiben.
  • Der mit der erfinderischen Prüfstruktur und dem erfinderischen Prüfverfahren verknüpfte Prozeßablauf ist folgendermaßen:
  • Anbringen von Lötmittelkugeln aus HMP-Lötmittel am Teil und
  • Epoxid;
  • Anbringen von LMP-Lötmittel an einer Glasplatte;
  • Drücken des Teils und der Lötmittelkugeln in die Paste; und Aufschmelzen.
  • Es ist ersichtlich, daß das vorliegende Prüfverfahren und die vorliegende Prüfstruktur vor der Anbringung von Epoxid an dem Teil verwendet werden können.

Claims (18)

1. Elektrische Verbindungselementstruktur auf einem Substrat, die beinhaltet:
wenigstens einen ersten Lötmittelbereich auf der Oberfläche des Substrates;
wenigstens einen zweiten Lötmittelbereich, der mit jedem der wenigstens einen ersten Lötmittelbereiche verbunden ist, wobei der erste Lötmittelbereich einen Schmelzpunkt besitzt, der niedriger als der Schmelzpunkt des zweiten Lötmittelbereiches ist; und
eine Epoxidschicht, die um den wenigstens einen ersten und den wenigstens einen zweiten Lötmittelbereich in einer derartigen Weise angeordnet ist, daß sie den ersten Lötmittelbereich bedeckt und den zweiten Lötmittelbereich kontaktiert, jedoch nicht bedeckt.
2. Elektrische Verbindungselementstruktur nach Anspruch 1, die zusätzlich wenigstens eine Bondinsel auf der Oberfläche des Substrates aufweist, wobei der wenigstens eine erste Lötmittelbereich auf der wenigstens einen Bondinsel angeordnet ist.
3. Elektrische Struktur nach Anspruch 1 oder 2, die des weiteren wenigstens einen dritten Lötmittelbereich beinhaltet, der auf der freiliegenden Oberfläche des wenigstens einen zweiten Lötmittelbereiches angeordnet ist.
4. Elektrische Verbindungselementstruktur nach Anspruch 3, wobei der dritte Lötmittelbereich einen Schmelzpunkt besitzt, der niedriger als jener des zweiten Lötmittelbereiches ist.
5. Elektrische Verbindungselementstruktur nach Anspruch 1, 2, 3 oder 4, wobei das erste Lötmittel ein eutektisches Lötmittel ist und das zweite Lötmittel ein nicht eutektisches Lötmittel ist.
6. Elektrische Verbindungselementstruktur nach irgendeinem der Ansprüche 1 bis 5, wobei der erste Lötmittelbereich ein Lötmittel mit 37/63 Gewichtsprozent Pb/Sn beinhaltet und der zweite Lötmittelbereich ein Lötmittel mit 90/10 Gewichtsprozent Pb/Sn beinhaltet.
7. Elektrische Verbindungselementstruktur nach irgendeinem der Ansprüche 1 bis 6, wobei der zweite Lötmittelbereich ein Lötmittelkugelbereich ist.
8. Elektronisches Packungssystem, das beinhaltet:
ein metallisiertes Keramiksubstrat, das mittels der elektrischen Verbindungselementstruktur nach irgendeinem der Ansprüche 3 bis 7 mit einer organischen Leiterplatte verbunden ist, wobei die Epoxidschicht den wenigstens einen ersten Lötmittelbereich und den wenigstens einen zweiten Lötmittelbereich an dem Substrat festhält, wenn der Aufbau zur Reparatur getrennt wird.
9. Verfahren zur Erzielung eines elektrischen Verbindungsaufbaus auf einer elektronischen Struktur, das die Schritte umfaßt:
Anbringen von wenigstens einem ersten Lötmittelbereich an der Oberfläche der Struktur;
Anbringen von wenigstens einem zweiten Lötmittelbereich an dem wenigstens einen ersten Lötmittelbereich, wobei der wenigstens eine erste Lötmittelbereich einen Schmelzpunkt besitzt, der niedriger als jener des wenigstens einen zweiten Lötmittelbereichs ist; und
Anordnen eines ersten dielektrischen Mediums auf der Oberfläche der Struktur, das den wenigstens einen ersten Lötmittelbereich bedeckt und den wenigstens einen zweiten Lötmittelbereich kontaktiert, jedoch nicht bedeckt.
10. Verfahren nach Anspruch 9, das des weiteren den Schritt zum Anordnen von wenigstens einem dritten Lötmittelbereich auf dem wenigstens einen zweiten Lötmittelbereich beinhaltet.
11. Verfahren nach Anspruch 10, wobei der wenigstens eine dritte Lötmittelbereich einen Schmelzpunkt besitzt, der niedriger als jener des wenigstens einen zweiten Lötmittelbereichs ist.
12. Verfahren nach Anspruch 9, 10 oder 11, wobei das erste dielektrische Medium aus einem Epoxid besteht und wobei der Anordnungsschritt das Verteilen von flüssigem Epoxid auf der Oberfläche und das Verfestigen des Epoxids beinhaltet.
13. Verfahren nach Anspruch 10, wobei eine zweite Struktur vorliegt und das Verfahren eine elektrische Verbindung von zwei elektronischen Strukturen erzielt, wobei das Verfahren die weiteren Schritte umfaßt:
Anbringen von wenigstens einem dritten Lötmittelbereich auf der Oberfläche der zweiten Struktur;
Inkontaktbringen des wenigstens einen zweiten Lötmittelbereichs, der zu der ersten Struktur gehört, mit dem wenigstens einen dritten Lötmittelbereich auf der zweiten Struktur; und
Erwärmen der kontaktierten Bereiche auf eine Temperatur, die ausreicht, um wenigstens einen der sich berührenden Lötmittelbereiche zu schmelzen.
14. Verfahren nach Anspruch 13, wobei das Erwärmen ein Erwärmen auf die Schmelztemperatur des dritten Lötmittels beinhaltet.
15. Verfahren nach Anspruch 10, wobei eine zweite Struktur vorliegt und das Verfahren eine elektrische Verbindung von zwei elektronischen Strukturen erzielt, wobei das Verfahren die weiteren Schritte umfaßt:
Anbringen von wenigstens einem dritten Lötmittelbereich an der freiliegenden Oberfläche des wenigstens einen zweiten Lötmittelbereichs;
Bereitstellen von wenigstens einer Bondinsel auf der Oberfläche der zweiten Struktur;
Inkontaktbringen des wenigstens einen dritten Lötmittelbereichs, der zu der ersten Struktur gehört, mit der wenigstens einen Bondinsel auf der zweiten Struktur; und
Erwärmen des wenigstens einen kontaktierten Bereichs und der Insel auf eine Temperatur, die ausreicht, um den wenigstens einen dritten Lötmittelbereich zu schmelzen.
16. Verfahren nach Anspruch 15, wobei das Erwärmen ein Erwärmen auf eine Temperatur beinhaltet, die ausreicht, um den wenigstens einen zweiten Lötmittelbereich zu schmelzen.
17. Verfahren nach Anspruch 13 oder 15, wobei die Struktur ein metallisiertes Keramiksubstrat ist und die zweite Struktur eine organische Leiterplatte ist.
18. Verfahren nach irgendeinem der Ansprüche 9 bis 17, wobei der wenigstens eine zweite Lötmittelbereich ein Lötmittelkugelbereich ist.
DE69024669T 1990-07-18 1990-10-17 Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten Expired - Fee Related DE69024669T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/555,120 US5060844A (en) 1990-07-18 1990-07-18 Interconnection structure and test method
PCT/US1990/005962 WO1992002039A1 (en) 1990-07-18 1990-10-17 Improved interconnection structure and test method

Publications (2)

Publication Number Publication Date
DE69024669D1 DE69024669D1 (de) 1996-02-15
DE69024669T2 true DE69024669T2 (de) 1996-07-04

Family

ID=24216049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69024669T Expired - Fee Related DE69024669T2 (de) 1990-07-18 1990-10-17 Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten

Country Status (5)

Country Link
US (1) US5060844A (de)
EP (1) EP0550432B1 (de)
JP (1) JP2567993B2 (de)
DE (1) DE69024669T2 (de)
WO (1) WO1992002039A1 (de)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5255839A (en) * 1992-01-02 1993-10-26 Motorola, Inc. Method for solder application and reflow
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5163605A (en) * 1992-04-30 1992-11-17 Allied-Signal Inc. Method for mounting components to a circuit board
US5234149A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Debondable metallic bonding method
US5221038A (en) * 1992-10-05 1993-06-22 Motorola, Inc. Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5540377A (en) * 1994-07-15 1996-07-30 Ito; Carl T. Solder ball placement machine
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
US5493075A (en) * 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5601675A (en) * 1994-12-06 1997-02-11 International Business Machines Corporation Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US5685477A (en) * 1995-06-28 1997-11-11 Intel Corporation Method for attaching and handling conductive spheres to a substrate
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JP3116130B2 (ja) 1995-12-19 2000-12-11 住友金属工業株式会社 Bga接続構造の形成方法
US5839188A (en) 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
US5868304A (en) * 1996-07-02 1999-02-09 International Business Machines Corporation Socketable bump grid array shaped-solder on copper spheres
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5831336A (en) * 1996-07-25 1998-11-03 International Business Machines Corporation Ternary solder for the enhancement of C-4 fatigue life
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
SG71046A1 (en) 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US5787580A (en) * 1996-11-19 1998-08-04 Lg Information & Communications, Ltd. Method for making radio-frequency module by ball grid array package
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
US5956573A (en) * 1997-01-17 1999-09-21 International Business Machines Corporation Use of argon sputtering to modify surface properties by thin film deposition
US6330967B1 (en) 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
JP3081559B2 (ja) 1997-06-04 2000-08-28 ニッコー株式会社 ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
US6195268B1 (en) * 1997-06-09 2001-02-27 Floyd K. Eide Stacking layers containing enclosed IC chips
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
US6037658A (en) * 1997-10-07 2000-03-14 International Business Machines Corporation Electronic package with heat transfer means
US5956235A (en) * 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6070782A (en) * 1998-07-09 2000-06-06 International Business Machines Corporation Socketable bump grid array shaped-solder on copper spheres
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6281452B1 (en) 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture
US6142361A (en) * 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
US6399896B1 (en) 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
AT413062B (de) * 2000-07-12 2005-10-15 Tridonic Optoelectronics Gmbh Verfahren zur herstellung einer led-lichtquelle
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
US6818988B2 (en) * 2002-07-25 2004-11-16 International Business Machines Corporation Method of making a circuitized substrate and the resultant circuitized substrate
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
US7297003B2 (en) * 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
CN100459833C (zh) * 2003-07-16 2009-02-04 格瑞费克斯公司 具有联锁接触系统的电互连组件
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
US20060196917A1 (en) * 2004-12-02 2006-09-07 International Business Machines Corporation Metallic plating for socket application in ball grid array packages
US7524698B2 (en) * 2004-12-02 2009-04-28 International Business Machines Corporation Handling and positioning of metallic plated balls for socket application in ball grid array packages
US7825512B2 (en) * 2005-09-12 2010-11-02 Hewlett-Packard Development Company, L.P. Electronic package with compliant electrically-conductive ball interconnect
KR101353650B1 (ko) 2006-03-20 2014-02-07 알앤디 소켓, 인코포레이티드 미세 피치 전기 상호접속 조립체용 복합 접촉체
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
US8969734B2 (en) 2009-04-01 2015-03-03 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US8119926B2 (en) * 2009-04-01 2012-02-21 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
FR2948493B1 (fr) * 2009-07-27 2012-02-10 St Microelectronics Grenoble 2 Procede de connexion electrique d'un fil a un plot d'une puce de circuits integres et dispositif electronique
US20120002386A1 (en) * 2010-07-01 2012-01-05 Nokia Corporation Method and Apparatus for Improving the Reliability of Solder Joints
EP2624034A1 (de) 2012-01-31 2013-08-07 Fci Abbaubare optische Kupplungsvorrichtung
EP2834037A4 (de) * 2012-03-20 2016-03-16 Alpha Metals Lotvorformen und lötlegierungsmontageverfahren
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
TWI760230B (zh) * 2020-06-09 2022-04-01 台灣愛司帝科技股份有限公司 晶片檢測方法、晶片檢測結構以及晶片承載結構

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
JPS5034743A (de) * 1973-07-31 1975-04-03
US4012832A (en) * 1976-03-12 1977-03-22 Sperry Rand Corporation Method for non-destructive removal of semiconductor devices
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
JPS5446365A (en) * 1977-09-20 1979-04-12 Nippon Electric Co Hybrid integrated circuit device
US4376505A (en) * 1981-01-05 1983-03-15 Western Electric Co., Inc. Methods for applying solder to an article
JPS58103198A (ja) * 1981-12-15 1983-06-20 シャープ株式会社 電子部品の取付け方法
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
EP0191434B1 (de) * 1985-02-15 1991-01-16 International Business Machines Corporation Lötverbindung zwischen Chip und Substrat und Verfahren zur Herstellung
US4585157A (en) * 1985-04-04 1986-04-29 General Motors Corporation Tape bonding of two integrated circuits into one tape frame
JPS61271319A (ja) * 1985-05-24 1986-12-01 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
EP0263222B1 (de) * 1986-10-08 1992-03-25 International Business Machines Corporation Verfahren zum Herstellen von Lötkontakten für ein keramisches Modul ohne Steckerstifte
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
WO1990007792A1 (en) * 1989-01-03 1990-07-12 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps

Also Published As

Publication number Publication date
EP0550432A1 (de) 1993-07-14
JPH05508736A (ja) 1993-12-02
US5060844A (en) 1991-10-29
WO1992002039A1 (en) 1992-02-06
EP0550432B1 (de) 1996-01-03
DE69024669D1 (de) 1996-02-15
JP2567993B2 (ja) 1996-12-25

Similar Documents

Publication Publication Date Title
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
US5147084A (en) Interconnection structure and test method
DE69309197T2 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE69518935T2 (de) Halbleiterpackung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69522993T2 (de) Flussmittel und Verfahren zum Weichlöten
DE69809787T2 (de) Montagemethode für halbleiterbauteil auf einer leiterplatte
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE69711014T2 (de) Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE19536260A1 (de) Lotlegierungsverbindungsaufbau und Verfahren der Verbindung
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102009009828A1 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE60118907T2 (de) Modularer elektrischer Verbinder
DE102006003931B3 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE69523025T2 (de) Träger für integrierten Schaltkreis zur Kontaktierung eines anderen Trägers mittels Kontaktkugeln

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee