DE112006001732T5 - Bleifreies Halbleitergehäuse - Google Patents

Bleifreies Halbleitergehäuse Download PDF

Info

Publication number
DE112006001732T5
DE112006001732T5 DE112006001732T DE112006001732T DE112006001732T5 DE 112006001732 T5 DE112006001732 T5 DE 112006001732T5 DE 112006001732 T DE112006001732 T DE 112006001732T DE 112006001732 T DE112006001732 T DE 112006001732T DE 112006001732 T5 DE112006001732 T5 DE 112006001732T5
Authority
DE
Germany
Prior art keywords
pin
chip
weight
temperature
liquefaction temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112006001732T
Other languages
English (en)
Inventor
Raj N. San Jose Master
Srinivasan Ashok Annad
Srinivasan Sunnyvale Parthasarathy
Yew Cheong Mui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112006001732T5 publication Critical patent/DE112006001732T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB

Abstract

Gehäusesubstrat (4) mit einer Chipseite und einer Stiftseite, mehreren Chiplotflächen (3), die auf der Chipseite angeordnet sind, und mehreren Stiftlotleisten (5), die auf der Stiftseite angeordnet sind;
wobei die mehreren Chiplotflächen (3) eine Chiplotflächenverflüssigungstemperatur aufweisen und wobei die mehreren Stiftlotleisten (5) eine Stiftlotleistenverflüssigungstemperatur aufweisen, und wobei die Chiplotflächenverflüssigungstemperatur kleiner ist als die Stiftlotleistenverflüssigungstemperatur und wobei die Stiftlotleistenverflüssigungstemperatur kleiner ist als eine Zerfallstemperatur des Gehäusesubstrats (4);
wobei die mehreren Chiplotflächen (3) ungefähr 4 Gewichts-% bis ungefähr 8 Gewichts-% Wismut, ungefähr 2 Gewichts-% bis ungefähr 4 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer und ungefähr 87 Gewichts-% bis ungefähr 92 Gewichts-% Zinn aufweisen.

Description

  • 1. Technisches Gebiet
  • Die vorliegende Erfindung betrifft im Allgemeinen das Einbringen von Halbleiterbauelementen in ein Gehäuse und betrifft insbesondere Halbleitergehäuse bzw. Trägermaterialien mit organischen Substraten.
  • 2. Hintergrund der Erfindung
  • Die ständig zunehmenden Anforderungen im Hinblick auf hohe Dichte und hohes Leistungsverhalten, die mit der Technologie integrierter Bauelemente mit äußerst hoher Packungsdichte einhergehen, führen zu Herausforderungen im Hinblick auf die Gestaltung und die Einrichtung elektrischer Verbindungen zwischen Schaltungskomponenten und externen elektrischen Schaltungen. Integrierte Schaltungs-(IC) Bauelemente erfordern, unabhängig davon, ob einzelne aktive Bauelemente, einzelne passive Bauelemente, mehrere aktive Bauelemente innerhalb eines einzelnen Chips oder mehrere passive und aktive Bauelemente innerhalb eines einzelnen Chips betrachtet werden, geeignete Eingabe/Ausgabe-(I/O-)Verbindungen untereinander und mit anderen Schaltungselementen oder Strukturen.
  • Die Größenreduzierung der Bauelemente und die ständig zunehmende Dichte der Halbleiterbauelemente erfordern eine ständig zunehmende Anzahl an I/O-Anschlüssen sowie Verbesserungen der elektrischen Verbindungen. Eine Technologie, die erhöhte Bauteildichte unterstützt, beinhaltet den Übergang von der peripheren Drahtverbindung zu Verbindungsstrukturen, die in Arrayform über die gesamte Chipfläche hinweg angeordnet sind. Ein Beispiel einer derartigen großflächigen Verbindungsstruktur in der Gehäusetechnologie ist die Flip-Chip-Technologie. In dieser Flip-Chip-Technologie bzw. in der Technologie mit Kopf über angeordnetem Chip verbindet ein großflächiges Array aus Lothöckern auf der Oberfläche des Chips direkt den „auf dem Kopf stehenden" Chip mit entsprechenden Lotflächen auf der Lötfläche auf der Oberfläche des Gehäusesubstrats. In einer Implementierung werden eine große Anzahl an Anschlussstiften an entsprechenden Lotleisten auf der gegenüberliegenden Oberflächen des Gehäusesubstrats angelötet, woraus sich ein Stiftgitter-Array-Gehäuse ergibt. Das Stiftgitter-Array-Gehäuse ermöglicht eine größere Anzahl an I/O-Anschlüssen und liefert elektrische Signale unmittelbar unter dem Chip.
  • Gegenwärtig wird Blei (Pb) als ein wesentlicher Bestandteil des Lotes verwendet und es können bis zu 95 Gewichts-% des Lotes aus Blei (Pb) aufgebaut sein. Somit führt die Verwendung von Lot in Lothöckern and Lotflächen auf der Chipseite des Gehäusesubstrats und die Lotleisten auf der Stiftseite des Gehäusesubstrats zu einer ständigen und intensiven Verwendung von Blei (Pb). Jedoch ist eine Alternative zu Blei (Pb) äußerst wünschenswert, da beispielsweise Umweltbestimmungen eine Vermeidung von Blei (Pb) in elektronischen Schaltungen fordern. Dieses Erfordernis führt zu einer Herausforderung im Hinblick auf das Ersetzen von Blei (Pb) in Lotmaterialien. Wie am Beispiel eines Stiftgitterarrays, wie es zuvor erläutert ist, gezeigt werden soll, ist ein Lotmaterial mit Blei (Pb) das am meisten verwendete Verbindungsmaterial in der Halbleitergehäusetechnologie.
  • Jedoch bringt das Ersetzen des gut etablierten Bleis (Pb) im Lotmaterial durch andere Materialien große Probleme mit sich. Beispielsweise muss die „Prozesstemperaturhierarchie" eingehalten werden, während dennoch zuverlässige elektrische Kontakte und mechanische Verbindungen erzeugt werden müssen. Beispielsweise gibt in der Flip-Chip-Technologie die Prozesstemperaturhierarchie vor, dass Lotleisten für Stiftlotmaterialien notwendig sind, die eine Verflüssigungstemperatur aufweisen, d. h. eine Temperatur, bei der das Lotmaterial ausreichend beweglich ist, um eine elektrische Verbindung zu bilden, die unter einer Zerfallstemperatur eines organischen Substrats bleibt. Ferner sollte ein Lotmaterial, das auf der Chipseite des Gehäusesubstrats verwendet wird, eine Verflüssigungstemperatur unter jener des Lotmaterials in der Lotleiste, die in Stiftlotmaterialien verwendet wird, aufweisen.
  • Es besteht daher die Aufgabe, das lange verwendete Blei (Pb) im Lotmaterial durch andere Materialien zu ersetzen, wobei dennoch zuverlässige elektrische Kontakte und die erforderliche mechanische Festigkeit beibehalten werden und wobei auch der erforderlichen Prozesstemperaturhierarchie beim Zusammenbau eines Substratgehäuse, etwa beim Zusammenfügen eines Flip-Chips in einem Stiftgitter-Array-Gehäuse mit einem organischen Substrat Rechnung zu tragen ist.
  • Überblick
  • Die vorliegende Erfindung betrifft ein bleifreies Halbleitergehäuse. Die Erfindung zielt auf das Problem des Ersetzens von Blei (Pb) in Lotmaterialien durch andere Materialien ab und löst diese Probleme, wobei dennoch zuverlässige elektrische Kontakte und die erforderliche mechanische Festigkeit erreicht werden, wobei auch der geforderten Prozesstemperaturhierarchie beim Zusammenfügen eines Halbleitergehäuses Rechnung getragen wird.
  • In einer Ausführungsform der Erfindung umfasst ein Gehäusesubstrat eine Anzahl an Chiplotflächen auf der Chipseite des Gehäusesubstrats und eine Anzahl an Stiftlotleisten auf der Stiftseite des Gehäusesubstrats. Die Chiplotflächen besitzen eine Verflüssigungstemperatur unterhalb jener der Stiftlotleisten, wobei die Stiftlotleisten wiederum eine Verflüssigungstemperatur unterhalb einer Zerfallstemperatur des Gehäusesubstrats besitzen. In einer Ausführungsform weisen die Stiftlotleisten zwischen ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% Zinn und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% an Antimon auf. In dieser Ausführungsform liegt die Verflüssigungstemperatur der Stiftlotleiste zwischen ungefähr 235 Grad C und ungefähr 247 Grad C, was unterhalb einer Zerfallstemperatur des Gehäusesubstrats, d. h. unterhalb 275 Grad C, liegt.
  • In einer Ausführungsform weisen die Chiplotflächen von ungefähr 4 Gewichts-% bis ungefähr 8 Gewichts-% Wismut, ungefähr 2 Gewichts-% bis ungefähr 4 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer und ungefähr 87 Gewichts-% bis ungefähr 92 Gewichts-% Zinn auf. In einer noch weiteren Ausführungsform weisen die Chiplotflächen ungefähr 7 Gewichts-% bis ungefähr 20 Gewichts-% Indium, ungefähr 2 Gewichts-% bis ungefähr 4,5 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer, ungefähr 0 Gewichts-% bis ungefähr 0,5 Gewichts-% Antimon und ungefähr 74,3 Gewichts-% bis ungefähr 90 Gewichts-% Zinn auf. In diesen Ausführungsformen liegt die Verflüssigungstemperatur der Chiplotfläche bei ungefähr 170 Grad C bis ungefähr 225 Grad C. In allen Ausführungsformen der Erfindung liegen sowohl die Verflüssigungstemperatur der Stiftlotleiste als auch die Verflüssigungstemperatur der Chiplotfläche unter einer Zerfallstemperatur des Gehäusesubstrats, d. h. unter ungefähr 275 Grad C. Weitere Merkmale und Vorteile der vorliegenden Erfindung erkennt der Fachmann nach dem Studium der folgenden detaillierten Beschreibung und der begleitenden Zeichnungen.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein beispielhaftes Flip-Chip-Trägergehäuse mit dem Gehäusesubstrat gemäß einer Ausführungsform der Erfindung.
  • 2 zeigt beispielhafte Zusammensetzungen von bleifreien Lotlegierungen zusammen mit ihren Schmelzeigenschaften zur Herstellung von Stiftlotleisten auf einem Gehäusesubstrat gemäß einer Ausführungsform der Erfindung.
  • 3 zeigt beispielhafte Zusammensetzungen von bleifreien Lotlegierungen zusammen mit ihren Schmelzeigenschaften zur Herstellung der Chiplotflächen auf einem Gehäusesubstrat gemäß einer Ausführungsform der Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung betrifft ein bleifreies Halbleitergehäuse. Die vorliegende Beschreibung enthält spezielle Informationen, die die Ausführung der vorliegenden Erfindung betreffen. Der Fachmann erkennt jedoch, dass die vorliegende Erfindung auch in einer unterschiedlichen Art, wie sie speziell in der vorliegenden Anmeldung beschrieben ist, eingerichtet werden kann. Des weiteren sind einige der speziellen Details der Erfindung hierin nicht erläutert, um die Erfindung nicht unnötig zu verschleiern.
  • Die Zeichnungen der vorliegenden Anmeldung und die zugehörige detaillierte Beschreibung richten sich lediglich an beispielhafte Ausführungsformen der Erfindung. Der Kürze halber sind andere Ausführungsformen der vorliegenden Erfindung nicht speziell in der vorliegenden Anmeldung beschrieben und sind auch nicht gesondert in den vorliegenden Zeichnungen dargestellt. Es sollte jedoch beachtet werden, dass, sofern dies nicht anders dargestellt ist, gleiche oder entsprechende Elemente in den Figuren durch gleiche oder entsprechende Bezugszeichen benannt sind.
  • Um ein spezielles Beispiel vorzusehen und zur einfacheren Darstellung der Konzepte der vorliegenden Erfindung wird in dieser Beschreibung Bezug genommen auf ein Flip-Chip-Gehäuse mit einem organischen Gehäusesubstrat. Es ist jedoch zu beachten, dass die vorliegende Erfindung nicht auf Flip-Chip-Gehäuse oder ein Gehäuse bzw. Trägermaterial mit einem organischen Substrat beschränkt ist. Gemäß 1 umfasst ein Flip-Chip-Träger-Gehäuse bzw. Trägermaterial 10 und ein IC-Halbleiterbauelement oder einen IC-Chip 1, der mechanisch und elektrisch mit der Chipseite des Gehäusesubstrats bzw. Trägersubstrats 4 durch eine Reihe von Lothöckern 2 verbunden ist, die wiederum mit entsprechen den Chiplotflächen 3 auf dem Gehäusesubstrat 4 verbunden sind. Die Chip-Lotflächen 3 sind elektrisch mit den I/O-Stiftanschlussleitungen 6 durch eine interne Verdrahtung (nicht gezeigt) im Gehäusesubstrat 4 verbunden. Die Stiftanschlussleitungen 6 sind mit der Stiftseite des Gehäusesubstrats 4 durch Stiftlotleisten 5 verlötet. Die Stiftanschlussleitungen 6 werden verwendet, um elektrische Verbindungen zu externen Schaltungen bereitzustellen. Eine passive Komponente 7 ist mit dem Gehäusesubstrat 4 unter Anwendung von Lotflächen für passive Elemente 8 verbunden (dies ist eine kurze Bezeichnung für die Lotflächen 8, die für die Verbindung der passiven Komponente 7 mit dem Gehäusesubstrat 4 verwendet werden).
  • In konventionellen Technologien enthalten die Lothöcker 2, die Chiplotflächen 3, die Stiftlotleisten 5 und die Lotflächen für passive Komponenten 8 ungefähr 30 bis 97 Gewichts-% an Blei (Pb) in dem jeweiligen Lotmaterial. Die vorliegende Erfindung zielt auf das Erfordernis ab und befriedigt dieses auch, Blei (Pb) in diesen Lotpunkten zu ersetzen oder den Bleianteil in dem Lotmaterial auf nicht mehr als ungefähr 0,1 Gewichts-% zu begrenzen. Die vorliegende Erfindung betrifft ferner das Ermitteln und Verwenden geeigneter Lotmaterialien, die elektrisch und mechanisch zuverlässige Lötverbindungen erzeugen können und die Schmelztemperaturen besitzen, die mit der Prozesstemperaturhierarchie in beispielsweise Flip-Chip-Fertigungsprozessen verträglich sind.
  • Die Prozesstemperaturhierarchie in einem Flip-Chip-Fertigungsprozess erfordert das Zusammenfügen der Stiftanschlussleitungen 6, so dass diese auf der Temperaturhierarchiekette ganz oben sind. Die Verarbeitungstemperatur für das Befestigen der Stiftanschlussleitungen 6 an dem organischen Gehäusesubstrat 4 über die Stiftlotleisten 5 sollte höher sein als bei anderen Lötpunkten in der Flip-Chip-Montage, sollte jedoch unter der Zerfallstemperatur des organischen Gehäusesubstrats 4 liegen, die beispielsweise ungefähr 275 Grad C betragen kann. Die Notwendigkeit für eine hohe Verflüssigungsprozesstemperatur für die Stiftlotleisten 5 liegt darin begründet, dass die Stiftanschlussleitungen 6 sich während der nachfolgenden Montageschritte mit den entsprechenden Temperaturen nicht bewegen sollten.
  • Die Verarbeitungstemperatur für die Chip-Lotflächen 3, die in dem IC-Chipmontageprozess angewendet wird, sollte niedriger sein als die Temperatur, die für die Stiftlotleisten 5 verwendet wird, um damit ein Bewegen der Stiftanschlussleitungen 6 während des Verflüssi gungsprozesses zu vermeiden. Die Lotflächen für die passiven Komponenten 8, die bei der Montage der passiven Komponenten verwendet werden, sollte eine Verarbeitungstemperatur besitzen, die niedriger ist als jene, die für die Stiftlotleisten 5 verwendet wird, um damit eine Bewegung der Stifte zu vermeiden, oder diese sollte niedriger oder gleich sein im Vergleich zur Temperatur für die Chiprotflächen 3, die in dem Chipmontageprozess verwendet wird. Um das Schmelzen der Lothöcker 2 zu vermeiden, sollte deren Schmelztemperatur gleich oder größer sein als die der Chiplotflächen 3 und der Lotflächen für die passiven Komponenten 8.
  • Eine Technologie zur Montage der Stiftanschlussleitungen 6 auf der Stiftseitenoberfläche des organischen Gehäusesubstrats 4 umfasst die Verwendung einer geeigneten Lotlegierung, um die metallisierten Flächen zu beschichten, die als Kontaktstellen für die Stiftanschlussleitungen 6 dienen. Die Stifte werden dann über den beschichteten metallisierten Flächen positioniert, die in der vorliegenden Anmeldung als Stiftlotleisten 5 bezeichnet werden und das Lotmaterial wird verflüssigt, um die Stifte mit dem Gehäusesubstrat 4 zu verbinden.
  • Wie zuvor beschrieben ist, besteht ein Erfordernis zum Anbringen der Stiftanschlussleitungen 6 an den metallisierten Flächen, d. h. an den Stiftlotleisten 5, auf dem organischen Gehäusesubstrat 4 darin, dass die Lottemperatur nicht höher sein kann als die Zerfallstemperatur des organischen Gehäusesubstrats 4, ohne dass die mechanische Integrität des organischen Substrats nachteilig beeinflusst wird. Gemäß diverser Ausführungsformen der vorliegenden Erfindung bilden die bleifreien Lotmaterialien, die für das Verbinden der Stiftanschlussleitungen 6 mit dem organischen Gehäusesubstrat 4 verwendet werden, feste mechanische Bindungen, die dem Ziehen, Anordnen oder Testen, d. h. dem Einbringen in einen Sockel des zusammengefügten Gehäuses, standhalten, wobei dennoch ein gutes elektrisches Signal beibehalten wird.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein organisches Substrat, etwa das organische Gehäusesubstrat 4 in 1, eine Anzahl aus Stiftanschlussleitungen 6, die mit entsprechenden leitenden Flächen durch bleifreie Stiftlotleisten 5 verbunden sind, wodurch ein Lotsystem ohne Blei (Pb) erreicht wird, oder mit einer kaum nachweisbar geringen Menge an Blei (Pb), beispielsweise nicht mehr als ungefähr 0,1 Gewichts-% an Blei (Pb). In einer Ausführungsform können geeignete Lotzusammensetzungen der vorliegenden Erfindung beispielsweise ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% an Zinn (Sn) und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% Antimon (Sb).
  • In einer Ausführungsform der vorliegenden Erfindung besitzen die Stiftlotleisten 5 auf dem organischen Gehäusesubstrat 4 eine Verflüssigungstemperatur, d. h. die Temperatur, bei der das Lot ausreichend beweglich ist, um eine elektrische Verbindung zu bilden, von größer als ungefähr 230 Grad C, beispielsweise von ungefähr 235 Grad C bis ungefähr 247 Grad C. Somit können die Stiftanschlussleitungen 6 mechanisch und elektrisch mit den metallisierten Anschlussflächen verbunden werden, indem die Stiftlotleisten 5 bei einer Temperatur von ungefähr 250 Grad C bis ungefähr 270 Grad C verflüssigt werden. Tabelle 1 in 2 zeigt beispielhafte Zusammensetzungen von bleifreien Lotlegierungen zusammen mit ihren Schmelzeigenschaften zur Herstellung der Stiftlotleisten 5 auf dem organischen Gehäusesubstrat 4 gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Wie in Tabelle 1 in 2 gezeigt ist, weisen diverse Zusammensetzungen der Lotlegierung, die in den Stiftlotleisten 5 verwendet sind, ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% an Zinn (Sn) und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% an Antimon (Sb) und besitzen Verfestigungs- bzw. Solidustemperaturen im Bereich von 241 Grad C bis 235 Grad C und Verflüssigungs- bzw. Liquidustemperaturen im Bereich von 247 Grad C bis 235 Grad C. Alle diese Lotlegierungszusammensetzungen besitzen Verflüssigungstemperaturen unterhalb der Zerfallstemperatur des organischen Gehäusesubstrats 4, d. h. unter 275 Grad C. Ferner besitzen alle diese Lotlegierungszusammensetzungen, die in den Stiftlotleisten 5 verwendet werden, Verflüssigungstemperaturen, die höher sind als die Verflüssigungstemperatur für die Chiplotflächen 3 und die Lotflächen für die passiven Komponenten 8. In einer Ausführungsform beträgt die Differenz zwischen den jeweiligen Verflüssigungstemperaturen der Stiftlotleisten 5 und der Chiplotflächen 3 mindestens 10 Grad C bis 15 Grad C. In einer weiteren Ausführungsform beträgt diese Differenz mindestens 5 Grad C.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung sind auch die Chiplotflächen 3, die zum Anbringen des IC-Chips 1 an dem Gehäusesubstrat 4 verwendet werden, ebenfalls bleifrei und ferner besitzen die bleifreien Chiplotflächen eine Verflüssigungstemperatur, die unter jener der Stiftlotleisten 5 liegt, wodurch eine Lageveränderung der Stiftanschlussleitungen 6 vermieden wird. In dieser Ausführungsform weisen die Chiplotflächen 3, die auf dem organischen Gehäusesubstrat 4 angeordnet sind, kein Blei (Pb) oder eine kaum messbare Menge an Blei (Pb) auf, beispielsweise weniger als ungefähr 0,1 % Blei (Pb).
  • Gemäß dieser Ausführungsform umfassen diverse Implementierungen der vorliegenden Erfindung geeignete Chiplotflächen 3 mit ungefähr 4 Gewichts-% bis ungefähr 8 Gewichts-% Wismut, ungefähr 2 Gewichts-% bis ungefähr 4 Gewichts-% Silber, ungefähr 0 Gewichts-% bis 0,7 Gewichts-% Kupfer und ungefähr 87 Gewichts-% bis 92 Gewichts-% Zinn. In anderen Varianten der vorliegenden Ausführungsform weisen die Chiplotflächen 3 ungefähr 7 Gewichts-% bis 20 Gewichts-% Indium, ungefähr 2 Gewichts-% bis 4,5 Gewichts-% Silber, ungefähr 0 Gewichts-% bis 0,7 Gewichts-% Kupfer, ungefähr 0 Gewichts-% bis ungefähr 0,5 Gewichts-% Antimon und ungefähr 74,3 Gewichts-% bis 90 Gewichts-% Zinn auf.
  • Gemäß der vorhergehenden Ausführungsform der Erfindung weisen die Chiplotflächen 3 die auf dem organischen Gehäusesubstrat 4 angeordnet sind, kein Blei (Pb) oder eine kaum nachweisebar geringe Menge an Blei (Pb) auf, beispielsweise weniger als 0,1 % Blei (Pb). Tabelle 2 in 3 zeigt diverse beispielhafte Zusammensetzungen der Lotlegierung, die in den Chiplotflächen 3 verwendet ist, um die Vorteile der vorliegenden Ausführungsform zu erreichen. Wie zuvor dargelegt ist, werden gemäß dieser Ausführungsform der vorliegenden Erfindung und den speziellen beispielhaften Varianten, die in der Tabelle 2 aus 3 gezeigt sind, neue Lotlegierungen als Chiplotflächen 3 verwendet, um den IC-Chip mit dem organischen Gehäusesubstrat 4 zu verbinden. In den diversen Implementierungen dieser Ausführungsformen besitzt das Lotmaterial, das in den Chiplotflächen 3 verwendet wird, eine Verflüssigungstemperatur, d. h. die Temperatur, bei der das Lotmaterial ausreichend beweglich ist, um eine elektrische Verbindung zu bilden, von nicht weniger als 170 Grad C und nicht höher als 225 Grad C.
  • Insbesondere besitzen, wie in Tabelle 2 in 3 gezeigt ist, diverse Zusammensetzungen der Lotlegierung, die in den Chiplotflächen 3 verwendet wird, Verfestigungstemperaturen bzw. Solidustemperaturen im Bereich von 175 Grad C bis 204 Grad C und Verflüssigungstemperaturen bzw. Liquidustemperaturen im Bereich von 185 Grad C bis 216 Grad C.
  • Somit gibt es ein Bestreben im Stand der Technik, das lange verwendete Blei (Pb) im Lotmaterial durch andere Materialien zu ersetzen, wobei dennoch zuverlässige elektrische Kontakte und die erforderliche mechanische Festigkeit erreicht werden, und wobei auch der erforderlichen Prozesstemperaturhierarchie beim Zusammenfügen eines Halbleitergehäuses Rechnung getragen wird, etwa bei der Montage eines Flip-Chips in einem Stiftgitterarraygehäuse mit einem organischen Substrat. Aus der vorhergehenden Beschreibung beispielhafter Ausführungsformen der Erfindung wird deutlich, dass diverse Techniken eingesetzt werden können, um die Konzepte der vorliegenden Erfindung zu realisieren, ohne von deren Schutzbereich abzuweichen. Obwohl beispielsweise spezielle Zusammensetzungen der bleifreien Lotmaterialien und ihre entsprechende Verflüssigungstemperaturen beschrieben sind, liegen andere Variationen der offenbarten Zusammensetzungen im Schutzbereich der vorliegenden Erfindung. Obwohl die Erfindung mit Bezug zu gewissen Ausführungsformen beschrieben ist, erkennt der Fachmann, dass Änderungen im Hinblick auf Form und Details durchgeführt werden können, ohne von dem Schutzbereich und dem Grundgedanken der Erfindung abzuweichen. Die hierin beschriebenen beispielhaften Ausführungsformen sind in jeder Hinsicht als anschaulich und nicht einschränkend zu betrachten. Es sollte beachtet werden, dass die Erfindung nicht auf die speziellen beispielhaften beschriebenen Ausführungsformen begrenzt ist, sondern dass vielmehr viele Änderungen, Modifizierungen und Alternativen möglich sind, ohne vom Schutzbereich der Erfindung abzuweichen.
  • Es werden hiermit somit bleifreie Halbleitergehäuse bereitgestellt.
  • Zusammenfassung
  • Ein Gehäusesubstrat (4) enthält Chiplotflächen (3) und Stiftlotleisten (5). Die Stiftlotleisten (5) weisen ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% Zinn und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% Antimon auf. Die Chiplotflächen (3) weisen ungefähr 4 Gewichts-% bis ungefähr 8 Gewichts-% Wismut, ungefähr 2 Gewichts-% bis ungefähr 4 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer und ungefähr 87 Gewichts-% bis ungefähr 92 Gewichts-% Zinn auf. Die Chiplotflächen (3) weisen ungefähr 7 Gewichts-% bis ungefähr 20 Gewichts-% Indium, ungefähr 2 Gewichts-% bis ungefähr 4,5 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer, ungefähr 0 Gewichts-% bis ungefähr 0,5 Gewichts-% Antimon und ungefähr 74,3 Gewichts-% bis ungefähr 90 Gewichts-% Zinn auf.

Claims (10)

  1. Gehäusesubstrat (4) mit einer Chipseite und einer Stiftseite, mehreren Chiplotflächen (3), die auf der Chipseite angeordnet sind, und mehreren Stiftlotleisten (5), die auf der Stiftseite angeordnet sind; wobei die mehreren Chiplotflächen (3) eine Chiplotflächenverflüssigungstemperatur aufweisen und wobei die mehreren Stiftlotleisten (5) eine Stiftlotleistenverflüssigungstemperatur aufweisen, und wobei die Chiplotflächenverflüssigungstemperatur kleiner ist als die Stiftlotleistenverflüssigungstemperatur und wobei die Stiftlotleistenverflüssigungstemperatur kleiner ist als eine Zerfallstemperatur des Gehäusesubstrats (4); wobei die mehreren Chiplotflächen (3) ungefähr 4 Gewichts-% bis ungefähr 8 Gewichts-% Wismut, ungefähr 2 Gewichts-% bis ungefähr 4 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer und ungefähr 87 Gewichts-% bis ungefähr 92 Gewichts-% Zinn aufweisen.
  2. Gehäusesubstrat (4) nach Anspruch 1, wobei die mehreren Stiftlotleisten (5) ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% Zinn und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% Antimon aufweisen.
  3. Gehäusesubstrat (4) mit einer Chipseite und einer Stiftseite, mehreren Chiplotflächen (3), die auf der Chipseite angeordnet sind, und mehreren Stiftlotleisten (5), die auf der Stiftseite angeordnet sind; und wobei die mehreren Chiplotflächen (3) eine Chiplotflächenverflüssigungstemperatur und die mehreren Stiftlotleisten (5) eine Stiftlotleistenverflüssigungstemperatur aufweisen, wobei die Chiplotflächenverflüssigungstemperatur kleiner ist als die Chiplotleistenverflüssigungstemperatur und wobei die Stiftlotleistenverflüssigungstemperatur kleiner ist als eine Zerfallstemperatur des Gehäusesubstrats (4); wobei die mehreren Chiplotflächen (3) ungefähr 7 Gewichts-% bis ungefähr 20 Gewichts-% Indium, ungefähr 2 Gewichts-% bis ungefähr 4,5 Gewichts-% Silber, ungefähr 0 Gewichts- % bis ungefähr 0,7 Gewichts-% Kupfer, ungefähr 0 Gewichts-% bis ungefähr 0,5 Gewichts-% Antimon und ungefähr 74,3 Gewichts-% bis ungefähr 90 Gewichts-% Zinn aufweisen.
  4. Gehäusesubstrat (4) nach Anspruch 3, wobei die mehreren Stiftlotleisten (5) ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% Zinn und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% Antimon aufweisen.
  5. Gehäusesubstrat (4) mit einer Chipseite und einer Stiftseite, mehreren Chiplotflächen (3), die auf der Chipseite angeordnet sind, und mehreren Stiftlotleisten (5), die auf der Stiftseite angeordnet sind; wobei die mehreren Chiplotflächen (3) eine Chiplotflächenverflüssigungstemperatur und die mehreren Stiftlotleisten (5) eine Stiftlotleistenverflüssigungstemperatur aufweisen, wobei die Chiplotflächenverflüssigungstemperatur kleiner ist als die Stiftlotleistenverflüssigungstemperatur und wobei die Stiftlotleistenverflüssigungstemperatur kleiner ist als eine Zerfallstemperatur des Gehäusesubstrats (4); wobei die mehreren Stiftlotleisten (5) ungefähr 90 Gewichts-% bis ungefähr 99 Gewichts-% Zinn und ungefähr 10 Gewichts-% bis ungefähr 1 Gewichts-% Antimon aufweisen.
  6. Gehäusesubstrat (4) nach Anspruch 5, wobei die mehreren Chiplotflächen (3) ungefähr 4 Gewichts-% bis ungefähr 8 Gewichts-% Wismut, ungefähr 2 Gewichts-% bis ungefähr 4 Gewichts-% Silber, ungefähr 0 bis ungefähr 0,7 Gewichts-% Kupfer und ungefähr 87 Gewichts-% bis ungefähr 92 Gewichts-% Zinn aufweisen.
  7. Gehäusesubstrat (4) nach Anspruch 5, wobei die mehreren Chiplotflächen (3) ungefähr 7 Gewichts-% bis ungefähr 20 Gewichts-% Indium, ungefähr 2 Gewichts-% bis ungefähr 4,5 Gewichts-% Silber, ungefähr 0 Gewichts-% bis ungefähr 0,7 Gewichts-% Kupfer, ungefähr 0 Gewichts-% bis ungefähr 0,4 Gewichts-% Antimon und ungefähr 74,3 Gewichts-% bis ungefähr 90 Gewichts-% Zinn aufweisen.
  8. Gehäusesubstrat (4) nach Anspruch 5, wobei ein umgekehrter Chip auf der Chipseite angeordnet ist.
  9. Gehäusesubstrat (4) nach Anspruch 8, wobei der umgekehrte Chip mehrere Lothöcker (2) aufweist, und wobei jeder der mehreren Lothöcker (2) mit einer entsprechenden der mehreren Chiplotflächen (3) verbunden ist.
  10. Gehäusesubstrat (4) nach Anspruch 5, wobei ein Stiftgitterarray auf der Stiftseite angeordnet ist, wobei das Stiftgitterarray mehrere Stiftanschlussleitungen (6) aufweist und wobei jede der mehreren Stiftanschlussleitungen (6) mit einer entsprechenden der mehreren Stiftlotleisten (5) verbunden ist.
DE112006001732T 2005-06-27 2006-04-19 Bleifreies Halbleitergehäuse Withdrawn DE112006001732T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/167,425 2005-06-27
US11/167,425 US7215030B2 (en) 2005-06-27 2005-06-27 Lead-free semiconductor package
PCT/US2006/014625 WO2007001598A2 (en) 2005-06-27 2006-04-19 Lead-free semiconductor package

Publications (1)

Publication Number Publication Date
DE112006001732T5 true DE112006001732T5 (de) 2008-05-21

Family

ID=36644915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006001732T Withdrawn DE112006001732T5 (de) 2005-06-27 2006-04-19 Bleifreies Halbleitergehäuse

Country Status (8)

Country Link
US (1) US7215030B2 (de)
JP (1) JP2008544572A (de)
KR (1) KR20080024217A (de)
CN (1) CN101208790B (de)
DE (1) DE112006001732T5 (de)
GB (1) GB2442391B (de)
TW (1) TWI402951B (de)
WO (1) WO2007001598A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070036670A1 (en) * 2005-08-12 2007-02-15 John Pereira Solder composition
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
GB2455486A (en) * 2008-03-05 2009-06-17 Quantum Chem Tech Singapore A sputtered film, solder spheres and solder paste formed from an Sn-Ag-Cu-In alloy
US20150258636A1 (en) * 2012-10-04 2015-09-17 Celestica International Inc. Solder alloy for low-temperature processing
ES2830150T3 (es) * 2015-07-24 2021-06-03 Harima Chemicals Inc Aleación de soldadura, pasta de soldadura y placa de circuito electrónico
US10789703B2 (en) * 2018-03-19 2020-09-29 Kla-Tencor Corporation Semi-supervised anomaly detection in scanning electron microscope images
JP6936926B1 (ja) * 2021-03-10 2021-09-22 千住金属工業株式会社 はんだ合金、はんだ粉末、はんだペースト、およびはんだ継手
CN117139917B (zh) * 2023-10-31 2024-03-08 苏州塞一澳电气有限公司 一种汽车玻璃用无铅焊料及其制备方法和应用

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256370B1 (en) * 1992-05-04 1996-09-03 Indium Corp America Lead-free alloy containing tin silver and indium
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
JP3121734B2 (ja) 1994-11-18 2001-01-09 新日本製鐵株式会社 半導体装置及び半導体装置バンプ用金属ボール
JP3040929B2 (ja) * 1995-02-06 2000-05-15 松下電器産業株式会社 はんだ材料
US20010002982A1 (en) * 1996-06-12 2001-06-07 Sarkhel Amit Kumar Lead-free, high tin ternary solder alloy of tin, silver, and bismuth
JP3425332B2 (ja) * 1997-07-10 2003-07-14 松下電器産業株式会社 電子部品電極材料および電子部品電極製造方法
WO1999004048A1 (en) 1997-07-17 1999-01-28 Litton Systems, Inc. Tin-bismuth based lead-free solders
US5938862A (en) * 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy
JP3262113B2 (ja) * 1999-01-29 2002-03-04 富士電機株式会社 はんだ合金
US6365097B1 (en) * 1999-01-29 2002-04-02 Fuji Electric Co., Ltd. Solder alloy
US6413849B1 (en) * 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
US6229207B1 (en) * 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
JP4356912B2 (ja) * 2000-04-10 2009-11-04 日本特殊陶業株式会社 ピン立設樹脂製基板、ピン立設樹脂製基板の製造方法、ピン及びピンの製造方法
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
JP2003168757A (ja) * 2001-11-30 2003-06-13 Kyocera Corp ピン付き配線基板およびこれを用いた電子装置
JP2003282772A (ja) * 2002-03-20 2003-10-03 Kyocera Corp ピン付き配線基板およびそれを用いた電子装置
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP3857219B2 (ja) * 2002-10-23 2006-12-13 京セラ株式会社 配線基板およびその製造方法
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP2005032905A (ja) * 2003-07-10 2005-02-03 Ibiden Co Ltd 多層プリント配線板
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof

Also Published As

Publication number Publication date
KR20080024217A (ko) 2008-03-17
TW200707686A (en) 2007-02-16
US20060289977A1 (en) 2006-12-28
GB2442391B (en) 2010-12-08
TWI402951B (zh) 2013-07-21
WO2007001598A3 (en) 2007-03-15
US7215030B2 (en) 2007-05-08
CN101208790B (zh) 2012-04-11
JP2008544572A (ja) 2008-12-04
GB2442391A (en) 2008-04-02
WO2007001598A2 (en) 2007-01-04
CN101208790A (zh) 2008-06-25
GB0800312D0 (en) 2008-02-20

Similar Documents

Publication Publication Date Title
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102007052515A1 (de) Halbleiterchipstapelpackung
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE102020122929A1 (de) Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln
DE112016005168T5 (de) Durchkontaktierte package-on-package-zwischenverbindungen
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE602004012215T2 (de) Elektronikmodul mit abtrennbarer Schaltung und Verfahren zur Herstellung
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee