DE102012107760B4 - Bauelement und Verfahren für Lötverbindungen - Google Patents
Bauelement und Verfahren für Lötverbindungen Download PDFInfo
- Publication number
- DE102012107760B4 DE102012107760B4 DE102012107760.6A DE102012107760A DE102012107760B4 DE 102012107760 B4 DE102012107760 B4 DE 102012107760B4 DE 102012107760 A DE102012107760 A DE 102012107760A DE 102012107760 B4 DE102012107760 B4 DE 102012107760B4
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- conductive terminals
- stud
- solder
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02335—Free-standing redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0239—Material of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/024—Material of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0391—Forming a passivation layer after forming the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05562—On the entire exposed surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05669—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Bauelement, das Folgendes umfasst:- ein Substrat (13) mit einer Gruppierung von leitfähigen Anschlüssen (7) auf einer Oberfläche;- mindestens zwei Stud-Bondhügel (29) auf jedem von ersten leitfähigen Anschlüssen in der Gruppierung in einer maximalen Distanz (DNP1) von der Mitte der Gruppierung;- einen Stud-Bondhügel (29) auf jedem von zweiten leitfähigen Anschlüssen in der Gruppierung, die weniger als die maximale Distanz von der Mitte der Gruppierung entfernt sind, aber deren Distanz von der Mitte der Gruppierung größer oder gleich einer anderen, kleineren Distanz (DNP2) von der Mitte der Gruppierung ist; und- Lötverbinder (15), die über den leitfähigen Anschlüssen in der Gruppierung ausgebildet sind, wobei die Lötverbinder über den ersten leitfähigen Anschlüssen jeweils die mindestens zwei Stud-Bondhügel auf den ersten leitfähigen Anschlüssen umschließen, und wobei die Lötverbinder über den zweiten leitfähigen Anschlüssen jeweils den einen Stud-Bondhügel auf den zweiten leitfähigen Anschlüssen umschließen.
Description
- HINTERGRUND
- Jüngste Fortschritte auf dem Gebiet der Kapselungs- und IC-Prozesse haben zur verstärkten Verwendung von Gehäusen geführt, die auf Interposern oder Substraten montiert werden, um Module zu bilden, die auf gedruckten Leiterplatten („PCBs“) montiert werden, um Systeme zu vervollständigen. In dem Maße, wie die Verwendung von zunehmend höherentwickelten integrierten Schaltkreisen in immer kleineren und dichteren Geräten, wie zum Beispiel tragbaren Geräten, zunimmt, nimmt auch der Bedarf an kleineren, dünneren und kostengünstigeren Techniken zum Koppeln von IC-Bausteinen mit PCBs weiter zu.
- Die Verwendung von Löthöckern und Lötperlen zum Verbinden von Bauelementen setzt sich ebenfalls immer mehr durch. In einer typischen Anordnung kann ein mit Löthöckern versehener IC-Chip auf der Oberseite eines Interposers, der aus einem Laminatmaterial, Silicium, Keramik, Folien und dergleichen besteht, montiert werden. An der Unterseite des Interposers können dann Lötperlen in einem Muster angeordnet sein, das einem Absatz oder Kontaktinselmuster auf der PCB entspricht. Dies kann als „Flip-Chip“-Baustein bezeichnet werden, da der integrierte Schaltkreis „mit dem Gesicht nach unten“ oder „geflippt“ auf dem Interposer montiert wird. Nachdem der integrierte Schaltkreis auf dem Interposer montiert wurde, kann die Baugruppe dann auf der PCB montiert werden. Die Verwendung gestapelter Chips, oder Package-on-Package-Anordnungen, die den Interposer enthalten, sind bekannt.
- Die Verwendung des Interposers, einschließlich der damit verbundenen Kosten und Herstellungsschritte, erhöht die Kosten und senkt den Durchsatz bei der Herstellung des kompletten Systems. Eine Alternative ist das „Wafer Level Processing“ (WLP) zum Ausbilden von Lötverbindern, in der Regel Lötperlen, direkt auf der Fläche eines Halbleiterwafers. Diese Schritte können auf dem gesamten Wafer auf einmal ausgeführt werden, wodurch Größenvorteile erreicht und die Kosten gesenkt werden. Des Weiteren kann dieser Ansatz den teuren Interposer sowie die damit einhergehenden Herstellungs- und Testprozesse, die zu seiner Herstellung benötigt werden, überflüssig machen.
- Bei der WLP-Kapselung werden die Lötperlen an der PCB-Oberfläche und an den „Post Passivation Interconnect“ (PPI)-Verbindern auf dem Wafer oder IC-Chip befestigt. Weil es aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten zwischen dem PCB-Material und dem Halbleiter-Wafer während des Systembetriebes zu Wärmespannungen an der Baugruppe kommt, sind die Lötperlen nun erhöhten Spannungen ausgesetzt. Die Direktmontage des Chips auf der PCB unter Verwendung von Lötverbindern führt im Vergleich zu „Flip-Chip“-Gehäusen mit Interposern zu erhöhten Spannungen an den Lötverbindern.
- Bei Temperaturwechselbeanspruchungstests hat sich herausgestellt, dass Lötverbinder aufgrund mechanischer Spannungen ausfallen, weil sich der Kontakt „öffnet“. Die Lötperlen können reißen, insbesondere in der Nähe zu den PPI-Verbindungen. Darum besteht Bedarf an verbesserten Lötverbindern.
US 2007 / 0 045 840 A1 US 2009 / 0 206 480 A1 DE 41 31 413 A1 ,US 2006 / 0 289 972 A1 US 2009 / 0 079 070 A1 US 2012 / 0 067 635 A1 - KURZDARSTELLUNG DER ERFINDUNG
- Die vorliegende Erfindung betrifft ein Bauelement gemäß dem unabhängigen Anspruch 1, und ein Verfahren gemäß dem unabhängigen Anspruch 7. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen definiert.
- Figurenliste
- Für ein vollständigeres Verständnis der veranschaulichenden Ausführungsformen und ihrer Vorteile wenden wir uns nun den folgenden Beschreibungen zu, die in Verbindung mit den begleitenden Zeichnungen zu lesen sind, in denen Folgendes dargestellt ist:
-
1 zeigt eine Querschnittsansicht einer Struktur; -
2 zeigt in einer Querschnittsansicht eine Struktur; -
3 zeigt in einer Querschnittsansicht eine Struktur in einem Zwischenprozessschritt; -
4 zeigt in einer Querschnittsansicht die Struktur von3 nach der weiteren Verarbeitung; -
5 zeigt in einer Querschnittsansicht die Struktur von4 nach der weiteren Verarbeitung; -
6 zeigt in einer Querschnittsansicht die Struktur von5 nach der weiteren Verarbeitung; -
7 zeigt in einer Querschnittsansicht eine alternative Struktur in einem Zwischenprozessschritt; -
8 zeigt in einer Querschnittsansicht die Struktur von7 nach der weiteren Verarbeitung; -
9 zeigt in einer Querschnittsansicht die Struktur von8 nach der weiteren Verarbeitung; -
10 zeigt in einer Querschnittsansicht eine weitere alternative Struktur; -
11 zeigt in einer Draufsicht eine Struktur; -
12 zeigt in einer Grundrissansicht eine Struktur zur Verwendung mit Ausführungsformen; -
13A zeigt in einer Querschnittsansicht eine Ausführungsform zur Verwendung in der Struktur von12 ; -
13B zeigt in einer Querschnittsansicht eine weitere Ausführungsform zur Verwendung in der Struktur von12 ; und -
13C zeigt in einer Querschnittsansicht eine weitere Ausführungsform zur Verwendung in der Struktur von12 ; -
14 zeigt in einem Flussdiagramm ein Verfahren; -
15 zeigt in einem Flussdiagramm ein alternatives Verfahren; und -
16 zeigt in einem Flussdiagramm eine Ausführungsform eines Verfahrens. - Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nichts anderes angegeben ist. Die Figuren sind so gezeichnet, dass die relevanten Aspekte der bevorzugten Ausführungsformen hervorgehoben werden, und sind nicht unbedingt maßstabsgetreu.
- DETAILLIERTE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
- Ausführungsformen dieser Offenbarung enthalten Verfahren zum Bilden einer Lötverbindung an einem elektrischen Anschluss, wie zum Beispiel einer Kontaktinsel oder einem Absatz. Die Lötverbindung enthält mindestens einen Stud-Bondhügel, der sich in einer senkrechten Richtung von dem elektrischen Anschluss erstreckt, und einen Lötverbinder, wie zum Beispiel eine Lötperle, der um den Stud-Bondhügel herum ausgebildet ist und ihn umgibt. Weil die Stud-Bondhügel die Festigkeit erhöhen und an den Materialien auf der Oberfläche des elektrischen Anschlusses besser haften als ein massiver Lötverbinder, hat die resultierende Lötverbindung weniger Ausfälle beispielsweise aufgrund thermischer Spannungen. Der Stud-Bondhügel und die Lötperle können in einem Wafer-Level-Prozess gebildet werden, und anschließend können die Bauelemente vereinzelt und auf einer Systemplatine oder PCB montiert werden. Die Lötverbindungen können auf einem Wafer, einem Chip oder einem Substrat ausgebildet werden, die elektrische Anschlüsse wie zum Beispiel Absätze oder Kontaktinseln aufweisen. Die Lötverbindungen können direkt auf einer Bondinsel für einen Wafer oder auf einer Kontaktinsel ausgebildet werden, die Teil einer Umverteilungsschicht (Redistribution Layer, RDL) in einem „Post Passivation Interconnection“-Schema ist.
-
1 zeigt in einer Querschnittsansicht eine veranschaulichende beispielhafte Struktur11 . Das Substrat13 , das ein Halbleiterwafer oder ein sonstiges Substrat sein kann, ist mit Lötverbindern15 gezeigt, die auf einer aktiven Fläche angeordnet sind. Die Lötverbinder15 können Löthöcker oder Lötperlen sein. Die Verwendung des Wortes „Lot“ in dieser Anmeldung beinhaltet beispielsweise Blei- und bleifreie Lote, wie zum Beispiel Pb-Sn-Zusammensetzungen für Bleilot, und bleifreie Lote wie Zinn, Kupfer und Silber, oder „SAC“-Zusammensetzungen und andere Eutektika, die einen gemeinsamen Schmelzpunkt haben und leitfähige Lötverbindungen in elektrischen Anwendungen bilden. Als bleifreies Lot können SAC-Lote mit variierenden Zusammensetzungen verwendet werden, wie zum Beispiel SAC 105 (Sn 98,5 %, Ag 1,0 %, Cu 0,5 %), SAC 305, SAC 405 und dergleichen. Bleifreie Lötverbinder wie zum Beispiel Lötperlen können auch aus SnCu-Verbindungen ohne die Verwendung von Silber (Ag) gebildet werden. Alternativ können bleifreie Lötverbinder Zinn und Silber, Sn-Ag, mit beliebigem Kupfergehalt enthalten. - Das Substrat
13 kann ein Halbleitersubstrat wie zum Beispiel Silicium, Germanium, Gallium-Arsenid und andere Halbleitermaterialien sein. Das Substrat kann ein Interposer sein, wie zum Beispiel ein Silicium-, Laminat-, Keramik-, Film-, FR4- oder sonstiges Platinenmaterial, und die Beispielen können auch auf jene Substrate angewendet werden. Das Substrat ist in einigen Beispielen ein Silicium-Wafer, der viele integrierte Schaltkreise umfasst, die vor der Verwendung der hier besprochenen Beispielen zum Herstellen der Verbindungen zu der Systemplatine hergestellt wurden. - Die Querschnittsansicht von
1 zeigt eine einzelne Reihe von Lötverbindern. In der Regel sind die Lötverbinder Lötperlen, obgleich auch andere Formen wie zum Beispiel Pfosten, Würfel, Quadrate und Säulen verwendet werden können. Wenn eine Gruppierung der Lötperlen auf einem Gitter ausgebildet wird, so kann das resultierende Gehäuse für einen integrierten Schaltkreis als ein „Ball Grid Array“ oder „BGA“ bezeichnet werden, und die Perlen können als „BGA-Perlen“ bezeichnet werden. Allerdings sind die im vorliegenden Text beschriebenen Ausführungsformen nicht auf BGA-Gehäuse oder BGA-Perlen beschränkt. Die Beispielen sind nicht auf die Kugel- oder Perlenformen für die Lötverbinder beschränkt. In einer praktischen Anwendung können Hunderte oder sogar Tausende dieser Lötverbinder15 für einen integrierten Schaltkreis vorgesehen sein. Ein Halbleiterwafer kann des Weiteren viele dieser integrierten Schaltkreise haben, die auf ihm ausgebildet sind. - Während der Verwendung in einem System beispielsweise wird das Substrat
13 an einer anderen Platine oder Baugruppe, wie zum Beispiel einer (nicht gezeigten) System-PCB-Platine, mittels thermischem Aufschmelzen montiert. Die Lötverbinder15 werden so angeordnet, dass sie auf leitfähige Kontaktinseln oder Absätze auf der System-PCB ausgerichtet sind, und die Lötverbinder15 werden dann in physischen Kontakt mit den Kontaktinseln oder Absätzen angeordnet. Es können Pick-and-Place- und Auto-Ausrichtungs-Werkzeuge wie zum Beispiel Roboterarme, die automatisiert sind oder handbedient werden, verwendet werden. Ein thermisches Aufschmelzverfahren bewirkt dann, dass die Lötverbinder15 schmelzen und abkühlen, um physische und elektrische Lötverbindungen zu der PCB-Platine oder Baugruppe zu bilden. Auf diese Weise werden die Lötverbinder15 sowohl zu physischen als auch elektrischen Verbindungen zu der System-Platine. Nach der Montage, während der Tests und während des Gebrauchs werden das Substrat13 und die Lötverbinder15 thermischen Belastungen ausgesetzt. Während mechanischer Belastungen, die durch eine anschließende Temperaturwechselbeanspruchung verursacht werden, müssen die Lötverbinder15 die Spannungen von mechanischen Bewegungen oder mechanischen Kräften aushalten, wie zum Beispiel solcher, die durch Unterschiede bei den Wärmeausdehnungskoeffizienten während Temperaturwechselbeanspruchungen entstehen. Wenn die Lötverbinder15 den Belastungen nicht gewachsen sind, so können Risse im Lot entstehen. Wenn sich die Risse öffnen, so kann es zu einer kalten Lötstelle kommen, wodurch das Bauelement während des Tests oder im Feld ausfällt. -
2 zeigt im Querschnitt ein Lötverbindungs-Beispiel12 . In2 hat ein Substrat13 einen leitfähigen Anschluss17 , der eine elektrische Verbindung zu (nicht gezeigten) Schaltungen in dem Substrat herstellt. Der leitfähige Anschluss17 kann zum Beispiel eine Bondinsel für einen integrierten Schaltkreis sein. Alternativ könnte der Anschluss17 eine Leiterbahn in einem Mehrschichtsubstrat sein. Die Schicht19 ist eine Passivierungsschicht, die zu dem Zweck ausgebildet wird, beispielsweise die Schaltungen im Substrat13 zu schützen. Dies kann eine Polyimidschicht, ein Siliciumnitrid, ein Polymer oder ein sonstiges dielektrisches Schutzmaterial sein. In diesem Beispiel 12 ist eine Umverteilungsschicht (Redistribution Layer, RDL) ausgebildet, die den Anschluss17 mit dem Lötverbinder15 verbindet. Eine erste Polymerschicht21 ist gezeigt, die eine Isolierschicht für die RDL bildet. Eine PPI-Leiterbahn23 , die ein Leiter wie zum Beispiel Kupfer, Aluminium, Gold oder dergleichen ist, ist über der Polymerschicht21 ausgebildet und erstreckt sich durch eine Öffnung, um an einem Ende eine elektrische und physische Verbindung zu dem Anschluss17 herzustellen. Eine zweite Polymerschicht25 , ein weiteres Dielektrikum oder ein weiterer Isolator ist gezeigt, die über der Leiterbahn23 angeordnet ist. Der Lötverbinder15 ist in einer Öffnung in der zweiten Polymerschicht25 ausgebildet, die einen Abschnitt der Leiterbahn23 freigibt, der eine Kontaktinsel oder einen Perlenabsatz bildet. Eine unter dem Bondhügel befindliche Metallisierungsschicht27 („Under Bump Metallization“, UBM) ist über der zweiten Polymerschicht25 ausgebildet, erstreckt sich in die Öffnung hinein und bedeckt die Oberseite der Leiterbahn23 . Das UBM-Material wird dafür verwendet, die Haftfähigkeit des Lots zu verbessern und eine gewisse Spannungsentlastung in der Verbindung zwischen dem Lot und dem Perlenabsatzabschnitt der Leiterbahn23 zu bewirken. Als Metalle, die für die UBM-Schicht27 verwendet werden, gehören beispielsweise Kupfer und/oder Aluminium und/oder Nickel und/oder Titan und/oder Chrom. Zu den Schlüsseleigenschaften von UBM gehören die Adhäsion an dem Material des Leiters, hier der Leiterbahn23 , das Bilden einer Lotdiffusionssperre, das Ermöglichen der Lötfähigkeit, das Verleihen von Netzbarkeit für das Montieren der Lötverbinder, die Verträglichkeit mit den Prozessen zum Bilden der Lötverbindungen und das Bewirken eines geringen Widerstandes in dem Kontakt mit dem Leiter23 . - Ein Stud-Bondhügel
29 ist gezeigt, der auf der UBM-Schicht27 ausgebildet ist und der sich in einer senkrechten Richtung von der horizontalen Oberseite des Substrats13 fort erstreckt. Dieser Stud-Bondhügel29 kann unter Verwendung von Kapillardrahtbondungsausrüstung gebildet werden, um beispielsweise eine Wärmekompressionsbondung („Thermo Compression Bond“, TCB) zu bilden. Es kann ein „Ball and Stitch“-Verfahren verwendet werden, um eine Drahtperle mechanisch an die UBM-Schicht27 zu bonden, und dann bildet der Drahtbondungsschritt den Stud-Bondhügel durch Schneiden eines vertikalen Abschnitts des Bonddrahtes, wenn sich das Perlenbondungskapillarwerkzeug in eine Aufwärtsrichtung von der UBM-Fläche fort bewegt. Dieser Stud-Bondhügel kann aus Kupfer, Gold oder anderen Drahtbondungsmaterialien gebildet werden. Wie weiter unten beschrieben wird, kann mehr als ein Stud-Bondhügel29 für einen Lötverbinder15 gebildet werden. Es können zwei, drei, vier oder mehr Stud-Bondhügel29 verwendet werden. Der Durchmesser des Stud-Bondhügels kann zum Beispiel 50-80 µm betragen. Die Höhe des Stud-Bondhügels kann 80-160 µm betragen. Der Stud-Bondhügel hat eine breite Basis und ein schmales oder spitzes oberes Ende, das während des Ball-and-Stitch-Schrittes entsteht. Im Querschnitt sieht er wie eine Säule mit einem spitzen Ende aus. - Ein Lötverbinder
15 , der eine Lötperle sein kann, wird dann auf der UBM-Schicht27 gebildet und umgibt und umschließt den Stud-Bondhügel29 . Die Lötperle kann gebildet werden, indem das gewählte Lotmaterial auf der zweiten Polymerschicht25 an den Stellen der UBM-Schicht27 und der Perlenabsätze schabloniert wird und dann das Lotmaterial einem Lot-Aufschmelzverfahren unterzogen wird. Die Oberflächenspannung des schmelzflüssigen Lots bewirkt, dass sich die kugelförmigen Lötperlen um die Stud-Bondhügel29 herum bilden, wie in2 gezeigt. Die Stud-Bondhügel erhöhen die mechanische Festigkeit und verhindern Risse in den Perlen in dem kritischen Bereich, wo der Lötverbinder15 auf die UBM- Schicht27 trifft. Doch selbst dann, wenn einige Lotrisse in der Nähe der Lot-UBM-Grenze entstehen, bildet der Stud-Bondhügel eine zusätzliche elektrisch leitfähige Verbindung im übrigen Teil der Lötperle, wodurch das Entstehen einer kalten Lötstelle verhindert wird und es zu keinem elektrischen Ausfall kommt. -
3 zeigt im Querschnitt ein zusätzliches alternatives Beispiel 10 in einem Zwischenprozessschritt. In3 ist das Substrat13 mit einem leitfähigen Anschluss17 gezeigt, der eine Bondinsel eines integrierten Schaltkreises sein kann. Alternativ kann der leitfähige Anschluss17 ein weiterer Zwischenverbindungsanschluss sein. Eine Passivierungsschicht19 ist gezeigt, die das Substrat13 und den Anschluss17 überzieht. Dies kann zum Beispiel eine Polyimidschicht sein. Zu weiteren Passivierungsmaterialien gehören Dielektrika wie zum Beispiel Siliciumnitrid. Eine UBM-Schicht27 ist gezeigt, die über und in Kontakt mit dem Anschluss17 angeordnet ist, die Oberseite bedeckt und teilweise einen Abschnitt der Passivierungsschicht19 überzieht. Es ist zu beachten, dass die UBM-Schicht27 direkt über dem Anschluss17 liegt; das heißt, in diesem Beispiel wird keine Umverteilungsschicht RDL verwendet. -
4 zeigt im Querschnitt Beispiel 10 nach weiteren Prozessschritten. In4 sind das Substrat13 , der Anschluss17 , die Passivierungsschicht19 und die UBM-Schicht27 wie bevor angeordnet und werden hier nicht weiter beschrieben. Ein Decküberzug ist als Schicht31 angeordnet. Dieser Decküberzug kann eine chemische Aufbeschichtung sein, zum Beispiel Nickel (Ni), Gold (Au), Nickel und Gold, Palladium, Platin oder andere Decküberzüge, die für Lötverbindungen verwendet werden. Es können kombinierte Plattierungen verwendet werden, wie zum Beispiel „ENIG“ - chemischer Nickel/Sudgold, oder „ENEPIG“ - chemischer Nickel, chemisches Palladium/Sudgold. Diese Deckschichten unterstützen zum Beispiel die Lötfähigkeit und das Bonden von Kupfer-Stud-Bondhügeln. -
5 zeigt im Querschnitt die Struktur10 von4 nach weiteren Verarbeitungsschritten. Für den Übergang von4 zu5 sind das Substrat13 , der Anschluss17 , die Passivierungsschicht19 , die UBM-Schicht27 und die Deckschicht31 alle in der gleichen Anordnung wie zuvor gezeigt. Der Stud-Bondhügel29 wird dann über der Deckschicht31 ausgebildet. Dieser Stud-Bondhügel29 kann zum Beispiel gebildet werden, indem ein Kapillarperlenbondungswerkzeug verwendet wird, um eine Perlenbondung auszuführen, und der Bonddraht geschnitten wird, wenn sich das Werkzeug vertikal fort bewegt, um den Stud-Abschnitt zu bilden. Der Stud-Bondhügel hat eine mechanische Bondung an der Oberfläche der Deckschicht31 und erstreckt sich in einer Richtung, die senkrecht zu der horizontalen Oberseite des Substrats13 verläuft. Der Stud-Bondhügel kann aus Kupfer, Gold oder anderen Materialien bestehen, die als Bonddrähte in Perlenbondungsausrüstung verwendet werden. Es kann Thermokompressionsbonden verwendet werden. Es kann Ultraschallenergie verwendet werden, um den Stud-Bondhügel zu bilden und ihn besser an die Deckschicht31 zu bonden. Es können mehrere Stud-Bondhügel29 in jedem Verbinder gebildet werden oder nur einer, wie in der5 gezeigt ist. -
6 zeigt im Querschnitt die Struktur10 von5 nach weiteren Prozessschritten. Das Substrat13 , der Anschluss17 , die Passivierungsschicht19 , die UBM-Schicht27 , die Deckschicht31 und der Stud-Bondhügel29 sind alle wie in5 gezeigt angeordnet. In diesem Beispielwird ein Lötverbinder15 ausgebildet; dieser ist eine Lötperle, obgleich auch anderen Formen verwendet werden könnten. Um den Lötverbinder15 zu bilden, wird Lot auf dem Substrat abgeschieden, indem zum Beispiel eine Lotpaste durch eine Schablone gedrückt wird. Das Lot wird mittels thermischem Aufschmelzen aufgeschmolzen, und aufgrund der Oberflächenspannungseigenschaften des Lots in seinem schmelzflüssigen Zustand entsteht beim Abkühlen eine kugelförmige Perle um den, und über dem, Stud-Bondhügel29 und über der Deckschicht31 , wie gezeigt. Die Deckschicht und die UBM-Schicht können einen Durchmesser von etwa 200-240 µm haben, und die auf der Deckschicht31 entstehende Lötperle würde darum einen etwas größeren Durchmesser, zum Beispiel 220-280 pm, haben. Ein Abstand zwischen den Lötperlen kann zum Beispiel 300-400 µm betragen. Der Stud-Bondhügel kann zum Beispiel einen Durchmesser von 50-80 µm haben. Die Höhe des Stud-Bondhügels kann 80-160 µm betragen. - Weil der Stud-Bondhügel
29 gut an der Deckschicht31 haftet, und weil sich der Stud-Bondhügel in einer senkrechten Richtung von dem Substrat13 fort hin zur Mitte des Lötverbinders15 erstreckt, entsteht durch die Verwendung der Stud-Bondhügel zusätzliche Festigkeit. Insbesondere besitzt der Stud-Bondhügel zusätzliche Festigkeit in dem Bereich nahe der Materialgrenze zwischen dem Lötverbinder15 und der Deckschicht31 . Dies ist ein Bereich, wo bei Temperaturwechselbeanspruchungstests von Lötperlen des Standes der Technik Perlenrisse beobachtet wurden. Doch selbst wenn ein Perlenriss entsteht, bildet der Stud-Bondhügel29 , der aus Kupfer oder Gold oder einem anderen Leitermaterial besteht, einen zusätzlichen elektrischen Pfad ungefähr von der Mitte der Lötperle15 zu dem leitfähigen Anschluss17 und verhindert so, dass eine „kalte“ elektrische Verbindung durch den Perlenriss entsteht. - Die obigen Darstellungen zeigen die Verwendung von UBM-Schichten mit der Verwendung der Stud-Bondhügel.
7 zeigt in einer Querschnittsansicht ein Beispiel 14, die den oben beschriebenen Beispielen ähnelt; jedoch wird die UBM-Schicht in diesem Beispiel nicht verwendet. - In
7 ist das Beispiel 14 in einem Zwischenprozessschritt gezeigt. Das Substrat13 hat einen leitfähigen Anschluss17 , der zum Beispiel eine Bondinsel eines integrierten Schaltkreises oder ein Post-Passivation-Interconnect-Anschluss sein kann, der elektrisch mit anderen Schaltungen in dem Substrat verbunden ist. Auf dem Anschluss ist eine Oberflächendeckschicht31 gebildet. Ein chemischer Film kann verwendet werden. Diese Oberflächendeckschicht31 kann beispielsweise Nickel, Gold, Palladium, ENIG oder ENEPIG sein. -
8 zeigt das Beispiel 14 von7 nach einer zusätzlichen Verarbeitung. In8 wird eine Passivierungsschicht19 , die ein Polyimid, Polymer, Nitrid oder ein sonstiges Dielektrikum sein kann, gebildet und liegt über dem Substrat13 und einem Abschnitt der Deckschicht31 . Eine Öffnung in der Schicht19 ist als ein Perlenabsatz zum Aufnehmen einer Lötverbindung ausgebildet. Es ist ein Paar Stud-Bondhügel29 gezeigt, die auf der Deckschicht31 in der Öffnung ausgebildet sind und sich in einer senkrechten Richtung aufwärts erstrecken. (In dieser willkürlichen Ausrichtung kann das Substrat13 natürlich umgedreht werden, woraufhin die Stud-Bondhügel29 dann in den Figuren nach unten weisen würden. Diese Ausrichtung wird nur zur Veranschaulichung verwendet und ist nicht einschränkend). In diesem Beispiel wird das UBM-Material, das in den oben beschriebenen Beispielen gezeigt ist, nicht verwendet. Des Weiteren kann in einem Ausführungsbeispiel, wo die Stud-Bondhügel aus Gold sind und der leitfähige Anschluss17 aus Kupfer besteht, die Deckschicht31 komplett weggelassen werden, und es werden immer noch gute Ergebnisse erhalten, weil die goldenen Stud-Bondhügel eine ausgezeichnete mechanische Bondung an einen Kupferanschluss bilden. -
9 zeigt im Querschnitt die vollendete Struktur14 nach der weiteren Verarbeitung von8 . Ein Lötverbinder15 , in der Regel eine Lötperle (aber ohne auf Lötperlen beschränkt zu sein) , ist über der Deckschicht31 in der Öffnung in der Passivierungsschicht19 gebildet. Der Lötverbinder umgibt und umschließt das Paar Stud-Bondhügel29 . Wie zuvor, verleihen die Stud-Bondhügel zusätzliche Festigkeit und bilden einen zusätzlichen elektrischen Pfad, der kalte Lötstellen aufgrund von Lotrissen verhindert, die durch Temperaturwechselbeanspruchung und mechanische Spannungen infolge nicht aufeinander abgestimmter Wärmeausdehnungskoeffizienten der Materialien entstehen könnten. -
10 zeigt in einem Querschnitt ein Beispiel 18, die ein alternatives Beispiel ist. In dem Beispiel 18 ist jeder der Stud-Bondhügel weiter gestapelt, um einen Stud-Bondhügelstapel39 zu bilden. Die Verwendung gestapelter Stud-Bondhügel vergrößert die Höhe der Stud-Bondhügel und vergrößert auch die Lötperlen durch Vermehrung des Materials in der Lötperle. Des Weiteren bewirkt die Verwendung der gestapelten Stud-Bondhügel, dass sich die Stud-Bondhügel weiter in den Lötverbinder15 erstrecken, wodurch zusätzliche elektrische Pfade zwischen einer Kontaktinsel38 an dem oberen Gehäuse41 und dem Substrat13 gebildet werden, so dass bei Entstehung eines Risses nahe dem Substrat13 die elektrische Verbindung nicht unterbrochen wird. Die gestapelten Stud-Bondhügel39 können auch unter Verwendung eines Drahtbondungswerkzeugs mit einer Kapillare und Stapeln eines Stud-Bondhügels auf einen ersten Stud-Bondhügel gebildet werden. Die gestapelten Stud-Bondhügel39 dieses Beispiels18 können auch in dem Beispiel von2 und in den Beispielen von6 (mit der UBM-Schicht) und9 (ohne UBM-Schicht) verwendet werden; und jede dieser Alternativen schafft weitere Beispielen. -
11 zeigt eine Draufsicht eines Lötverbinders. In11 ist der Verbinder15 mit einem Durchmesser gezeigt, der größer als beispielsweise 240 µm ist. Die Anzahl der veranschaulichten Stud-Bondhügel ist vier; in weiteren Ausführungsbeispielen wurden 1, 2 und 3 Stud- Bondhügel verwendet. In einigen Beispielen wurden mit der Verwendung von 3 oder mehr Stud-Bondhügeln ausgezeichnete Ergebnisse erreicht, aber die Beispiele sind nicht auf eine bestimmte Anzahl von Stud-Bondhügeln beschränkt. In einem Beispiel betrug der DurchmesserD1 der UBM- oder Deckschicht unter den Lötverbindern etwa 240 um, wobei die Stud-Bondhügel einen Durchmesser zwischen 50 und 80 µm aufwiesen und eine Höhe von etwa 80-160 µm hatten, die sich von dem Substrat in den Lötverbinder hinein erstreckt. Keiner dieser Größenbereiche ist einschränkend; jedoch können Beispiele Stud-Bondhügel mit größeren oder kleineren Durchmessern oder größeren oder kleinen Höhen enthalten. Die Lötverbinder können ebenfalls größer oder kleiner gestaltet werden. -
12 zeigt in einer Grundrissansicht ein Substrat43 , das Ausführungsformen der Lötverbinder beinhaltet. Eine Gruppierung von Lötverbindern, die in diesem nicht-einschränkenden Beispiel 13 x 13 beträgt, ist für insgesamt 169 Lötverbinder15 gezeigt. In Temperaturwechselbeanspruchungstests von Substraten mit Lötperlenverbindern wurden mechanische Spannungen in den Lötperlen beobachtet. Die in den Lötperlen auftretenden mechanischen Spannungen sind nicht gleichmäßig. Die geringsten Beanspruchungen wurden in den Perlen nahe dem mittigen „neutralen Punkt“ oder der Mitte der Gruppierung von Lötverbindern beobachtet. Durch Auftragen der Distanz bis zum neutralen Punkt (DNP) für jede der Perlen und Beobachten der mechanischen Spannungen bei Temperaturwechselbeanspruchung wurde festgestellt, dass die größten mechanischen Spannungen an den vier Ecken auftraten, wie zum Beispiel im Bereich45 in der Figur; das sind die Lötperlen mit der größten DNP, hier als ein Radius von der mittigen Perle gezeigt und mit DNP1 bezeichnet. Perlen, die sich näher am neutralen Punkt befinden, aber immer noch erheblichen mechanischen Spannungen ausgesetzt sind, sind jene nahe den äußeren Reihen der Gruppierung, von denen man sagen kann, dass sie sich in einer DNP befinden, die mindestens so groß ist wie eine andere Distanz, als DNP2 gezeigt, aber kleiner als DNP1. Die Perlen, die sich näher an der Mitte und innerhalb des Radius DNP2 befinden, sind weniger mechanischen Spannungen aufgrund thermischer Effekte ausgesetzt. - Die
13A ,13B und13C zeigen in einer Querschnittsansicht drei Lötverbinder49 ,51 und53 zur Verwendung mit der Anordnung von12 . In13A hat der Lötverbinder49 zwei Stud-Bondhügel, die im Querschnitt zu sehen sind; in weiteren alternativen Ausführungsformen kann der Lötverbinder49 3 ,4 oder mehr Stud-Bondhügel enthalten. In einem Verfahren einer Ausführungsform können die Lötverbinder, die für eine Gruppierung oder eine IC-Struktur identifiziert wurden und am weitesten von dem neutralen Punkt, eine Distanz DNP1, entfernt sind, unter Verwendung dieses Ansatzes implementiert werden. In13B hat der Lötverbinder51 , der ebenfalls im Querschnitt gezeigt ist, einen einzelnen Stud-Bondhügel. In der Ausführungsform eines Verfahrens können die Verbinder, die weniger als eine Distanz DNP1, aber mindestens eine Distanz DNP2 von dem neutralen Punkt entfernt sind, unter Verwendung des einzelnen Stud-Bondhügels wie im Verbinder51 implementiert werden. In13C veranschaulicht ein Lötverbinder53 die Verwendung eines herkömmlichen Lötverbinders ohne Stud-Bondhügel. Für Lötverbinder, die sich am nächsten zu dem neutralen Punkt befinden, das heißt, die eine Distanz zu dem neutralen Punkt von weniger als DNP2 haben, können diese Lötverbinder ohne Stud-Bondhügel bereitgestellt werden, da die mechanischen Spannungen, die an diesen Stellen beobachtet wurden, kleiner sind als jene in der maximalen Distanz DNP1, oder der zweiten, kleineren Distanz DNP2, vom neutralen Punkt. Durch Verwenden des Stud-Bondhügels der Ausführungsformen in nur einigen, aber nicht allen Lötverbindern für die Gruppierung oder das Bauelement werden die Vorteile der Ausführungsformen immer noch erreicht, während die Systemkosten gesenkt und der Durchsatz erhöht werden. -
14 zeigt ein Verfahren in einem Flussdiagramm. In Schritt61 wird ein Substrat mit einem leitfähigen Anschluss versehen. In Schritt63 wird eine Passivierungsschicht über dem Substrat gebildet, und eine Öffnung wird in der Passivierungsschicht angeordnet, die einen Abschnitt des leitfähigen Anschlusses frei legt. In Schritt65 wird ein optionaler Schritt des Ausbildens einer UBM-Schicht ausgeführt. In Schritt67 wird eine Deckschicht über dem leitfähigen Anschluss angeordnet. In Schritt69 werden ein oder mehrere Stud-Bondhügel auf dem leitfähigen Anschluss gebildet, und die Stud-Bondhügel erstrecken sich in einer senkrechten Richtung von der Oberfläche des Substrats fort. In Schritt71 wird ein Lötverbinder über dem leitfähigen Anschluss gebildet. Dieses Flussdiagramm entspricht beispielsweise Verfahren zum Ausbilden der Struktur von6 . -
15 zeigt ein alternatives Verfahren. In15 beginnt das Verfahren mit dem Abscheiden eines leitfähigen Anschlusses über einem Substrat bei Schritt73 . Bei Schritt75 wird eine Deckschicht über dem leitfähigen Anschluss abgeschieden. In Schritt77 wird eine Passivierungsschicht über dem Substrat gebildet, und es wird eine Öffnung gebildet, um den leitfähigen Anschluss und die Deckschicht freizulegen. In Schritt79 werden ein oder mehrere Stud-Bondhügel auf der Deckschicht gebildet und elektrisch mit dem leitfähigen Anschluss gekoppelt. In Schritt81 wird der Lötverbinder über und um den Stud-Bondhügel gebildet. Dieses Flussdiagramm entspricht beispielsweise einem Verfahren zum Ausbilden der Struktur von9 . -
16 zeigt in einem Flussdiagramm eine Ausführungsform eines Verfahrens. In Schritt83 wird eine Gruppierung von leitfähigen Anschlüssen auf einem Substrat gebildet. In Schritt85 wird eine Distanz von einem neutralen Punkt, der sich in der Mitte der Gruppierung befindet, für jeden der leitfähigen Anschlüsse bestimmt. In Schritt87 werden für die leitfähigen Anschlüsse mit einer maximalen Distanz von dem neutralen Punkt mehrere Stud-Bondhügel, und zwar mehr als zwei Stud-Bondhügel, für jeden der leitfähigen Anschlüsse gebildet. - In Schritt
89 werden leitfähige Anschlüsse identifiziert, die weniger als die maximale Distanz von dem neutralen Punkt, aber mehr als eine andere, kleinere Distanz von dem neutralen Punkt entfernt sind. Für jeden dieser leitfähigen Anschlüsse wird mindestens ein Stud-Bondhügel auf jedem von ihnen gebildet. In den verbleibenden leitfähigen Anschlüssen in der Gruppierung werden keine Stud-Bondhügel gebildet. - In Schritt
91 werden dann die Lötverbinder über den leitfähigen Anschlüssen gebildet. Es ist zu beachten, dass einige der leitfähigen Anschlüsse keine Stud-Bondhügel haben: jene in einer Distanz größer als oder gleich der kleineren Distanz von dem neutralen Punkt haben mindestens einen Stud-Bondhügel, und jene in der größten Distanz oder gleich der größten Distanz von dem neutralen Punkt haben mehr als zwei Stud-Bondhügel. Zu Alternativen gehört das Verwenden von zwei Stud-Bondhügeln für jene in der größten Distanz, mindestens ein Stud-Bondhügel für die Verbinder in der mittleren Distanz, und keine Stud-Bondhügel für jene, die sich näher am neutralen Punkt befinden. - Die oben beschriebenen Anzahlen von Stud-Bondhügeln sind Beispiele. Alternative Ausführungsformen können mehr Stud-Bondhügel pro Bondhügel oder weniger verwenden. Die interessierende Beziehung ist die Distanz zum neutralen Punkt DNP und die Anzahl von Stud-Bondhügeln. Je größer die DNP wird, desto größer werden die mechanischen Beanspruchungen an den Perlen, die sich in dieser Distanz oder einer größeren Distanz befinden. Die zu verwendende Anzahl von Stud-Bondhügeln kann dann für Lötperlen in einer bestimmten DNP, oder größer, erhöht werden.
- In einigen Anwendungen kann die maximale DNP aufgrund der Lötperlenanordnung relativ gering sein. In einem solchen Fall kann eine alternative Ausführungsform verwendet werden, wo die Stud-Bondhügel nur in den Lötperlen verwendet werden, in denen die größten mechanischen Spannungen auftreten; das heißt, die äußersten Eckperlen können einen einzelnen Stud-Bondhügel haben. In anderen Fällen, wo die Gruppierung von Lötperlen recht groß ist, können sich einige Lötperlen in einer sehr großen DNP befinden, einige mit einem Zwischen-DNP, und einige nahe am neutralen Punkt mit einer entsprechend geringen DNP. In einem solchen Beispiel können als eine weitere alternative Ausführungsform die Lötperlen mit einer Distanz zum neutralen Punkt von mindestens einer ersten zuvor festgelegten Schwelle vier oder mehr Stud-Bondhügel pro Perle haben; die Löthöcker mit einer Distanz zum neutralen Punkt größer als eine zweite zuvor festgelegte Schwelle, aber weniger als der ersten zuvor festgelegten Schwelle, können beispielsweise eine oder zwei Stud-Bondhügel pro Perle haben; und die Lötperlen mit einer Distanz zum neutralen Punkt weniger als die erste und die zweite Schwelle brauchen keine Stud-Bondhügel in jeder Lötperle zu haben. Temperaturwechselbeanspruchungstests und Falltests an Prototypen können verwendet werden, um zu bestimmen, wie viele Lötperlen in einem bestimmten Bauelement die Stud-Bondhügel erfordern und wie groß die zuvor festgelegten DNP-Schwellen sein müssen, um ein zuverlässiges Bauelement zu garantieren. Die Chipgröße, die Lötperlengröße, die Perlendichte und der Perlenabstand sind allesamt Faktoren bei dieser Bestimmung, die je nach Anwendung variieren; und viele Alternativen sind möglich.
- Die Verwendung der Ausführungsformen ermöglicht eine verbesserte Wafer-Level-Prozess-kompatible Lötverbindung zur Verwendung beim Montieren integrierter Schaltkreise in „Flip-Chip“-Anordnungen (mit der aktiven Fläche zur PCB-Platine gewandt) auf System-Platinen ohne die Verwendung von dazwischen liegenden Interposern. Die Verwendung der Ausführungsformen ermöglicht vorteilhafterweise dünnere Baugruppen und weniger Teile, geringere Kosten und die Reduzierung möglicher Ausfallmechanismen dank einfacherer Anordnungen. Die Verwendung der Stud-Bondhügel, die innerhalb der Lötperlenverbinder der Ausführungsformen angeordnet sind, verringert perlenrissbedingte Ausfälle und reduziert oder beseitigt elektrische Unterbrechungen in Lötverbindungen, wie zum Beispiel Lötperlen, die unter Verwendung von Vorgehensweisen des Standes der Technik gebildet werden. Lötverbinder, welche die Ausführungsformen enthalten, können zuverlässig ohne einen Flip-Chip-Interposer verwendet werden, um integrierte Schaltkreise direkt auf PCB-Platinen zu montieren. Eine Wafermaßstabsintegration wird ebenfalls in Betracht gezogen. In diesem Ansatz werden mehrere integrierte Schaltkreise zusammen auf der Wafer-Stufe vollendet, und einige können als eine einzige Baugruppe zusammen auf einer System-Platine in einem einzigen Lotaufschmelzvorgang montiert werden. Bauelemente können vertikal auf dem Wafer in einer „Package-on-Package“- oder gestapelten Chip-Anordnung gestapelt werden, und dann können die die Ausführungsform darstellenden Lötverbindungen mit den Stud-Bondhügeln dafür verwendet werden, die gestapelten Bauelemente auf einer System-Platine zu montieren.
Claims (10)
- Bauelement, das Folgendes umfasst: - ein Substrat (13) mit einer Gruppierung von leitfähigen Anschlüssen (7) auf einer Oberfläche; - mindestens zwei Stud-Bondhügel (29) auf jedem von ersten leitfähigen Anschlüssen in der Gruppierung in einer maximalen Distanz (DNP1) von der Mitte der Gruppierung; - einen Stud-Bondhügel (29) auf jedem von zweiten leitfähigen Anschlüssen in der Gruppierung, die weniger als die maximale Distanz von der Mitte der Gruppierung entfernt sind, aber deren Distanz von der Mitte der Gruppierung größer oder gleich einer anderen, kleineren Distanz (DNP2) von der Mitte der Gruppierung ist; und - Lötverbinder (15), die über den leitfähigen Anschlüssen in der Gruppierung ausgebildet sind, wobei die Lötverbinder über den ersten leitfähigen Anschlüssen jeweils die mindestens zwei Stud-Bondhügel auf den ersten leitfähigen Anschlüssen umschließen, und wobei die Lötverbinder über den zweiten leitfähigen Anschlüssen jeweils den einen Stud-Bondhügel auf den zweiten leitfähigen Anschlüssen umschließen.
- Bauelement nach
Anspruch 1 , wobei: das Substrat ein Halbleitersubstrat mit mehreren darin ausgebildeten integrierten Schaltkreisen ist; die leitfähigen Anschlüsse, die auf einer Oberfläche des Halbleitersubstrats ausgebildet sind, mit Schaltungen innerhalb des Halbleitersubstrats gekoppelt sind; mindestens eine Passivierungsschicht (19) über der Oberfläche des Halbleitersubstrats ausgebildet ist; Öffnungen in der Passivierungsschicht ausgebildet sind, die einen Abschnitt einer Oberseite der Gruppierung von leitfähigen Anschlüssen freilegen; und die mindestens zwei Stud-Bondhügel auf den ersten leitfähigen Anschlüssen und der eine Stud-Bondhügel auf den zweiten leitfähigen Anschlüssen in den Öffnungen ausgebildet und jeweils an die ersten bzw. die zweiten leitfähigen Anschlüsse gebondet sind und sich in einer Richtung senkrecht zu der Oberfläche des Halbleitersubstrats erstrecken. - Bauelement nach
Anspruch 2 , das des Weiteren Folgendes umfasst: eine unter dem Bondhügel befindliche Metallisierungsschicht (27), die über der Passivierungsschicht (19) ausgebildet ist und sich in die Öffnungen hinein erstreckt und die leitfähigen Anschlüsse bedeckt und unter den mindestens zwei Stud-Bondhügeln auf den ersten leitfähigen Anschlüssen und dem einen Stud-Bondhügel auf den ersten leitfähigen Anschlüssen liegt. - Bauelement nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: eine Deckschicht (31), die über den leitfähigen Anschlüssen (17) ausgebildet ist und unter den mindestens zwei Stud-Bondhügeln auf den ersten leitfähigen Anschlüssen und dem einen Stud-Bondhügel auf den zweiten leitfähigen Anschlüssen liegt.
- Bauelement nach einem der vorangehenden Ansprüche, wobei die mindestens zwei Stud-Bondhügel auf den ersten leitfähigen Anschlüssen und der eine Stud-Bondhügel auf den zweiten leitfähigen Anschlüssen jeweils eines aus der Gruppe, die im Wesentlichen aus Kupfer und Gold besteht, umfassen.
- Bauelement nach einem der vorangehenden Ansprüche, wobei die leitfähigen Anschlüsse in der Gruppierung, die weniger als die andere kleinere Distanz (DNP2) von der Mitte der Gruppierung entfernt sind, frei von Stud-Bondhügeln sind.
- Verfahren, das Folgendes umfasst: Ausbilden (83) einer Gruppierung von leitfähigen Anschlüssen (7) zum Aufnehmen von Lötverbindern (15) auf einem Substrat (13) ; für jeden der leitfähigen Anschlüsse, Bestimmen (85) einer Distanz von einem neutralen Punkt, der sich in der Mitte der Gruppierung befindet; für erste leitfähige Anschlüsse in der Gruppierung in einer maximalen Distanz (DNP1) von dem neutralen Punkt, Ausbilden (87) von zwei oder mehr Stud-Bondhügeln auf jedem der ersten leitfähigen Anschlüsse; für zweite leitfähige Anschlüsse in der Gruppierung, die weniger als die maximale Distanz von dem neutralen Punkt entfernt sind, aber deren Distanz von dem neutralen Punkt größer oder gleich einer anderen, kleineren Distanz (DNP2) von dem neutralen Punkt ist, Ausbilden (89) eines Stud-Bondhügels auf jedem der zweiten leitfähigen Anschlüsse; Ausbilden (91) von Lötverbindern (15) über den leitfähigen Anschlüssen in der Gruppierung, wobei die Lötverbinder über den ersten leitfähigen Anschlüssen jeweils die zwei oder mehr Stud-Bondhügel auf den ersten leitfähigen Anschlüssen umschließen, und wobei die Lötverbinder über den zweiten leitfähigen Anschlüssen jeweils den einen Stud-Bondhügel auf den zweiten leitfähigen Anschlüssen umschließen.
- Verfahren nach
Anspruch 7 , das des Weiteren Folgendes umfasst: Ausbilden einer Passivierungsschicht (19) über einer Oberfläche des Substrats, wobei die Gruppierung von leitfähigen Anschlüssen auf der Oberfläche ausgebildet sind; und Ausbilden von Öffnungen in der Passivierungsschicht, welche die leitfähigen Anschlüsse freilegen, wobei die zwei oder mehr Stud-Bondhügel auf jedem der ersten leitfähigen Anschlüsse und der eine Stud-Bondhügelauf jedem der zweiten leitfähigen Anschlüsse jeweils an die ersten bzw. die zweiten leitfähigen Anschlüsse gebondet sind und sich davon in einer Richtung senkrecht zu der Oberfläche des Substrats erstrecken. - Verfahren nach
Anspruch 7 oder8 , wobei das Bereitstellen des Substrats das Bereitstellen eines Halbleiterwafers mit darauf hergestellten integrierten Schaltkreisen umfasst, und/oder wobei das Ausbilden von zwei oder mehr Stud-Bondhügeln auf den ersten leitfähigen Anschlüssen und das Ausbilden des einen Stud-Bondhügels auf den zweiten leitfähigen Anschlüssen des Weiteren das Ausbilden eines Stapels von Stud-Bondhügeln umfasst. - Verfahren nach
Anspruch 8 oder9 , wobei nach dem Ausbilden von zwei oder mehr Stud-Bondhügeln, die an die ersten leitfähigen Anschlüsse gebondet sind, und dem Ausbilden eines Stud-Bondhügels, der an die zweiten leitfähigen Anschlüsse gebondet ist, die übrigen leitfähigen Anschlüsse in der Gruppierung frei von den Stud-Bondhügeln sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/452,507 | 2012-04-20 | ||
US13/452,507 US9515036B2 (en) | 2012-04-20 | 2012-04-20 | Methods and apparatus for solder connections |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012107760A1 DE102012107760A1 (de) | 2013-10-24 |
DE102012107760B4 true DE102012107760B4 (de) | 2020-12-31 |
Family
ID=49290110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012107760.6A Active DE102012107760B4 (de) | 2012-04-20 | 2012-08-23 | Bauelement und Verfahren für Lötverbindungen |
Country Status (5)
Country | Link |
---|---|
US (2) | US9515036B2 (de) |
KR (1) | KR101430830B1 (de) |
CN (1) | CN103378037B (de) |
DE (1) | DE102012107760B4 (de) |
TW (2) | TWI607537B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI449141B (zh) * | 2011-10-19 | 2014-08-11 | Richtek Technology Corp | 晶圓級晶片尺度封裝元件以及其製造方法 |
US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
US9165875B2 (en) * | 2012-04-25 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low profile interposer with stud structure |
US9768137B2 (en) | 2012-04-30 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stud bump structure for semiconductor package assemblies |
US9368461B2 (en) * | 2014-05-16 | 2016-06-14 | Intel Corporation | Contact pads for integrated circuit packages |
US9543259B2 (en) * | 2014-10-01 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure with oval shaped conductor |
US9786631B2 (en) | 2014-11-26 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device package with reduced thickness and method for forming same |
US20160343646A1 (en) * | 2015-05-21 | 2016-11-24 | Qualcomm Incorporated | High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package |
US20170063005A1 (en) * | 2015-08-27 | 2017-03-02 | Tyco Electronics Corporation | Array connector and method of manufacturing the same |
US9627299B1 (en) * | 2016-02-11 | 2017-04-18 | Texas Instruments Incorporated | Structure and method for diminishing delamination of packaged semiconductor devices |
KR102462505B1 (ko) | 2016-04-22 | 2022-11-02 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
US9984987B2 (en) * | 2016-08-05 | 2018-05-29 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
US11646286B2 (en) * | 2019-12-18 | 2023-05-09 | Micron Technology, Inc. | Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints |
US11211320B2 (en) | 2019-12-31 | 2021-12-28 | Texas Instruments Incorporated | Package with shifted lead neck |
US11302537B2 (en) | 2020-04-01 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with conductive adhesive layer and method for forming the same |
CN117374041A (zh) * | 2023-12-08 | 2024-01-09 | 英诺赛科(苏州)半导体有限公司 | 封装基板和制备方法、封装组件、微电子组件及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4131413A1 (de) * | 1991-04-16 | 1992-10-22 | Samsung Electronics Co Ltd | Bondierungsverfahren fuer halbleiterchips |
US20060289972A1 (en) * | 2005-06-28 | 2006-12-28 | Fujitsu Limited | Semiconductor device |
US20070045840A1 (en) * | 2005-09-01 | 2007-03-01 | Delphi Technologies, Inc. | Method of solder bumping a circuit component and circuit component formed thereby |
US20090079070A1 (en) * | 2007-09-20 | 2009-03-26 | Stats Chippac, Ltd. | Semiconductor Package with Passivation Island for Reducing Stress on Solder Bumps |
US20090206480A1 (en) * | 2008-02-20 | 2009-08-20 | Atmel Corporation | Fabricating low cost solder bumps on integrated circuit wafers |
US20120067635A1 (en) * | 2010-09-16 | 2012-03-22 | Fujitsu Limited | Package substrate unit and method for manufacturing package substrate unit |
Family Cites Families (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811082A (en) | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
US5075253A (en) | 1989-04-12 | 1991-12-24 | Advanced Micro Devices, Inc. | Method of coplanar integration of semiconductor IC devices |
US4990462A (en) | 1989-04-12 | 1991-02-05 | Advanced Micro Devices, Inc. | Method for coplanar integration of semiconductor ic devices |
US5380681A (en) | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
US5466635A (en) | 1994-06-02 | 1995-11-14 | Lsi Logic Corporation | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
JPH0997791A (ja) | 1995-09-27 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | バンプ構造、バンプの形成方法、実装接続体 |
US6002177A (en) | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
US5736456A (en) | 1996-03-07 | 1998-04-07 | Micron Technology, Inc. | Method of forming conductive bumps on die for flip chip applications |
US5759910A (en) | 1996-12-23 | 1998-06-02 | Motorola, Inc. | Process for fabricating a solder bump for a flip chip integrated circuit |
US5962921A (en) | 1997-03-31 | 1999-10-05 | Micron Technology, Inc. | Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps |
US6175161B1 (en) | 1998-05-22 | 2001-01-16 | Alpine Microsystems, Inc. | System and method for packaging integrated circuits |
US6107180A (en) | 1998-01-30 | 2000-08-22 | Motorola, Inc. | Method for forming interconnect bumps on a semiconductor die |
KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
JPH11297873A (ja) | 1998-04-13 | 1999-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US6213376B1 (en) | 1998-06-17 | 2001-04-10 | International Business Machines Corp. | Stacked chip process carrier |
JP3516592B2 (ja) | 1998-08-18 | 2004-04-05 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
US6281042B1 (en) | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
JP2000091371A (ja) | 1998-09-11 | 2000-03-31 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US6271059B1 (en) | 1999-01-04 | 2001-08-07 | International Business Machines Corporation | Chip interconnection structure using stub terminals |
US6461895B1 (en) | 1999-01-05 | 2002-10-08 | Intel Corporation | Process for making active interposer for high performance packaging applications |
US6229216B1 (en) | 1999-01-11 | 2001-05-08 | Intel Corporation | Silicon interposer and multi-chip-module (MCM) with through substrate vias |
TW442873B (en) | 1999-01-14 | 2001-06-23 | United Microelectronics Corp | Three-dimension stack-type chip structure and its manufacturing method |
JP3346320B2 (ja) | 1999-02-03 | 2002-11-18 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
US6243272B1 (en) | 1999-06-18 | 2001-06-05 | Intel Corporation | Method and apparatus for interconnecting multiple devices on a circuit board |
JP3239335B2 (ja) | 1999-08-18 | 2001-12-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気的接続用構造体の形成方法およびはんだ転写用基板 |
US6717245B1 (en) | 2000-06-02 | 2004-04-06 | Micron Technology, Inc. | Chip scale packages performed by wafer level processing |
US6355501B1 (en) | 2000-09-21 | 2002-03-12 | International Business Machines Corporation | Three-dimensional chip stacking assembly |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US6562665B1 (en) | 2000-10-16 | 2003-05-13 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology |
KR100364635B1 (ko) | 2001-02-09 | 2002-12-16 | 삼성전자 주식회사 | 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법 |
JP3767398B2 (ja) | 2001-03-19 | 2006-04-19 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
KR100394808B1 (ko) | 2001-07-19 | 2003-08-14 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
US20030107137A1 (en) | 2001-09-24 | 2003-06-12 | Stierman Roger J. | Micromechanical device contact terminals free of particle generation |
US6762122B2 (en) | 2001-09-27 | 2004-07-13 | Unitivie International Limited | Methods of forming metallurgy structures for wire and solder bonding |
KR100435813B1 (ko) | 2001-12-06 | 2004-06-12 | 삼성전자주식회사 | 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법 |
DE10200399B4 (de) | 2002-01-08 | 2008-03-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung |
US6756294B1 (en) | 2002-01-30 | 2004-06-29 | Taiwan Semiconductor Manufacturing Company | Method for improving bump reliability for flip chip devices |
US6661085B2 (en) | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
US6975016B2 (en) | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
US6887769B2 (en) | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
US6762076B2 (en) | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
EP1351298B1 (de) | 2002-03-28 | 2007-12-26 | Infineon Technologies AG | Method for producing a semiconductor wafer |
US6803303B1 (en) | 2002-07-11 | 2004-10-12 | Micron Technology, Inc. | Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts |
US6600222B1 (en) | 2002-07-17 | 2003-07-29 | Intel Corporation | Stacked microelectronic packages |
US6987031B2 (en) | 2002-08-27 | 2006-01-17 | Micron Technology, Inc. | Multiple chip semiconductor package and method of fabricating same |
US7285867B2 (en) | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
US6790748B2 (en) | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
US6908565B2 (en) | 2002-12-24 | 2005-06-21 | Intel Corporation | Etch thinning techniques for wafer-to-wafer vertical stacks |
KR100553562B1 (ko) | 2003-09-23 | 2006-02-22 | 삼성전자주식회사 | 솔더 범프 구조 및 그 제조 방법 |
US7015590B2 (en) | 2003-01-10 | 2006-03-21 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
US6924551B2 (en) | 2003-05-28 | 2005-08-02 | Intel Corporation | Through silicon via, folded flex microelectronic package |
US6946384B2 (en) | 2003-06-06 | 2005-09-20 | Intel Corporation | Stacked device underfill and a method of fabrication |
US7320928B2 (en) | 2003-06-20 | 2008-01-22 | Intel Corporation | Method of forming a stacked device filler |
US20050026416A1 (en) | 2003-07-31 | 2005-02-03 | International Business Machines Corporation | Encapsulated pin structure for improved reliability of wafer |
KR100537892B1 (ko) | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
JP3757971B2 (ja) | 2003-10-15 | 2006-03-22 | カシオ計算機株式会社 | 半導体装置の製造方法 |
KR100541396B1 (ko) * | 2003-10-22 | 2006-01-11 | 삼성전자주식회사 | 3차원 ubm을 포함하는 솔더 범프 구조의 형성 방법 |
KR100576156B1 (ko) * | 2003-10-22 | 2006-05-03 | 삼성전자주식회사 | 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조 |
KR100621992B1 (ko) | 2003-11-19 | 2006-09-13 | 삼성전자주식회사 | 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지 |
JP3929966B2 (ja) | 2003-11-25 | 2007-06-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
KR100570514B1 (ko) | 2004-06-18 | 2006-04-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스택 패키지 제조 방법 |
KR100618837B1 (ko) | 2004-06-22 | 2006-09-01 | 삼성전자주식회사 | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 |
US7307005B2 (en) | 2004-06-30 | 2007-12-11 | Intel Corporation | Wafer bonding with highly compliant plate having filler material enclosed hollow core |
US7452803B2 (en) | 2004-08-12 | 2008-11-18 | Megica Corporation | Method for fabricating chip structure |
US7087538B2 (en) | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
US20060055032A1 (en) | 2004-09-14 | 2006-03-16 | Kuo-Chin Chang | Packaging with metal studs formed on solder pads |
TWI252546B (en) | 2004-11-03 | 2006-04-01 | Advanced Semiconductor Eng | Bumping process and structure thereof |
JP4843214B2 (ja) | 2004-11-16 | 2011-12-21 | 株式会社東芝 | モジュール基板およびディスク装置 |
TWI263856B (en) | 2004-11-22 | 2006-10-11 | Au Optronics Corp | IC chip, IC assembly and flat display |
JP2006228837A (ja) | 2005-02-15 | 2006-08-31 | Sharp Corp | 半導体装置及びその製造方法 |
JP4526983B2 (ja) | 2005-03-15 | 2010-08-18 | 新光電気工業株式会社 | 配線基板の製造方法 |
US20060211233A1 (en) | 2005-03-21 | 2006-09-21 | Skyworks Solutions, Inc. | Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure |
JP2006287048A (ja) | 2005-04-01 | 2006-10-19 | Rohm Co Ltd | 半導体装置 |
US7317256B2 (en) | 2005-06-01 | 2008-01-08 | Intel Corporation | Electronic packaging including die with through silicon via |
US7557597B2 (en) | 2005-06-03 | 2009-07-07 | International Business Machines Corporation | Stacked chip security |
US7402515B2 (en) | 2005-06-28 | 2008-07-22 | Intel Corporation | Method of forming through-silicon vias with stress buffer collars and resulting devices |
JP4889974B2 (ja) | 2005-08-01 | 2012-03-07 | 新光電気工業株式会社 | 電子部品実装構造体及びその製造方法 |
TWI273667B (en) | 2005-08-30 | 2007-02-11 | Via Tech Inc | Chip package and bump connecting structure thereof |
US7432592B2 (en) | 2005-10-13 | 2008-10-07 | Intel Corporation | Integrated micro-channels for 3D through silicon architectures |
US7528494B2 (en) | 2005-11-03 | 2009-05-05 | International Business Machines Corporation | Accessible chip stack and process of manufacturing thereof |
US7410884B2 (en) | 2005-11-21 | 2008-08-12 | Intel Corporation | 3D integrated circuits using thick metal for backside connections and offset bumps |
KR100660893B1 (ko) | 2005-11-22 | 2006-12-26 | 삼성전자주식회사 | 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법 |
JP4458029B2 (ja) | 2005-11-30 | 2010-04-28 | カシオ計算機株式会社 | 半導体装置の製造方法 |
US7402442B2 (en) | 2005-12-21 | 2008-07-22 | International Business Machines Corporation | Physically highly secure multi-chip assembly |
JP4251458B2 (ja) | 2005-12-21 | 2009-04-08 | Tdk株式会社 | チップ部品の実装方法及び回路基板 |
US20080185705A1 (en) * | 2005-12-23 | 2008-08-07 | Tessera, Inc. | Microelectronic packages and methods therefor |
US7279795B2 (en) | 2005-12-29 | 2007-10-09 | Intel Corporation | Stacked die semiconductor package |
TWI325619B (en) | 2006-09-26 | 2010-06-01 | Powertech Technology Inc | Multi-chip package to optimize mold-flow balance |
US20080079150A1 (en) * | 2006-09-28 | 2008-04-03 | Juergen Simon | Die arrangement and method for producing a die arrangement |
TW200820406A (en) | 2006-10-19 | 2008-05-01 | Novatek Microelectronics Corp | Chip structure and wafer structure |
JP4922891B2 (ja) | 2006-11-08 | 2012-04-25 | 株式会社テラミクロス | 半導体装置およびその製造方法 |
US20090197114A1 (en) | 2007-01-30 | 2009-08-06 | Da-Yuan Shih | Modification of pb-free solder alloy compositions to improve interlayer dielectric delamination in silicon devices and electromigration resistance in solder joints |
US7576435B2 (en) | 2007-04-27 | 2009-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low-cost and ultra-fine integrated circuit packaging technique |
US7820543B2 (en) | 2007-05-29 | 2010-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced copper posts for wafer level chip scale packaging |
CN101320696A (zh) * | 2007-06-04 | 2008-12-10 | 矽品精密工业股份有限公司 | 堆叠式封装结构及其制法 |
US20090020869A1 (en) | 2007-07-17 | 2009-01-22 | Qing Xue | Interconnect joint |
KR101213175B1 (ko) | 2007-08-20 | 2012-12-18 | 삼성전자주식회사 | 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지 |
JP5058714B2 (ja) * | 2007-08-21 | 2012-10-24 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US8269345B2 (en) | 2007-10-11 | 2012-09-18 | Maxim Integrated Products, Inc. | Bump I/O contact for semiconductor device |
US8492263B2 (en) | 2007-11-16 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
US20090174069A1 (en) | 2008-01-04 | 2009-07-09 | National Semiconductor Corporation | I/o pad structure for enhancing solder joint reliability in integrated circuit devices |
MY149251A (en) * | 2008-10-23 | 2013-07-31 | Carsem M Sdn Bhd | Wafer-level package using stud bump coated with solder |
US20120153444A1 (en) * | 2009-06-18 | 2012-06-21 | Rohm Co., Ltd | Semiconductor device |
JP2013030498A (ja) | 2009-11-12 | 2013-02-07 | Panasonic Corp | 半導体装置 |
US8299616B2 (en) | 2010-01-29 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | T-shaped post for semiconductor devices |
KR101176348B1 (ko) | 2010-02-05 | 2012-08-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
US8318596B2 (en) | 2010-02-11 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US8803319B2 (en) | 2010-02-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US20110227216A1 (en) | 2010-03-16 | 2011-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Under-Bump Metallization Structure for Semiconductor Devices |
US8492891B2 (en) | 2010-04-22 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with electrolytic metal sidewall protection |
US8456945B2 (en) | 2010-04-23 | 2013-06-04 | Advanced Micro Devices, Inc. | 10T SRAM for graphics processing |
US8288849B2 (en) | 2010-05-07 | 2012-10-16 | Texas Instruments Incorporated | Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint |
US8241963B2 (en) | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
US8669137B2 (en) * | 2011-04-01 | 2014-03-11 | International Business Machines Corporation | Copper post solder bumps on substrate |
US8535983B2 (en) | 2011-06-02 | 2013-09-17 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
-
2012
- 2012-04-20 US US13/452,507 patent/US9515036B2/en active Active
- 2012-08-23 DE DE102012107760.6A patent/DE102012107760B4/de active Active
- 2012-11-15 CN CN201210461253.XA patent/CN103378037B/zh active Active
- 2012-11-27 KR KR1020120135543A patent/KR101430830B1/ko active IP Right Grant
-
2013
- 2013-04-19 TW TW105134513A patent/TWI607537B/zh active
- 2013-04-19 TW TW102113899A patent/TWI565014B/zh active
-
2016
- 2016-12-05 US US15/369,586 patent/US10453815B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4131413A1 (de) * | 1991-04-16 | 1992-10-22 | Samsung Electronics Co Ltd | Bondierungsverfahren fuer halbleiterchips |
US20060289972A1 (en) * | 2005-06-28 | 2006-12-28 | Fujitsu Limited | Semiconductor device |
US20070045840A1 (en) * | 2005-09-01 | 2007-03-01 | Delphi Technologies, Inc. | Method of solder bumping a circuit component and circuit component formed thereby |
US20090079070A1 (en) * | 2007-09-20 | 2009-03-26 | Stats Chippac, Ltd. | Semiconductor Package with Passivation Island for Reducing Stress on Solder Bumps |
US20090206480A1 (en) * | 2008-02-20 | 2009-08-20 | Atmel Corporation | Fabricating low cost solder bumps on integrated circuit wafers |
US20120067635A1 (en) * | 2010-09-16 | 2012-03-22 | Fujitsu Limited | Package substrate unit and method for manufacturing package substrate unit |
Also Published As
Publication number | Publication date |
---|---|
CN103378037A (zh) | 2013-10-30 |
KR20130118719A (ko) | 2013-10-30 |
US20130277838A1 (en) | 2013-10-24 |
US9515036B2 (en) | 2016-12-06 |
TWI607537B (zh) | 2017-12-01 |
US20170084560A1 (en) | 2017-03-23 |
DE102012107760A1 (de) | 2013-10-24 |
US10453815B2 (en) | 2019-10-22 |
TW201349419A (zh) | 2013-12-01 |
TW201705413A (zh) | 2017-02-01 |
CN103378037B (zh) | 2016-07-06 |
TWI565014B (zh) | 2017-01-01 |
KR101430830B1 (ko) | 2014-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012107760B4 (de) | Bauelement und Verfahren für Lötverbindungen | |
DE102014019418B4 (de) | Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse | |
DE102011013225B4 (de) | Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung | |
DE102011016361B4 (de) | Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern | |
DE102016101685B4 (de) | Verfahren zur herstellung eines integrierten fan-out-packages | |
DE102013104721B4 (de) | Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE102014019379B4 (de) | Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher | |
DE102013103465B4 (de) | Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen | |
DE102013107244A1 (de) | Gestapelter Fan-Out-Halbleiterchip | |
DE112004000360T5 (de) | Zweimetallisches Stud-Bumping für Flipchip-Anwendungen | |
DE102013104455A1 (de) | PoP-Gerät | |
DE10311368A1 (de) | Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung | |
DE112006001036T5 (de) | Elektronisches Bauelement und elektronische Anordnung | |
DE10110203B4 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung | |
DE112008000592T5 (de) | Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug | |
DE102011055884A1 (de) | Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE112007003208T5 (de) | Ein Halbleitergehäuse | |
DE10251530A1 (de) | Stapelanordnung eines Speichermoduls | |
DE102015102528A1 (de) | Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine | |
DE102012109319A1 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
WO2006032250A1 (de) | Halbleiterbauteil mit durchkontakten durch eine kunststoffgehäusemasse und verfahren zur herstellung derselben | |
DE10239318A1 (de) | Umverdrahten von Kontaktstellen für integrierte Schaltungschips | |
DE10251527B4 (de) | Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |