JP3516592B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3516592B2
JP3516592B2 JP23189498A JP23189498A JP3516592B2 JP 3516592 B2 JP3516592 B2 JP 3516592B2 JP 23189498 A JP23189498 A JP 23189498A JP 23189498 A JP23189498 A JP 23189498A JP 3516592 B2 JP3516592 B2 JP 3516592B2
Authority
JP
Japan
Prior art keywords
wafer
resin
manufacturing
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23189498A
Other languages
English (en)
Other versions
JP2000068401A (ja
Inventor
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP23189498A priority Critical patent/JP3516592B2/ja
Priority to US09/184,836 priority patent/US6107164A/en
Publication of JP2000068401A publication Critical patent/JP2000068401A/ja
Application granted granted Critical
Publication of JP3516592B2 publication Critical patent/JP3516592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置およびその製造方法、特に、ウエハ状態で封止をお
こなう半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】近年、携帯機器が急速に普及し、これに
伴ってその中に搭載される樹脂封止型半導体装置も薄
型、小型、軽量のものが要求されるようになっており、
これらに対応するために数多くのものが提案されてい
る。そのような技術として、半導体チップと同等のサイ
ズに形成されたチップ・サイズ・パッケージ（以下ＣＳ
Ｐという）が開発されている。ＣＳＰ形成方法の一例と
しては、まず、ウエハ状態で個々の素子領域の電極パッ
ド上に突起電極を形成する。次に、この突起電極が形成
されたウエハ全面上を樹脂で封止し、樹脂が硬化後、こ
の樹脂を突起電極が露出するまで研磨する。その後、個
々のチップに分割するという工程で形成する方法があ
る。このような技術を開示してる文献の例としては、特
開平１０−５０７７２号公報に開示される技術がある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＣＳＰの形成方法では、個片に分割する際に、ダイシン
グラインが樹脂にて覆われているため、ダイシングの位
置が認識しにくいという問題点がある。
【０００４】
【課題を解決するための手段】表面に複数のチップ領域
が形成されているウエハの、チップ領域上に突起電極を
形成し、この複数のチップ領域の境界領域に溝を形成す
る。その後、この溝の形成された前記ウエハの表面を樹
脂で覆い、ウエハの裏面を研磨し、この裏面に溝を露出
させる。次に、この露出した溝部分でウエハを個片に分
割する。
【０００５】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を詳細に説明する。まず、図１を用いて、本願発明
により得られる半導体装置の構造を説明する。図１にお
いて、半導体チップ１上にはアルミ電極２が形成されて
いる。このアルミ電極２は、導電層、例えば銅の配線３
により、導電性の突起電極、例えば銅のポスト４と接続
されている。また、このアルミ電極２は、半導体チップ
１上に形成された図示しない集積回路と接続されてい
る。このアルミ電極は、図示しない保護膜である例えば
窒化膜などの素子領域を保護する保護膜に形成された開
口部から露出している。配線３およびポスト４は、この
保護膜上に形成されている。ポスト４の表面にはそれぞ
れはんだボールなどの金属電極５が形成されている。
【０００６】以下、図１に示される半導体装置の製造方
法について説明する。まず、図２（ａ）〜（ｄ）を用い
て、ウエハ１０上にポスト４を形成する工程を説明す
る。図２（ａ）に示すように、電極２およびパッシベー
ション膜１１の形成されたウエハ１０上に、この電極２
上に開口部１２を有する、例えばポリイミドなどからな
る層間膜１３を形成する。次に、図２（ｂ）に示すよう
に、ウエハ全面上にメッキ電極１４を形成する。メッキ
電極としては、例えばチタン１４ａ、銅１４ｂを順次ス
パッタ形成する。このメッキ電極１４上にレジスト１５
を形成し、レジスト１５の配線３に対応する領域を除去
する。図２（ｃ）に示すようにレジストの除去された領
域に厚さ５μm程度の銅からなる配線３を電解メッキに
より形成する。配線３は５μm程度の幅で形成する。こ
のレジストを除去した後に、この配線３の形成されたウ
エハ１０全面上に、厚さ１００μm程度のフィルム状の
レジスト１６を貼付け、再配線３と接続する位置に開口
部を形成する。図２（ｄ）に示すように、この開口部に
電解メッキにより直径２００〜２５０μm程度、厚さ１
００〜１５０μm程度の銅のポスト４を形成する。ポス
ト４を形成後、フィルム状のレジスト１６を取り除く。
【０００７】以下図３（ａ）〜（ｄ）、図４（ａ）〜
（ｃ）を用いて、ポスト４の形成されたウエハを樹脂封
止し、個片に分割するまでの工程を説明する。図３
（ａ）は、図２（ｄ）における工程の後、フィルム状の
レジスト１６を除去したものである。この図３（ａ）で
は、図２（ｄ）におけるパッシベーション膜１１、保護
膜１３、メッキ電極１４は図面から省略し、電極２、配
線３、ポスト４のみを開示している。このようなポスト
４の形成されたウエハ１０を、図３（ｂ）に示すよう
に、各半導体素子間を例えばダイヤモンドブレードなど
の刃２１で削り、溝２２を形成する。刃２１の厚さは３
５μm程度のものを用い、溝２２の幅を例えば３５μm程
度とする。この溝２２の深さとしては、ウエハ１０の厚
さの半分より深く、好ましくはウエハ１０の深さの２／
３程度の深さとする。深くしすぎると、この状態で個片
に分割されてしまい、また、深さが足りないと、樹脂封
止時の樹脂収縮により溝部にクラックが入ってしまうお
それがある。例えば、ウエハ１０の厚さが６００μmと
すれば、溝の深さは４００μm程度とすることが好まし
い。
【０００８】次に、図３（ｃ）に示すように、樹脂２３
にてウエハ１０表面を封止する。この樹脂２３は、ポス
ト４を５０μm程度覆う厚さ、例えば、１５０μm程度の
厚さに形成する。
【０００９】ウエハ１０表面を樹脂２３にて封止し、こ
の樹脂２３を硬化させた後、図３（ｄ）に示すように、
研磨刃２４を用いて樹脂２３の表面を研磨し、ポスト４
を露出させる。ポスト４上には、樹脂が５０μm程度形
成されており、ポスト４を完全に露出させるためには、
樹脂を６０〜７０μm程度研磨するとよい。
【００１０】その後、図４（ａ）に示すように、研磨刃
２５を用いてウエハ１０の裏面を研磨する。この際に、
完成デバイスのチップの厚さを２００〜３００μmとす
るために、研磨する厚さは３００〜４００μm程度とす
る。これにより溝２２がウエハ１０の裏面から完全に露
出する。この状態で、露出しているポスト４の表面には
んだボールなどの金属電極５を形成する。
【００１１】ウエハ１０の裏面に露出している溝２２を
目印にして、ダイヤモンドブレードなどの刃２６を用い
てウエハ１０を裏面から切断する。この刃２６は、図３
（ｂ）に示される工程で用いた刃２１よりも薄く、例え
ば２５μm程度のものを用いる。これにより、図４
（ｃ）に示すような個々のチップ１の側面が樹脂で封止
された半導体装置を得ることができる。
【００１２】図３（ｃ）に示される工程では、溝２２内
に樹脂２３を充填させたが、この樹脂として、例えば粘
度の高い樹脂を使用し、溝２２内に樹脂が残らないよう
にウエハ１０の表面を封止してもよい。さらに、この樹
脂が硬化した後にウエハ１０の裏面を研磨し、溝２２を
露出させると、各チップはその表面が樹脂に接している
状態で個片に分割される。この場合は、溝内に樹脂が充
填されないため、樹脂の収縮による樹脂封止後のウエハ
の反りが低減される。このように、溝２２内に樹脂が充
填されないように樹脂封止した後に個片に分割した場
合、図５に示すようにチップ１の側面が露出している半
導体装置が得られる。
【００１３】また、図４（ａ）に示す工程で、金属電極
５をポスト４上に形成せずにウエハ１０を個片に分割し
てもよい。この場合は、図６に示すように、ポスト４の
露出している表面の腐食を防止するために、ポスト４上
にニッケルと金の積層膜１３を無電解メッキにより形成
することにより、金属電極のないタイプの半導体装置が
得られる。このようなタイプの半導体装置は、実装され
る基板上に形成されたはんだなどの上にポスト４をあわ
せることにより、基板上に実装することが可能である。
【００１４】また、この第１の実施形態では、図３
（ｄ）および図４（ａ）に示されるように、ウエハ１０
の表面上に形成した樹脂２３を研磨してポスト４を露出
させた後にウエハ１０の裏面を研磨し、溝２２をウエハ
１０の裏面から露出させたが、この順番を変えてもよ
い。すなわち、先にウエハ１０の裏面を研磨し、溝２２
をウエハ１０の裏面から露出させ、その後、樹脂２３を
研磨してポスト４を露出させてもよい。このようにする
と、樹脂２３を研磨する時には、既にウエハ１０は個片
のチップに分割された状態であるため、ウエハと樹脂と
の収縮応力の差によるウエハの反りを低減することが可
能である。
【００１５】
【発明の効果】本発明に係る半導体装置によれば、ウエ
ハに溝を形成した後に、このウエハ表面を樹脂で覆い、
ウエハ裏面から溝が露出するまで研磨するようにしたの
で、ウエハを個片に分割する際に、裏面から露出してい
る溝を目印とすることができ、確実に個片に分割するこ
とが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態における製造工程を説
明する図である。
【図３】本発明の第１の実施形態における製造工程を説
明する図である。
【図４】本発明の第１の実施形態における製造工程を説
明する図である。
【図５】本発明の第１の実施形態の変形例を示す図であ
る。
【図６】本発明の第１の実施形態の変形例を示す図であ
る。
【符号の説明】
１ 半導体チップ ２ 電極 ３ 配線 ４ ポスト ５ 金属電極 ２２ 溝 ２３ 封止樹脂 ２４ 研磨刃 ２５ 研磨刃 ２６ 刃
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/56 H01L 23/28

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に複数のチップ領域を有するウエハ
    の、電極及び該電極と接続された配線が設けられた前記
    チップ領域各々の上に、前記配線と接続される突起電極
    を形成する工程と、 前記複数のチップ領域の境界領域に溝を形成する工程
    と、 前記溝内に樹脂が充填されるように、前記ウエハの表面
    を樹脂で覆う工程と、 前記樹脂と前記ウエハの裏面をそれぞれ研磨すること
    で、研磨したウエハの表面からは前記突起電極の表面を
    露出させ、該裏面からは前記溝に充填された樹脂を露出
    させる工程と、 個片に分割された半導体チップの側面に樹脂が残るよう
    に、前記ウエハを前記境界領域にて、該ウエハの裏面が
    露出した状態で、分割する工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記溝は、前記ウエハの厚さの半分より
    も深く形成されることを特徴とする請求項１記載の半導
    体装置の製造方法。
  3. 【請求項３】 前記溝は、前記ウエハの表面から形成す
    ることを特徴とする請求項１または請求項２記載の半導
    体装置の製造方法。
  4. 【請求項４】 前記ウエハを前記境界領域で分割する工
    程は、このウエハの裏面よりおこなうことを特徴とする
    請求項１〜３のいずれか１つに記載の半導体装置の製造
    方法。
  5. 【請求項５】 前記突起電極の表面を露出させ、前記ウ
    エハの裏面から前記溝に充填された樹脂を露出させる工
    程と前記ウエハを前記境界領域で分割する工程との間
    に、該露出した突起電極の表面上に金属電極を設ける工
    程を有することを特徴とする請求項１〜４のいずれか１
    つに記載の半導体装置の製造方法。
  6. 【請求項６】 前記金属電極ははんだボールであること
    を特徴とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 前記金属電極はメッキ層であることを特
    徴とする請求項５記載の半導体装置の製造方法。
  8. 【請求項８】 前記配線は、銅により形成されることを
    特徴とする請求項１〜７のいずれか１つに記載の半導体
    装置の製造方法。
  9. 【請求項９】 前記突起電極は、銅により形成されるこ
    とを特徴とする請求項１〜８のいずれか１つに記載の半
    導体装置の製造方法。
  10. 【請求項１０】 請求項１〜９記載の半導体装置の製造
    方法を用いて製造され、前記半導体チップの側面が前記
    樹脂で封止され、該半導体チップの裏面は露出している
    ことを特徴とする半導体装置。
JP23189498A 1998-08-18 1998-08-18 半導体装置およびその製造方法 Expired - Fee Related JP3516592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23189498A JP3516592B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその製造方法
US09/184,836 US6107164A (en) 1998-08-18 1998-11-03 Using grooves as alignment marks when dicing an encapsulated semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23189498A JP3516592B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003336626A Division JP3917121B2 (ja) 2003-09-29 2003-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000068401A JP2000068401A (ja) 2000-03-03
JP3516592B2 true JP3516592B2 (ja) 2004-04-05

Family

ID=16930712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23189498A Expired - Fee Related JP3516592B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6107164A (ja)
JP (1) JP3516592B2 (ja)

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP3423245B2 (ja) 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
JP2001085361A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP4626008B2 (ja) * 2000-04-04 2011-02-02 日本テキサス・インスツルメンツ株式会社 半導体装置
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6528393B2 (en) 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP4508396B2 (ja) * 2000-10-30 2010-07-21 パナソニック株式会社 チップ型半導体装置及びその製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
JP4529319B2 (ja) * 2001-06-27 2010-08-25 日亜化学工業株式会社 半導体チップとその製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
DE10149689A1 (de) 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
US6573156B1 (en) 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
AU2003291199A1 (en) * 2002-12-09 2004-06-30 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3574450B1 (ja) * 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法
US20040235272A1 (en) * 2003-05-23 2004-11-25 Howard Gregory E. Scribe street width reduction by deep trench and shallow saw cut
US20050147489A1 (en) * 2003-12-24 2005-07-07 Tian-An Chen Wafer supporting system for semiconductor wafers
JP2005209861A (ja) * 2004-01-22 2005-08-04 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
US7281535B2 (en) * 2004-02-23 2007-10-16 Towa Intercon Technology, Inc. Saw singulation
TWI245350B (en) * 2004-03-25 2005-12-11 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7141487B2 (en) * 2004-07-01 2006-11-28 Agency For Science Technology And Research Method for ultra thinning bumped wafers for flip chip
JP2006032598A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp 半導体装置の製造方法および半導体装置
WO2006008795A1 (ja) 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
US7199449B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Wafer backside removal to complete through-holes and provide wafer singulation during the formation of a semiconductor device
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP4667094B2 (ja) * 2005-03-18 2011-04-06 富士通株式会社 電子装置の製造方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
KR100700395B1 (ko) * 2005-04-25 2007-03-28 신꼬오덴기 고교 가부시키가이샤 반도체 장치의 제조 방법
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
TWI284949B (en) * 2005-09-09 2007-08-01 Chipmos Technologies Inc Bumped structure and its forming method
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
WO2009028538A1 (ja) * 2007-08-27 2009-03-05 Nec Corporation 半導体素子及びその製造方法
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
JPWO2009122867A1 (ja) * 2008-03-31 2011-07-28 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
US7517726B1 (en) * 2008-04-25 2009-04-14 Shanghai Kaihong Technology Co., Ltd Wire bonded chip scale package fabrication methods
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP5963671B2 (ja) * 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8236613B2 (en) * 2010-05-24 2012-08-07 Alpha & Omega Semiconductor Inc. Wafer level chip scale package method using clip array
US20110291264A1 (en) * 2010-06-01 2011-12-01 Daesik Choi Integrated circuit packaging system with posts and method of manufacture thereof
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US8993377B2 (en) 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
TWI447798B (zh) * 2010-12-07 2014-08-01 Alpha & Omega Semiconductor Cayman Ltd 一種在晶圓級封裝的模封程序中避免晶圓破損的方法
US8168474B1 (en) 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
US8853003B2 (en) 2011-08-09 2014-10-07 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
TWI450325B (zh) * 2012-03-22 2014-08-21 Alpha & Omega Semiconductor 一種支援從晶圓背面實施切割的晶片封裝方法
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US9406632B2 (en) 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
CN103681535B (zh) * 2012-09-01 2016-10-19 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9508623B2 (en) 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP2016058655A (ja) * 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
JP6678506B2 (ja) * 2016-04-28 2020-04-08 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
KR101749870B1 (ko) * 2016-06-13 2017-07-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN106711100A (zh) * 2016-08-22 2017-05-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及加工方法
CN106374020B (zh) * 2016-11-02 2019-05-03 厦门市三安光电科技有限公司 一种薄膜芯片的制作方法及其薄膜芯片
JP6746224B2 (ja) * 2016-11-18 2020-08-26 株式会社ディスコ デバイスチップパッケージの製造方法
US10115579B2 (en) * 2016-11-30 2018-10-30 Asm Technology Singapore Pte Ltd Method for manufacturing wafer-level semiconductor packages
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
CN107093579B (zh) * 2017-03-20 2020-09-11 通富微电子股份有限公司 半导体圆片级封装方法及封装用刀具
CN107068618B (zh) * 2017-03-20 2021-02-19 通富微电子股份有限公司 一种半导体圆片级封装方法
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
JP7013083B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
KR102072994B1 (ko) 2017-12-06 2020-02-04 엘비세미콘 주식회사 사이드 몰딩을 이용한 반도체 패키지의 제조방법
CN108364917A (zh) * 2018-02-02 2018-08-03 华天科技（昆山）电子有限公司 半导体封装结构及其封装方法
CN111354701A (zh) * 2018-12-20 2020-06-30 矽品精密工业股份有限公司 电子封装件及其制法
US11367657B2 (en) * 2019-08-01 2022-06-21 Semiconductor Components Industries, Llc Process of forming an electronic device including a polymer support layer
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
US12027469B2 (en) 2021-10-13 2024-07-02 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445570A (en) * 1977-09-19 1979-04-10 Matsushita Electric Ind Co Ltd Manufacture for semiconductor element
JPH0732242B2 (ja) * 1984-12-24 1995-04-10 株式会社日立製作所 固体撮像装置の製造方法
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5516728A (en) * 1994-03-31 1996-05-14 At&T Corp. Process for fabircating an integrated circuit
JP3688065B2 (ja) * 1996-07-26 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH10223571A (ja) * 1997-02-05 1998-08-21 Matsushita Electron Corp 半導体装置の製造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US6107164A (en) 2000-08-22
JP2000068401A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
JP3516592B2 (ja) 半導体装置およびその製造方法
US6852564B2 (en) Semiconductor device and method of fabricating the same
US6924173B2 (en) Semiconductor device and method for the fabrication thereof
US6562647B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US8659174B2 (en) Semiconductor device
JP4809957B2 (ja) 半導体装置の製造方法
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
US8466552B2 (en) Semiconductor device and method of manufacturing the same
US6653218B2 (en) Method of fabricating resin-encapsulated semiconductor device
US11810849B2 (en) Connection structure and method of forming the same
US7589396B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
JP2000228420A (ja) 半導体装置及びその製造方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JPH0555278A (ja) 半導体装置
JP2003086762A (ja) 半導体装置及びその製造方法
JP3189799B2 (ja) 半導体装置の製造方法
US6833986B2 (en) Integrated passive components and package with posts
JP3538029B2 (ja) 半導体装置の製造方法
JP2004103738A (ja) 半導体装置及びその製造方法
US20090289364A1 (en) Semiconductor device and a method for manufacturing the same
JP2003124392A (ja) 半導体装置及びその製造方法
JP2002093942A (ja) 半導体装置およびその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
US6107179A (en) Integrated flexible interconnection
JP2830351B2 (ja) 半導体装置の接続方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees