JP3688065B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3688065B2 JP3688065B2 JP21520696A JP21520696A JP3688065B2 JP 3688065 B2 JP3688065 B2 JP 3688065B2 JP 21520696 A JP21520696 A JP 21520696A JP 21520696 A JP21520696 A JP 21520696A JP 3688065 B2 JP3688065 B2 JP 3688065B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminals
- wafer
- resin sealing
- aging
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に、パッケージの縮小技術に関し、例えば、半導体集積回路装置（以下、ＩＣという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】
ＩＣを使用する電子機器の小型薄形化に伴って、ＩＣのパッケージの縮小が要求されている。そこで、半導体素子を含む集積回路が作り込まれた半導体チップ（以下、チップという。）のサイズと同等または略同等のサイズのチップ・サイズ・パッケージ（Ｃｈｉｐ Ｓｉｚｅ ＰａｃｋａｇｅまたはＣｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ。以下、ＣＳＰという。）が開発されている。
【０００３】
ＣＳＰは概ね次のような二つのタイプに大別することができる。第１タイプのＣＳＰは、チップにプリント配線基板やフィルムキャリアが電気的かつ機械的に接続され、プリント配線基板やフィルムキャリアに外部端子として半田ボールが突設されている。第２タイプのＣＳＰは、プリント配線基板やフィルムキャリア等を使用せずにチップの電極パッドにバンプが突設され、チップがバンプを露出させた状態で樹脂封止されている。
【０００４】
なお、ＣＳＰを述べてある例としては、株式会社プレスジャーナル１９９５年５月発行「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」Ｐ１０３〜Ｐ１３１がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、第１タイプのＣＳＰにおいては、プリント配線基板やフィルムキャリアが使用されるため、その分だけ材料費や製造費用が増大し製造コストがきわめて高くなるという問題点がある。また、第２タイプのＣＳＰにおいては、バンプを露出させた状態でチップ毎に樹脂封止するプロセスが特殊になり、かつまた、エージングを実施する際のソケットの製造も困難になるため、きわめて製造コストが高くなるという問題点がある。
【０００６】
本発明の目的は、製造コストを低減することができる半導体装置の製造技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００９】
すなわち、半導体装置は、半導体チップの第１主面に形成された複数個の電極パッドと、前記複数個の電極パッドに接続され前記第１主面上に位置する複数の外部端子と、前記複数の外部端子それぞれの上部を露出させて前記第１主面を覆う樹脂封止膜と、前記複数の外部端子の露出した上部に設けられた複数のバンプとを有することを特徴とする。
【００１０】
前記半導体装置の製造方法は、第１主面に形成された複数の集積回路とこの集積回路に接続された複数の電極とを有する半導体ウエハを準備する工程、
前記半導体ウエハの複数の電極のそれぞれに接続される複数の外部端子を前記第１主面上に形成する工程、
前記半導体ウエハの第１主面上および前記複数の外部端子上を樹脂によって覆う樹脂封止工程、
前記複数の外部端子のそれぞれの上部が露出するように前記樹脂封止膜を研磨する工程、
前記露出された複数の外部端子上部のそれぞれに複数のバンプを形成する工程、
前記複数の外部端子のそれぞれにエージング基板の電気配線のそれぞれを電気的に接続し、前記半導体ウエハの段階でエージングを一括して実施する工程と、
前記複数のバンプが形成された半導体ウエハを複数のチップに分割する工程、
を有することを特徴とする。
【００１１】
前記した半導体装置は樹脂封止体に相当する樹脂封止膜が半導体チップの第１主面に形成されているため、パッケージは半導体チップの大きさと同等になる。しかも、樹脂封止膜および外部端子を形成するのにプリント配線基板やフィルムキャリアが使用されていないため、製造コストは抑制される。
【００１２】
前記した半導体装置の製造方法によれば、例えば、ワイヤボンディング技術を使用して外部端子を形成することができるため、特殊なプロセスを使用せずに外部端子を形成することができる。また、樹脂封止体に相当する樹脂封止膜は特殊なプロセスを使用せずに形成することができるため、外部端子の形成とあいまって半導体装置の製造コストを低減することができる。しかも、半導体ウエハの段階でエージングを一括して実施されるため、特殊なソケットの開発の省略とあいまって半導体装置の製造コストを低減することができる。
【００１３】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体装置を示しており、（ａ）は一部切断正面図、（ｂ）は底面図、（ｃ）はその実装状態の一部省略一部切断正面図である。図２以降は本発明の一実施形態である半導体装置の製造方法を示す各工程の説明図である。
【００１４】
本実施形態において、本発明に係る半導体装置は、ＣＳＰを備えているＩＣ（以下、ＣＳＰ・ＩＣという。）として構成されている。図１に示されているように、ＣＳＰ・ＩＣ１０は半導体素子を含む集積回路（図示せず）が作り込まれたチップ１１を備えており、チップ１１は正方形の小さな平板形状に形成されている。チップ１１の集積回路が形成されたアクティブエリア側の主面（以下、第１主面という。）には絶縁物から形成された保護膜１２が被着されているとともに、保護膜１２には電極パッド１３が複数個、集積回路に電気的に接続されて形成されている。各電極パッド１３には外部端子１４が機械的かつ電気的にそれぞれ接続されており、保護膜１２の上には樹脂封止膜１５が外部端子１４群を樹脂封止するように形成されている。各外部端子１４の上にはバンプ１６がそれぞれ機械的かつ電気的にそれぞれ接続されている。
【００１５】
以下、本発明の一実施形態であるＣＳＰ・ＩＣの製造方法を説明する。この説明によって、前記ＣＳＰ・ＩＣの構成の詳細が明らかにされる。ＩＣの製造方法における所謂前工程において、図２（ｂ）に参照されるように、半導体素子を含む集積回路はウエハ２０に所望のチップ１１に相当する区画に形成された各チップ部２１毎にそれぞれ作り込まれる。図２（ａ）に示されているように、ウエハ２０の集積回路が形成されたアクティブエリア側の主面である第１主面には、絶縁物から形成された保護膜１２が全体にわたって均一に被着されている。保護膜１２には電極パッド１３が各チップ部２１毎に複数個ずつ、所定の間隔を有するアレー状に配列されてそれぞれ形成されている。
【００１６】
以上のように製造されたウエハ２０には外部端子１４の素になるボール２４が各チップ部２１毎に複数個ずつ、図２（ａ）に示されているようにワイヤ・ボンディング技術によってそれぞれ形成される。外部端子１４の素になるボール２４を形成するためのワイヤ・ボンディング技術には、熱圧着式または超音波熱圧着式のワイヤボンディング装置（便宜上、一部のみが図示されている。）が使用されるとともに、外部端子１４の素になるボール２４の素材であるワイヤとしては金（Ａｕ）ワイヤが使用される。
【００１７】
外部端子１４の素になるボール２４の形成に際して、金ワイヤ２３はワイヤボンディング装置のキャピラリー２２に挿通され、先端部がキャピラリー２２の先端からテール出しされる。金ワイヤ２３のテール出しされた先端部には放電トーチ（図示せず）によって加熱溶融されることにより、ボール２４が形成される。キャピラリー２２の先端に形成されたボール２４はウエハ２０の電極パッド１３に熱圧着される。
【００１８】
次いで、金ワイヤ２３が上方に引っ張られると、金ワイヤ２３はボール２４のネック部位で引き千切られるため、電極パッド１３の上にはボール２４が熱圧着された状態で残る。すなわち、ボール２４は略半球形状に形成されて電極パッド１３の上に突設された状態になっている。
【００１９】
以降、前記したワイヤボンディング作業が繰り返されることにより、図２（ｂ）に示されているように、ウエハ２０の全面にわたって外部端子１４の素になるボール２４が順次熱圧着されて行く。
【００２０】
以上のようにしてボール２４群を熱圧着されたウエハ２０の第１主面の上には樹脂封止膜１５が、図３（ａ）に示されているようにスピンナ塗布技術によってボール２４群を被覆するように全体的に均一に塗布される。すなわち、スピンナ塗布装置のスピンチャック２５にウエハ２０が第１主面側を上向きにした状態で真空吸着保持されると、ウエハ２０はスピンチャック２５によって回転される。ポッティングレジン等の絶縁性を有する液状樹脂２６がウエハ２０の上にスピンナ塗布装置の滴下ノズル２７から滴下されると、液状樹脂２６は遠心力によって外側に拡散されるため、ウエハ２０の第１主面の上には液状樹脂２６の膜が全体にわたって均一に塗布された状態になる。
【００２１】
その後、液状樹脂２６が熱硬化されると、図３（ｂ）に示されているように、ウエハ２０の第１主面の上には樹脂封止膜１５がボール２４群を被覆するように被着された状態になる。この状態において、ボール２４群は樹脂封止膜１５の内部に埋もれた状態になっている。
【００２２】
ウエハ２０の上に厚く被着された樹脂封止膜１５は、図４（ａ）に示されているように研磨技術によって外部端子１４が露出する状態に研磨される。すなわち、研磨装置の研磨台２８にウエハ２０が樹脂封止膜１５側を上向きにした状態で保持されると、研磨工具２９が樹脂封止膜１５に擦り付けられることにより樹脂封止膜１５が研磨される。樹脂封止膜１５が所定量研磨されると、ボール２４の頂部も研磨されるため、図４（ｂ）に示されているように、外部端子１４が形成されるとともに、外部端子１４におけるボール２４の頂部を研磨されて平坦になった上面が樹脂封止膜１５の上面から露出した状態になる。
【００２３】
以上のようにして樹脂封止膜１５から外部端子１４群が露出されたウエハ２０の第１主面には、図５に示されているように、各外部端子１４の上にバンプ１６がワイヤボンディング技術により重ねて形成されるとともに、バンプ１６のワイヤが利用されてエージング（加速度試験）が実施される。
【００２４】
すなわち、図２について説明した外部端子１４の素になるボール２４の熱圧着工程と同様に、熱圧着式または超音波熱圧着式のワイヤボンディング装置によって金ワイヤ３０のボール３１がバンプ１６の素として外部端子１４の平坦面の上に熱圧着される。ここで、金ワイヤ３０はウエハ２０へのボンディング後に引き千切られずにキャピラリー（図示せず）から繰り出されて、エージング基板３２の上面に形成されたボンディングパッド３３に第２ボンディングされる。金ワイヤ３０の中間部がエージング基板３２のボンディングパッド３３に第２ボンディングされると、金ワイヤ３０は第２ボンディング部位であるボンディングパッド３３の直近で引き千切られる。以降、各外部端子１４毎にバンプ１６を形成するためのワイヤボンディングが繰り返されて行く。
【００２５】
金ワイヤ３０が各外部端子１４とエージング基板３２の各ボンディングパッド３３との間にそれぞれ橋絡された状態は、各電極パッド１３と各ボンディングパッド３３とが電気的に接続された状態になるため、ウエハ２０の各チップ部２１とエージング基板３２とは電気的に接続された状態になる。エージング基板３２のボンディングパッド３３には電気配線３４が電気的にそれぞれ接続されており、各電気配線３４はエージング基板３２の外部端子（図示せず）に電気的に接続されている。
【００２６】
金ワイヤ３０群によって互いに電気的に接続されたエージング基板３２とウエハ２０の各チップ部２１とは、恒温炉等（図示せず）に搬入された後に、エージング基板３２の外部端子群、ボンディングパッド３３、金ワイヤ３０、外部端子１４、電極パッド１３を通じて電力を印加される。すなわち、ウエハ２０上の全てのチップ部２１は一括してエージングされることになる。したがって、ダイシングされた後に、チップ毎にエージングが実施される従来の場合に比べて効率がよく、しかも、エージングのために必要なソケットを専用的に用意しなくて済むため、エージングに必要な経費を節減することができる。
【００２７】
エージングが終了すると、エージング基板３２とウエハ２０とが相対的に離間されることによって、各金ワイヤ３０がボール３１のネックの部位でそれぞれ引き千切られる。金ワイヤ３０がボール３１のネックの部位で引き千切られると、図５（ｂ）に示されているように、外部端子１４の上に熱圧着されたボール３１によってバンプ１６が形成された状態になる。バンプ１６は略半球形状に形成されて外部端子１４の平坦面の上に突設された状態になっている。
【００２８】
以上のようにしてバンプ１６群が形成されたウエハ２０は、ダイシング工程（図示せず）において各チップ１１にそれぞれダイシングされる。外部端子１４群、樹脂封止膜１５およびバンプ１６群はウエハ２０の状態において既に形成されているため、ダイシング後のチップ１１によって図１に示されているＣＳＰ・ＩＣ１０が製造された状態になる。
【００２９】
以上のようにして製造されたＣＳＰ・ＩＣ１０は実装基板に図１（ｃ）に示されているように実装される。図１（ｃ）に示されている実装基板４０はガラス含浸エポキシ樹脂基板やセラミック基板等の絶縁基板によって形成された本体４１を備えており、本体４１の上面にはランド４２が複数個、ＣＳＰ・ＩＣ１０におけるバンプ１６群に対応するように配列されている。
【００３０】
ＣＳＰ・ＩＣ１０が実装基板４０に実装されるに際して、実装基板４０のランド４２群には半田ペースト（図示せず）がスクリーン印刷法等によって予め塗布される。次いで、ＣＳＰ・ＩＣ１０がバンプ１６群側を下向きにした状態で実装基板４０の上に対向され、各バンプ１６が各ランド４２に半田ペーストによってそれぞれ粘着されて仮止めされる。
【００３１】
この状態で、ＣＳＰ・ＩＣ１０が実装基板４０と共に加熱炉を通されると、バンプ１６とランド４２との間には半田ペーストによって半田付け部４３が形成されるため、図１（ｃ）に示されているように、ＣＳＰ・ＩＣ１０は実装基板４０にリフロー半田付けされた状態になる。すなわち、ＣＳＰ・ＩＣ１０は実装基板４０にフリップ・チップ接続されたことになる。
【００３２】
前記実施形態によれば次の効果が得られる。
▲１▼ チップの第１主面に形成された複数個の電極パッドにワイヤボンディングによって外部端子を形成し、第１主面の上に樹脂封止膜を外部端子群をその上面を露出させた状態で樹脂封止するように形成することにより、パッケージをチップの大きさと同等に構成することができるとともに、樹脂封止膜および外部端子を形成するのにプリント配線基板やフィルムキャリアを使用しなくて済むため、製造コストを抑制することができる。
【００３３】
▲２▼ 外部端子の上にバンプをワイヤボンディングによって形成することにより、実装基板へフリップ・チップ接続によって実装することができるため、実装作業を簡単に実施することができる。
【００３４】
▲３▼ ワイヤボンディング技術を使用して外部端子およびバンプを形成することにより、特殊なプロセスを使用せずに済むため、ＣＳＰ・ＩＣの製造コストを低減することができる。
【００３５】
▲４▼ ウエハの外部端子群側主面に液状樹脂を被着して樹脂封止膜を外部端子群を樹脂封止するように形成するとともに、樹脂封止膜の表層部を除去して外部端子を露出させることにより、特殊なプロセスを使用せずに済むため、前記▲３▼とあいまってＣＳＰ・ＩＣの製造コストを低減することができる。
【００３６】
▲５▼ ワイヤボンディング技術を利用してウエハの段階でエージングを一括して実施することにより、特殊なソケットの開発の省略とあいまって、ＣＳＰ・ＩＣの製造コストをより一層低減することができる。
【００３７】
図６は本発明の実施形態２であるＣＳＰ・ＩＣの製造方法を示しており、（ａ）は外部端子形成工程後の拡大部分正面断面図、（ｂ）は樹脂封止膜形成工程後の拡大部分正面断面図、（ｃ）は製造後の一部切断正面図である。
【００３８】
本実施形態２が前記実施形態１と異なる点は、外部端子１４Ａがワイヤボンディングを繰り返されることによって多段に構成されているとともに、樹脂封止膜１５Ａは外部端子１４Ａの最上段のボール２４Ａが表面から突出するように形成されている点にある。
【００３９】
本実施形態２によれば、外部端子１４Ａの最上段のボール２４Ａによってバンプ１６を実質的に構成することができるため、前記実施形態１におけるバンプ形成工程を省略することができる。
【００４０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
例えば、ウエハ段階でのエージングはボンディングワイヤを利用して実施するに限らず、図７に示されているように、エージング基板３２Ａに突設されたプローブ針３５をウエハ２０の各チップ部２１における外部端子１４に接触させて実施するようにしてもよい。
【００４２】
ちなみに、ウエハ段階でのボンディングワイヤを利用したエージングは、バンプ１６の形成工程において実施するに限らず、外部端子１４の形成工程において実施してもよい。
【００４３】
外部端子およびバンプを形成するためのボンディングワイヤとしては、金ワイヤを使用するに限らず、半田ワイヤ等の導電性を有するワイヤを使用することができる。殊に、バンプは半田ワイヤを使用して形成すると、半田バンプを形成することができるため、実装基板へ簡単に実装することができる。
【００４４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００４５】
半導体チップの第１主面に形成された複数個の電極パッドにワイヤボンディングによって外部端子を形成し、第１主面の上に樹脂封止膜を外部端子群がその上面を露出させた状態で樹脂封止するように形成することにより、パッケージをチップの大きさと同等に構成することができるとともに、樹脂封止膜および外部端子を形成するのにプリント配線基板やフィルムキャリアを使用しなくて済むため、製造コストを抑制することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る半導体装置を示しており、（ａ）は一部切断正面図、（ｂ）は底面図、（ｃ）はその実装状態の一部省略一部切断正面図である。
【図２】本発明の一実施形態である半導体装置の製造方法における外部端子形成工程を示しており、（ａ）は拡大部分正面断面図、（ｂ）は平面図である。
【図３】同じく樹脂封止膜形成工程を示しており、（ａ）は正面図、（ｂ）は拡大部分正面断面図である。
【図４】同じく樹脂封止膜研磨工程を示しており、（ａ）は正面図、（ｂ）は拡大部分正面断面図である。
【図５】同じくバンプ形成およびエージング工程を示しており、（ａ）はエージング時の拡大部分正面断面図、（ｂ）はバンプ形成後の拡大部分正面断面図である。
【図６】本発明の実施形態２であるＣＳＰ・ＩＣの製造方法を示しており、（ａ）は外部端子形成工程後の拡大部分正面断面図、（ｂ）は樹脂封止膜形成工程後の拡大部分正面断面図、（ｃ）は製造後の一部切断正面図である。
【図７】プローブ針によるエージングを示す拡大部分正面断面図である。
【符号の説明】
１０…ＣＳＰ・ＩＣ（半導体装置）、１１…チップ、１２…保護膜、１３…電極パッド、１４、１４Ａ…外部端子、１５、１５Ａ…樹脂封止膜、１６…バンプ、２０…ウエハ、２１…チップ部、２２…キャピラリー、２３…金ワイヤ、２４…ボール、２４Ａ…最上段のボール、２５…スピンチャック、２６…液状樹脂、２７…滴下ノズル、２８…研磨台、２９…研磨工具、３０…金ワイヤ、３１…ボール、３２、３２Ａ…エージング基板、３３…ボンディングパッド、３４…電気配線、３５…プローブ針、４０…実装基板、４１…本体、４２…ランド、４３…半田付け部。
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に、パッケージの縮小技術に関し、例えば、半導体集積回路装置（以下、ＩＣという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】
ＩＣを使用する電子機器の小型薄形化に伴って、ＩＣのパッケージの縮小が要求されている。そこで、半導体素子を含む集積回路が作り込まれた半導体チップ（以下、チップという。）のサイズと同等または略同等のサイズのチップ・サイズ・パッケージ（Ｃｈｉｐ Ｓｉｚｅ ＰａｃｋａｇｅまたはＣｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ。以下、ＣＳＰという。）が開発されている。
【０００３】
ＣＳＰは概ね次のような二つのタイプに大別することができる。第１タイプのＣＳＰは、チップにプリント配線基板やフィルムキャリアが電気的かつ機械的に接続され、プリント配線基板やフィルムキャリアに外部端子として半田ボールが突設されている。第２タイプのＣＳＰは、プリント配線基板やフィルムキャリア等を使用せずにチップの電極パッドにバンプが突設され、チップがバンプを露出させた状態で樹脂封止されている。
【０００４】
なお、ＣＳＰを述べてある例としては、株式会社プレスジャーナル１９９５年５月発行「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」Ｐ１０３〜Ｐ１３１がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、第１タイプのＣＳＰにおいては、プリント配線基板やフィルムキャリアが使用されるため、その分だけ材料費や製造費用が増大し製造コストがきわめて高くなるという問題点がある。また、第２タイプのＣＳＰにおいては、バンプを露出させた状態でチップ毎に樹脂封止するプロセスが特殊になり、かつまた、エージングを実施する際のソケットの製造も困難になるため、きわめて製造コストが高くなるという問題点がある。
【０００６】
本発明の目的は、製造コストを低減することができる半導体装置の製造技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００９】
すなわち、半導体装置は、半導体チップの第１主面に形成された複数個の電極パッドと、前記複数個の電極パッドに接続され前記第１主面上に位置する複数の外部端子と、前記複数の外部端子それぞれの上部を露出させて前記第１主面を覆う樹脂封止膜と、前記複数の外部端子の露出した上部に設けられた複数のバンプとを有することを特徴とする。
【００１０】
前記半導体装置の製造方法は、第１主面に形成された複数の集積回路とこの集積回路に接続された複数の電極とを有する半導体ウエハを準備する工程、
前記半導体ウエハの複数の電極のそれぞれに接続される複数の外部端子を前記第１主面上に形成する工程、
前記半導体ウエハの第１主面上および前記複数の外部端子上を樹脂によって覆う樹脂封止工程、
前記複数の外部端子のそれぞれの上部が露出するように前記樹脂封止膜を研磨する工程、
前記露出された複数の外部端子上部のそれぞれに複数のバンプを形成する工程、
前記複数の外部端子のそれぞれにエージング基板の電気配線のそれぞれを電気的に接続し、前記半導体ウエハの段階でエージングを一括して実施する工程と、
前記複数のバンプが形成された半導体ウエハを複数のチップに分割する工程、
を有することを特徴とする。
【００１１】
前記した半導体装置は樹脂封止体に相当する樹脂封止膜が半導体チップの第１主面に形成されているため、パッケージは半導体チップの大きさと同等になる。しかも、樹脂封止膜および外部端子を形成するのにプリント配線基板やフィルムキャリアが使用されていないため、製造コストは抑制される。
【００１２】
前記した半導体装置の製造方法によれば、例えば、ワイヤボンディング技術を使用して外部端子を形成することができるため、特殊なプロセスを使用せずに外部端子を形成することができる。また、樹脂封止体に相当する樹脂封止膜は特殊なプロセスを使用せずに形成することができるため、外部端子の形成とあいまって半導体装置の製造コストを低減することができる。しかも、半導体ウエハの段階でエージングを一括して実施されるため、特殊なソケットの開発の省略とあいまって半導体装置の製造コストを低減することができる。
【００１３】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体装置を示しており、（ａ）は一部切断正面図、（ｂ）は底面図、（ｃ）はその実装状態の一部省略一部切断正面図である。図２以降は本発明の一実施形態である半導体装置の製造方法を示す各工程の説明図である。
【００１４】
本実施形態において、本発明に係る半導体装置は、ＣＳＰを備えているＩＣ（以下、ＣＳＰ・ＩＣという。）として構成されている。図１に示されているように、ＣＳＰ・ＩＣ１０は半導体素子を含む集積回路（図示せず）が作り込まれたチップ１１を備えており、チップ１１は正方形の小さな平板形状に形成されている。チップ１１の集積回路が形成されたアクティブエリア側の主面（以下、第１主面という。）には絶縁物から形成された保護膜１２が被着されているとともに、保護膜１２には電極パッド１３が複数個、集積回路に電気的に接続されて形成されている。各電極パッド１３には外部端子１４が機械的かつ電気的にそれぞれ接続されており、保護膜１２の上には樹脂封止膜１５が外部端子１４群を樹脂封止するように形成されている。各外部端子１４の上にはバンプ１６がそれぞれ機械的かつ電気的にそれぞれ接続されている。
【００１５】
以下、本発明の一実施形態であるＣＳＰ・ＩＣの製造方法を説明する。この説明によって、前記ＣＳＰ・ＩＣの構成の詳細が明らかにされる。ＩＣの製造方法における所謂前工程において、図２（ｂ）に参照されるように、半導体素子を含む集積回路はウエハ２０に所望のチップ１１に相当する区画に形成された各チップ部２１毎にそれぞれ作り込まれる。図２（ａ）に示されているように、ウエハ２０の集積回路が形成されたアクティブエリア側の主面である第１主面には、絶縁物から形成された保護膜１２が全体にわたって均一に被着されている。保護膜１２には電極パッド１３が各チップ部２１毎に複数個ずつ、所定の間隔を有するアレー状に配列されてそれぞれ形成されている。
【００１６】
以上のように製造されたウエハ２０には外部端子１４の素になるボール２４が各チップ部２１毎に複数個ずつ、図２（ａ）に示されているようにワイヤ・ボンディング技術によってそれぞれ形成される。外部端子１４の素になるボール２４を形成するためのワイヤ・ボンディング技術には、熱圧着式または超音波熱圧着式のワイヤボンディング装置（便宜上、一部のみが図示されている。）が使用されるとともに、外部端子１４の素になるボール２４の素材であるワイヤとしては金（Ａｕ）ワイヤが使用される。
【００１７】
外部端子１４の素になるボール２４の形成に際して、金ワイヤ２３はワイヤボンディング装置のキャピラリー２２に挿通され、先端部がキャピラリー２２の先端からテール出しされる。金ワイヤ２３のテール出しされた先端部には放電トーチ（図示せず）によって加熱溶融されることにより、ボール２４が形成される。キャピラリー２２の先端に形成されたボール２４はウエハ２０の電極パッド１３に熱圧着される。
【００１８】
次いで、金ワイヤ２３が上方に引っ張られると、金ワイヤ２３はボール２４のネック部位で引き千切られるため、電極パッド１３の上にはボール２４が熱圧着された状態で残る。すなわち、ボール２４は略半球形状に形成されて電極パッド１３の上に突設された状態になっている。
【００１９】
以降、前記したワイヤボンディング作業が繰り返されることにより、図２（ｂ）に示されているように、ウエハ２０の全面にわたって外部端子１４の素になるボール２４が順次熱圧着されて行く。
【００２０】
以上のようにしてボール２４群を熱圧着されたウエハ２０の第１主面の上には樹脂封止膜１５が、図３（ａ）に示されているようにスピンナ塗布技術によってボール２４群を被覆するように全体的に均一に塗布される。すなわち、スピンナ塗布装置のスピンチャック２５にウエハ２０が第１主面側を上向きにした状態で真空吸着保持されると、ウエハ２０はスピンチャック２５によって回転される。ポッティングレジン等の絶縁性を有する液状樹脂２６がウエハ２０の上にスピンナ塗布装置の滴下ノズル２７から滴下されると、液状樹脂２６は遠心力によって外側に拡散されるため、ウエハ２０の第１主面の上には液状樹脂２６の膜が全体にわたって均一に塗布された状態になる。
【００２１】
その後、液状樹脂２６が熱硬化されると、図３（ｂ）に示されているように、ウエハ２０の第１主面の上には樹脂封止膜１５がボール２４群を被覆するように被着された状態になる。この状態において、ボール２４群は樹脂封止膜１５の内部に埋もれた状態になっている。
【００２２】
ウエハ２０の上に厚く被着された樹脂封止膜１５は、図４（ａ）に示されているように研磨技術によって外部端子１４が露出する状態に研磨される。すなわち、研磨装置の研磨台２８にウエハ２０が樹脂封止膜１５側を上向きにした状態で保持されると、研磨工具２９が樹脂封止膜１５に擦り付けられることにより樹脂封止膜１５が研磨される。樹脂封止膜１５が所定量研磨されると、ボール２４の頂部も研磨されるため、図４（ｂ）に示されているように、外部端子１４が形成されるとともに、外部端子１４におけるボール２４の頂部を研磨されて平坦になった上面が樹脂封止膜１５の上面から露出した状態になる。
【００２３】
以上のようにして樹脂封止膜１５から外部端子１４群が露出されたウエハ２０の第１主面には、図５に示されているように、各外部端子１４の上にバンプ１６がワイヤボンディング技術により重ねて形成されるとともに、バンプ１６のワイヤが利用されてエージング（加速度試験）が実施される。
【００２４】
すなわち、図２について説明した外部端子１４の素になるボール２４の熱圧着工程と同様に、熱圧着式または超音波熱圧着式のワイヤボンディング装置によって金ワイヤ３０のボール３１がバンプ１６の素として外部端子１４の平坦面の上に熱圧着される。ここで、金ワイヤ３０はウエハ２０へのボンディング後に引き千切られずにキャピラリー（図示せず）から繰り出されて、エージング基板３２の上面に形成されたボンディングパッド３３に第２ボンディングされる。金ワイヤ３０の中間部がエージング基板３２のボンディングパッド３３に第２ボンディングされると、金ワイヤ３０は第２ボンディング部位であるボンディングパッド３３の直近で引き千切られる。以降、各外部端子１４毎にバンプ１６を形成するためのワイヤボンディングが繰り返されて行く。
【００２５】
金ワイヤ３０が各外部端子１４とエージング基板３２の各ボンディングパッド３３との間にそれぞれ橋絡された状態は、各電極パッド１３と各ボンディングパッド３３とが電気的に接続された状態になるため、ウエハ２０の各チップ部２１とエージング基板３２とは電気的に接続された状態になる。エージング基板３２のボンディングパッド３３には電気配線３４が電気的にそれぞれ接続されており、各電気配線３４はエージング基板３２の外部端子（図示せず）に電気的に接続されている。
【００２６】
金ワイヤ３０群によって互いに電気的に接続されたエージング基板３２とウエハ２０の各チップ部２１とは、恒温炉等（図示せず）に搬入された後に、エージング基板３２の外部端子群、ボンディングパッド３３、金ワイヤ３０、外部端子１４、電極パッド１３を通じて電力を印加される。すなわち、ウエハ２０上の全てのチップ部２１は一括してエージングされることになる。したがって、ダイシングされた後に、チップ毎にエージングが実施される従来の場合に比べて効率がよく、しかも、エージングのために必要なソケットを専用的に用意しなくて済むため、エージングに必要な経費を節減することができる。
【００２７】
エージングが終了すると、エージング基板３２とウエハ２０とが相対的に離間されることによって、各金ワイヤ３０がボール３１のネックの部位でそれぞれ引き千切られる。金ワイヤ３０がボール３１のネックの部位で引き千切られると、図５（ｂ）に示されているように、外部端子１４の上に熱圧着されたボール３１によってバンプ１６が形成された状態になる。バンプ１６は略半球形状に形成されて外部端子１４の平坦面の上に突設された状態になっている。
【００２８】
以上のようにしてバンプ１６群が形成されたウエハ２０は、ダイシング工程（図示せず）において各チップ１１にそれぞれダイシングされる。外部端子１４群、樹脂封止膜１５およびバンプ１６群はウエハ２０の状態において既に形成されているため、ダイシング後のチップ１１によって図１に示されているＣＳＰ・ＩＣ１０が製造された状態になる。
【００２９】
以上のようにして製造されたＣＳＰ・ＩＣ１０は実装基板に図１（ｃ）に示されているように実装される。図１（ｃ）に示されている実装基板４０はガラス含浸エポキシ樹脂基板やセラミック基板等の絶縁基板によって形成された本体４１を備えており、本体４１の上面にはランド４２が複数個、ＣＳＰ・ＩＣ１０におけるバンプ１６群に対応するように配列されている。
【００３０】
ＣＳＰ・ＩＣ１０が実装基板４０に実装されるに際して、実装基板４０のランド４２群には半田ペースト（図示せず）がスクリーン印刷法等によって予め塗布される。次いで、ＣＳＰ・ＩＣ１０がバンプ１６群側を下向きにした状態で実装基板４０の上に対向され、各バンプ１６が各ランド４２に半田ペーストによってそれぞれ粘着されて仮止めされる。
【００３１】
この状態で、ＣＳＰ・ＩＣ１０が実装基板４０と共に加熱炉を通されると、バンプ１６とランド４２との間には半田ペーストによって半田付け部４３が形成されるため、図１（ｃ）に示されているように、ＣＳＰ・ＩＣ１０は実装基板４０にリフロー半田付けされた状態になる。すなわち、ＣＳＰ・ＩＣ１０は実装基板４０にフリップ・チップ接続されたことになる。
【００３２】
前記実施形態によれば次の効果が得られる。
▲１▼ チップの第１主面に形成された複数個の電極パッドにワイヤボンディングによって外部端子を形成し、第１主面の上に樹脂封止膜を外部端子群をその上面を露出させた状態で樹脂封止するように形成することにより、パッケージをチップの大きさと同等に構成することができるとともに、樹脂封止膜および外部端子を形成するのにプリント配線基板やフィルムキャリアを使用しなくて済むため、製造コストを抑制することができる。
【００３３】
▲２▼ 外部端子の上にバンプをワイヤボンディングによって形成することにより、実装基板へフリップ・チップ接続によって実装することができるため、実装作業を簡単に実施することができる。
【００３４】
▲３▼ ワイヤボンディング技術を使用して外部端子およびバンプを形成することにより、特殊なプロセスを使用せずに済むため、ＣＳＰ・ＩＣの製造コストを低減することができる。
【００３５】
▲４▼ ウエハの外部端子群側主面に液状樹脂を被着して樹脂封止膜を外部端子群を樹脂封止するように形成するとともに、樹脂封止膜の表層部を除去して外部端子を露出させることにより、特殊なプロセスを使用せずに済むため、前記▲３▼とあいまってＣＳＰ・ＩＣの製造コストを低減することができる。
【００３６】
▲５▼ ワイヤボンディング技術を利用してウエハの段階でエージングを一括して実施することにより、特殊なソケットの開発の省略とあいまって、ＣＳＰ・ＩＣの製造コストをより一層低減することができる。
【００３７】
図６は本発明の実施形態２であるＣＳＰ・ＩＣの製造方法を示しており、（ａ）は外部端子形成工程後の拡大部分正面断面図、（ｂ）は樹脂封止膜形成工程後の拡大部分正面断面図、（ｃ）は製造後の一部切断正面図である。
【００３８】
本実施形態２が前記実施形態１と異なる点は、外部端子１４Ａがワイヤボンディングを繰り返されることによって多段に構成されているとともに、樹脂封止膜１５Ａは外部端子１４Ａの最上段のボール２４Ａが表面から突出するように形成されている点にある。
【００３９】
本実施形態２によれば、外部端子１４Ａの最上段のボール２４Ａによってバンプ１６を実質的に構成することができるため、前記実施形態１におけるバンプ形成工程を省略することができる。
【００４０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
例えば、ウエハ段階でのエージングはボンディングワイヤを利用して実施するに限らず、図７に示されているように、エージング基板３２Ａに突設されたプローブ針３５をウエハ２０の各チップ部２１における外部端子１４に接触させて実施するようにしてもよい。
【００４２】
ちなみに、ウエハ段階でのボンディングワイヤを利用したエージングは、バンプ１６の形成工程において実施するに限らず、外部端子１４の形成工程において実施してもよい。
【００４３】
外部端子およびバンプを形成するためのボンディングワイヤとしては、金ワイヤを使用するに限らず、半田ワイヤ等の導電性を有するワイヤを使用することができる。殊に、バンプは半田ワイヤを使用して形成すると、半田バンプを形成することができるため、実装基板へ簡単に実装することができる。
【００４４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００４５】
半導体チップの第１主面に形成された複数個の電極パッドにワイヤボンディングによって外部端子を形成し、第１主面の上に樹脂封止膜を外部端子群がその上面を露出させた状態で樹脂封止するように形成することにより、パッケージをチップの大きさと同等に構成することができるとともに、樹脂封止膜および外部端子を形成するのにプリント配線基板やフィルムキャリアを使用しなくて済むため、製造コストを抑制することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る半導体装置を示しており、（ａ）は一部切断正面図、（ｂ）は底面図、（ｃ）はその実装状態の一部省略一部切断正面図である。
【図２】本発明の一実施形態である半導体装置の製造方法における外部端子形成工程を示しており、（ａ）は拡大部分正面断面図、（ｂ）は平面図である。
【図３】同じく樹脂封止膜形成工程を示しており、（ａ）は正面図、（ｂ）は拡大部分正面断面図である。
【図４】同じく樹脂封止膜研磨工程を示しており、（ａ）は正面図、（ｂ）は拡大部分正面断面図である。
【図５】同じくバンプ形成およびエージング工程を示しており、（ａ）はエージング時の拡大部分正面断面図、（ｂ）はバンプ形成後の拡大部分正面断面図である。
【図６】本発明の実施形態２であるＣＳＰ・ＩＣの製造方法を示しており、（ａ）は外部端子形成工程後の拡大部分正面断面図、（ｂ）は樹脂封止膜形成工程後の拡大部分正面断面図、（ｃ）は製造後の一部切断正面図である。
【図７】プローブ針によるエージングを示す拡大部分正面断面図である。
【符号の説明】
１０…ＣＳＰ・ＩＣ（半導体装置）、１１…チップ、１２…保護膜、１３…電極パッド、１４、１４Ａ…外部端子、１５、１５Ａ…樹脂封止膜、１６…バンプ、２０…ウエハ、２１…チップ部、２２…キャピラリー、２３…金ワイヤ、２４…ボール、２４Ａ…最上段のボール、２５…スピンチャック、２６…液状樹脂、２７…滴下ノズル、２８…研磨台、２９…研磨工具、３０…金ワイヤ、３１…ボール、３２、３２Ａ…エージング基板、３３…ボンディングパッド、３４…電気配線、３５…プローブ針、４０…実装基板、４１…本体、４２…ランド、４３…半田付け部。
Claims (2)
- 第１主面に形成された複数の集積回路とこの集積回路に接続された複数の電極とを有する半導体ウエハを準備する工程、
前記半導体ウエハの複数の電極のそれぞれに接続される複数の外部端子を前記第１主面上に形成する工程、
前記半導体ウエハの第１主面上および前記複数の外部端子上を樹脂によって覆う樹脂封止工程、
前記複数の外部端子のそれぞれの上部が露出するように前記樹脂封止膜を研磨する工程、
前記露出された複数の外部端子上部のそれぞれに複数のバンプを形成する工程、
前記複数の外部端子のそれぞれにエージング基板の電気配線のそれぞれを電気的に接続し、前記半導体ウエハの段階でエージングを一括して実施する工程と、
前記複数のバンプが形成された半導体ウエハを複数のチップに分割する工程、
を有することを特徴とする半導体装置の製造方法。 - 前記半導体ウエハの段階でエージングを一括して実施する工程が、前記複数の外部端子のそれぞれにエージング基板に突設されたプローブ針を接触させて実施されることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21520696A JP3688065B2 (ja) | 1996-07-26 | 1996-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21520696A JP3688065B2 (ja) | 1996-07-26 | 1996-07-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050772A JPH1050772A (ja) | 1998-02-20 |
| JP3688065B2 true JP3688065B2 (ja) | 2005-08-24 |
Family
ID=16668457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21520696A Expired - Fee Related JP3688065B2 (ja) | 1996-07-26 | 1996-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688065B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3516592B2 (ja) * | 1998-08-18 | 2004-04-05 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| US6063646A (en) * | 1998-10-06 | 2000-05-16 | Japan Rec Co., Ltd. | Method for production of semiconductor package |
| JP3446825B2 (ja) | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| US6495916B1 (en) | 1999-04-06 | 2002-12-17 | Oki Electric Industry Co., Ltd. | Resin-encapsulated semiconductor device |
| EP1154474A4 (en) * | 1999-08-23 | 2008-07-16 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF |
| JP2002118199A (ja) | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP4222092B2 (ja) | 2003-05-07 | 2009-02-12 | 富士電機デバイステクノロジー株式会社 | 半導体ウェハ、半導体装置および半導体装置の製造方法 |
| KR100696190B1 (ko) | 2004-12-14 | 2007-03-20 | 한국전자통신연구원 | 플립 칩 본딩방법 |
| JP2009094434A (ja) * | 2007-10-12 | 2009-04-30 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2009105197A (ja) * | 2007-10-23 | 2009-05-14 | Toshiba Corp | バンプ構造、半導体装置およびその製造方法 |
| KR20100109241A (ko) * | 2009-03-31 | 2010-10-08 | 삼성전자주식회사 | 칩 적층 패키지 및 그 제조방법 |
| JP5884477B2 (ja) * | 2011-12-27 | 2016-03-15 | 日立化成株式会社 | 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いる熱硬化性樹脂組成物 |
-
1996
- 1996-07-26 JP JP21520696A patent/JP3688065B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050772A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316838B1 (en) | Semiconductor device | |
| US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
| US7358178B2 (en) | Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| US20040113246A1 (en) | Method of packaging at a wafer level | |
| TWI294655B (ja) | ||
| KR20150041029A (ko) | Bva 인터포저 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JP3688065B2 (ja) | 半導体装置の製造方法 | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JPH1084076A (ja) | 半導体装置およびその製造方法 | |
| KR20050065318A (ko) | 반도체장치 및 그 제조 방법 | |
| US7279360B2 (en) | Semiconductor device and method of packaging the same | |
| US6528343B1 (en) | Semiconductor device its manufacturing method and electronic device | |
| JP2000150557A (ja) | 半導体装置およびその製造方法 | |
| JP4007917B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2002368189A (ja) | 半導体スタックドパッケージ及びその製造方法 | |
| JP3235587B2 (ja) | 半導体パッケージとその製造方法 | |
| JPH09223721A (ja) | 半導体装置及びその製造方法及び実装基板及びその製造方法 | |
| JP2002231856A (ja) | 半導体装置及びその製造方法 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| US20210257222A1 (en) | Method for packaging integrated circuit chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |