JP3235587B2 - 半導体パッケージとその製造方法 - Google Patents

半導体パッケージとその製造方法

Info

Publication number
JP3235587B2
JP3235587B2 JP04993499A JP4993499A JP3235587B2 JP 3235587 B2 JP3235587 B2 JP 3235587B2 JP 04993499 A JP04993499 A JP 04993499A JP 4993499 A JP4993499 A JP 4993499A JP 3235587 B2 JP3235587 B2 JP 3235587B2
Authority
JP
Japan
Prior art keywords
electrode pad
conductive wire
wire
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04993499A
Other languages
English (en)
Other versions
JP2000252314A (ja
Inventor
宏希 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04993499A priority Critical patent/JP3235587B2/ja
Publication of JP2000252314A publication Critical patent/JP2000252314A/ja
Application granted granted Critical
Publication of JP3235587B2 publication Critical patent/JP3235587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関し、特にＣＳＰ（チップ・サイズ・パッケージ）に関
する。
【０００２】
【従来の技術】従来、半導体装置のパッケージ構造は、
半導体素子チップをリードフレームやＴＡＢテープ等に
搭載し、半導体素子チップの電極パッドに対してリード
フレームやＴＡＢテープを電気接続した上で、樹脂等に
より封止する構成がとられている。しかしながら、近年
における半導体集積回路等の半導体装置の小型化、薄型
化の要求に伴い、半導体装置のパッケージ構造として、
半導体集積回路が形成された半導体素子チップと同等な
サイズにパッケージサイズを抑えたＣＳＰが提案されて
いる。このＣＳＰでは、前記したリードフレームやＴＡ
Ｂテープ等が用いられていないため、半導体素子チップ
に設けられる取り出し電極を直接的に外部回路に電気接
続する必要があり、そのために取り出し電極は微細化を
図る一方で、外部回路に対して好適な電気接続を行うた
めの構造とする必要がある。このような取り出し電極を
実現するものとして、例えば特開平１０−５０７７２号
公報に記載の技術がある。この技術は、図１５（ａ）に
示すように、半導体素子チップ２０１に絶縁膜２０３で
分離された電極パッド２０２上に金属ワイヤをボールボ
ンディング（金属ワイヤの先端部をボール状とした上で
電極パッドに圧着して接続する技術）した後、金属ワイ
ヤをボール部分から引きちぎってボール部２０４のみを
電極パッド上に残す。次いで、半導体素子チップの表面
に前記ボール部２０４を埋設する膜厚の絶縁膜２０５を
形成した後、図１５（ｂ）のように、その表面を研磨し
てボール部２０４の一部を露呈させている。さらに、こ
のＣＳＰをフリップチップ法によって実装するためのバ
ンプを形成する場合には、同様に金属ワイヤをボールボ
ンディングし、そのボール部分のみを残すことで、前記
絶縁膜の表面上に突出したバンプとして形成することが
可能となる。
【０００３】また、前記したボールを使用する代わり
に、半導体素子チップの表面に絶縁膜を形成した後、必
要な箇所にスルーホールを開口して半導体素子チップ表
面の導電膜を露呈し、この露呈した開口内にメッキ法に
より金属を成長して開口内に埋設することで、前記導電
膜に電気接続されるメッキ層を絶縁膜の表面から露呈さ
せ、このメッキ層により取り出し電極を形成する技術も
提案されている。これらの従来技術によるＣＳＰでは、
いずれも取り出し電極をＣＳＰの電極パッド上に一体的
に形成することができるため、半導体素子チップに対し
てリードフレームやＴＡＢテープ等が不要であり、取り
出し電極の寸法が縮小化でき、半導体素子チップのサイ
ズでのパッケージが実現可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
た従来技術のうち、前者の技術では、半導体素子チップ
の電極パッドにボールボンディングを施し、かつ絶縁膜
で被覆した後に、表面を平坦に研磨する工程が必要であ
るため、その製造設備としては、ボールボンディングを
行うためのワイヤボンディング装置、絶縁膜を塗布する
ための塗布装置、さらにこれに加えて研磨装置が必要と
なる。これら装置のうち、ワイヤボンディング装置や塗
布装置は従来の半導体パッケージを製造する際に用いら
れていた装置をそのまま利用することが可能であるが、
研磨装置はこのＣＳＰを製造するためには新たに配備す
る必要があり、製造設備が大規模なものになる。また、
研磨工程では、樹脂等の絶縁膜と、金属のボールとを同
時に研磨する必要があり、好ましい研磨を実現するため
には適切な研磨剤の選定や、研磨作業管理が要求される
ことになり、かつ研磨作業に熟練が要求される等、製造
の自動化が困難になる。さらに、導電膜の厚みを厚くし
て素子面から実装面までの長さをかせぐ場合には、図１
５（ｃ）のように、ボール部２０４上にボール部２０６
をグを重ねて行う必要があり、ボールボンディングの回
数が増大し、製造コストが高くなるという問題もある。
【０００５】また、後者の技術では、メッキ法により取
り出し電極を形成するために、ワイヤボンディング装置
や研磨装置は不要であるが、絶縁膜の形成後に、開口を
形成するための処理が必要であり、かつその後にウェッ
ト処理であるメッキ工程が必要であり、製造工程が煩雑
化する。また、絶縁膜を厚く形成した場合に、取り出し
電極としてのメッキ層を絶縁膜の開口内に所要の厚さま
で成長するために極めて長いメッキ処理時間が必要であ
り、製造時間が長くなり、結果として製造コストが増加
する。また、メッキ処理でのウェット処理液による半導
体素子チップ内の素子へのダメージが問題となり、ＣＳ
Ｐの品質が問題となる。
【０００６】本発明の目的は、製造工程を低減する一方
で、製造設備が大規模になることがなく、しかも製造の
自動化を可能として短時間での製造が可能な半導体パッ
ケージとその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体素子チップと、前記半導体素子チップの電
極パッド上に立設された導電ワイヤと、前記前記導電ワ
イヤのテール部以外を覆った状態で前記半導体素子チッ
プの表面を被覆する絶縁膜を備えており、前記導電ワイ
ヤを溶断した導電ワイヤの径寸法にほぼ等しい径寸法の
球面状のテール部を取り出し電極として構成する。ここ
で、前記導電ワイヤは、先端部が前記電極パッドにボー
ルボンディングされる。また、本発明においては、半導
体素子チップは、当該半導体素子チップの主面に配置さ
れた下層電極パッドと、前記下層電極パッドの上層に形
成されて前記下層電極パッドに電気接続され、かつ前記
下層電極パッドとは異なる位置に配置された上層電極パ
ッドとを備え、前記上層電極パッドに対して前記導電ワ
イヤが立設される構成とすることが好ましい。
【０００８】本発明の半導体パッケージの製造方法は、
半導体ウェハに形成された１つ以上の素子の電極パッド
に所定の長さの導電ワイヤを立設する工程と、前記導電
ワイヤを所要の長さで溶断して当該導電ワイヤの径寸法
にほぼ等しい径寸法の球面状のテール部を形成する工程
と、前記半導体ウェハの表面を覆うように前記導電ワイ
ヤの長さと同程度の膜厚寸法の絶縁膜を形成する工程
と、前記導電ワイヤの上端のテール部が前記絶縁膜の表
面上に露呈するように前記絶縁膜の表面をクリーニング
する工程と、前記半導体ウェハを切断して前記半導体素
子チップとしての個片に分離する工程を含むことを特徴
とする。ここで、前記電極パッド上に前記導電ワイヤを
立設する工程は、前記電極パッド上に導電ワイヤの先端
部をボールボンディングする工程と、前記導電ワイヤを
前記電極パッドの表面に対してほぼ垂直方向に延長し、
かつ前ボールボンディング部位から所定の長さ位置で溶
断する工程とを含む。また、前記絶縁膜は液状樹脂を前
記半導体ウェハの表面上に塗布形成する。
【０００９】本発明の半導体パッケージは、電極パッド
に対して導電ワイヤを立設するためのワイヤボンディン
グ工程と、前記導電ワイヤのテール部を露呈した状態で
半導体素子チップの表面を被覆するための絶縁膜形成工
程のみで取り出し電極が形成できる。これらの工程を行
うための装置は、従来の半導体装置の製造装置として汎
用的に用いられているものであり、特別な装置を新たに
設備する必要はない。また、各工程での処理において
も、従来の半導体装置の製造処理技術がそのまま利用で
き、処理が複雑化、煩雑化することはなく、かつ熟練度
が要求されることもない。さらに、ワイヤボンディング
工程は１回の処理でよく、製造工程数がいたずらに増加
することもない。また、取り出し電極を必要な高さ寸法
に形成する場合でも、ボンディングワイヤの立設長さを
調整することにより任意の高さ寸法に形成できるため、
メッキ法に比較して処理時間を大幅に短縮することが可
能となる。さらに、前記各処理はいずれもドライプロセ
スで実現でき、ウェットプロセスは不要であるため、素
子へのダメージは生じない。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明のＣＳＰ１００の第１
の参照例の一部を破断した斜視図、図２はその縦断面図
である。半導体素子チップ１０１はシリコンウェハを個
片に切断して形成されており、その主面にはトランジス
タ等の素子や、素子を含む半導体集積回路が形成されて
いるが、この実施形態では、説明を簡略化するために、
Ｎ型基板（コレクタ）Ｃに、Ｐ型ベース層Ｂ及びＮ型エ
ミッタ層Ｅが形成された１つのバイポーラトランジスタ
が構成されているものとする。前記半導体素子チップ１
０１の主面上にはシリコン酸化膜１０２の層間絶縁膜が
形成されており、この層間絶縁膜１０２に設けられたコ
ンタクトホール１０３を通して前記トランジスタのベー
ス、コレクタ、エミッタの各拡散層に電気接続される金
属膜からなる下層電極パッド１０４が形成されている。
さらに、前記下層電極パッド１０４を覆うようにＳＯＧ
の上層絶縁膜１０５が形成されており、この上層絶縁膜
１０５に設けられたスルーホール１０６を通して前記電
極パッド１０４に電気接続される金属膜からなる上層電
極パッド１０７が形成されている。ここで、前記上層電
極パッド１０７は半導体素子チップの主面上のスペース
上の余裕のある平面領域にまで拡大形成されており、こ
れにより前記上層電極パッド１０７は隣接する電極パッ
ド間の間隔がある程度の範囲で自由に設定することが可
能にされている。そして、前記上層電極パッド１０７上
にはボールボンディングによってＡｕワイヤ１０８が接
続されており、前記Ａｕワイヤ１０８は図示上端部のテ
ール部１０８ｂが前記半導体素子チップ１０１の主面に
対してほぼ垂直方向に立設されている。その上で、前記
テール部１０８ｂを球状のバンプして形成した取り出し
電極１０９を残した領域を埋設して前記半導体素子チッ
プ１０１の表面上を封止するように、エポキシ樹脂等の
樹脂膜１１０が形成されている。
【００１１】図３ないし図６は、図１のＣＳＰ１００の
製造方法を工程順に示す図である。先ず、図３（ａ），
（ｂ）の平面図、断面図のように、シリコンウェハＷに
区画された多数個の素子チップ領域のそれぞれに不純物
の拡散工程を経て所要の素子を形成する。前記した例で
はバイポーラトランジスタを形成する。この素子の形成
工程についての説明はここでは省略する。そして、前記
シリコンウェハＷ（すなわち図１、図２の半導体素子チ
ップ１０１に相当する）の主面に形成された素子を覆う
層間絶縁膜１０２としてシリコン酸化膜をＣＶＤ法によ
り形成した後、フォトリソグラフィ技術により前記層間
絶縁膜１０２を選択的に開口し、前記素子の電極部に対
応する箇所にコンタクトホール１０３を開口する。さら
に、全面にアルミニウム等の金属膜を形成し、かつフォ
トリソグラフィ技術により所要のパターンにエッチング
し、下層電極パッド１０４を形成する。このとき、前記
下層電極パッド１０４は前記スルーホール１０３を覆う
位置に配設される。
【００１２】次いで、図４（ａ），（ｂ）の平面図、断
面図のように、前記下層電極パッド１０４を覆うように
ＳＯＧを塗布し、上層絶縁膜１０５を形成する。次い
で、フォトリソグラフィ技術により前記上層絶縁膜１０
５を選択的に開口し、前記下層電極パッド１０４にそれ
ぞれ対応する箇所にスルーホール１０６を開口する。そ
して、全面にアルミニウム等の金属膜を形成し、かつフ
ォトリソグラフィ技術により所要のパターンにエッチン
グし、上層電極パッド１０７を形成する。このとき、前
記上層電極パッド１０７は前記上層絶縁膜１０５上にお
いて、隣接する上層電極パッド１０７が相互に短絡しな
い範囲で任意のパターンとなるように形成する。この場
合、各上層電極パッド１０７のそれぞれの一部は後述す
るボンディングワイヤが規格化された状態でボンディン
グ可能なパターンに形成される。
【００１３】次いで、前記上層電極パッド１０７に対し
てＡｕワイヤ１０８のワイヤボンディングを行う。ワイ
ヤボンディング装置は既存のボールボンディング方式の
ものがそのまま利用できる。すなわち、先ず、図５
（ａ）のように、ワイヤボンディング装置のキャピラリ
Ｃ先端から突出されている直径が６０μｍφ程度の比較
的に太めのＡｕワイヤ１０８の先端を、前記キャピラリ
Ｃの両端に配置されている一対の電極Ｔ間のアーク放電
によって溶融してボンディングボール１０８ａを形成す
る。次いで、図５（ｂ）のように、キャピラリＣを上層
電極パッド１０７に押圧し、ボール１０ａを上層電極パ
ッド１０７に熱圧着により接合する。次いで、図５
（ｃ）のように、キャピラリＣを上方に所要の長さ、こ
こでは約０．１ｍｍ移動してＡｕワイヤ１０８を上層電
極パッド面に対して垂直方向に立設した状態で、図５
（ｄ）のように、再度電極Ｔによるアーク放電によりボ
ンディングワイヤ１０８を溶断する。この溶断によって
Ａｕワイヤ１０８の切断されたテール部１０８ｂは、後
述するように球状の取り出し電極１０９として形成され
ることになる。なお、このとき、キャピラリＣ側のＡｕ
ワイヤ１０８にもボール１０８ａが形成され、このボー
ルは次のボールボンディングに利用される。以上の作業
を各上層電極パッドに対して繰り返し行うことにより、
複数の上層電極パッド上にそれぞれ所要の長さのＡｕワ
イヤが、その球状のテール部１０８ｂを上方に向けて立
設されることになる。このとき、図５（ｃ）の工程での
キャピラリＣの上方への移動距離を各上層電極パッド上
において一定となるように制御することにより、各上層
電極パッド上のＡｕワイヤ１０８の長さをほぼ等しい長
さに制御することが可能となる。また、上層電極パッド
１０７はそれぞれ平面方向に拡大されているため、各Ａ
ｕワイヤ１０８は、隣接するワイヤ間の間隔が等しくな
るように、あるいは所定のパターンとなるように規格化
された位置にボンディングすることが可能となる。
【００１４】次いで、図６（ａ）の概略側面図のよう
に、シリコンウェハＷをスピンコート装置の回転テーブ
ルＲＴに載置し、かつシリコンウェハＷの上方から塗布
ノズルＮにより液状のエポキシ系樹脂を滴下し、シリコ
ンウェハＷの表面に薄く塗布形成する。この塗布した状
態では、図６（ｂ）の断面図のように、前記エポシキ系
樹脂は前記Ａｕワイヤ１０８の上端のテール部１０８ｂ
よりも下側領域を覆う膜厚の樹脂膜１１０として形成さ
れるが、エポキシ系樹脂の一部は前記Ａｕワイヤ１０８
のテール部１０８ｂを覆う状態に塗布形成される。しか
る後、前記樹脂膜１１０に対してキュア処理を行い、樹
脂を硬化させる。その後、前記樹脂膜１１０の表面に対
してＣＦ4 ，ＳＦ6 等のガスを用いたプラズマによるク
リーニングを行うと、図２に示したように、Ａｕワイヤ
１０８のテール部１０８ｂを覆っていた樹脂が除去さ
れ、樹脂膜１１０の表面上にＡｕワイヤ１０８のテール
部１０８ｂが露呈され、取り出し電極１０９として構成
される。
【００１５】しかる後、図示は省略するが、図３に示し
たシリコンウェハＷをスクライブ線に沿ってダイシング
して、個々の半導体素子チップに切断分離することによ
り、図１及び図２に示したＣＳＰ１００が製造される。
このように、前記第１の参照例のＣＳＰでは、上層電極
パッド１０７に対してワイヤボンディング工程、樹脂膜
形成工程、プラズマ処理工程を行うことによりＣＳＰの
取り出し電極１０９の形成が可能となる。これらの装置
は、従来の半導体装置の製造装置として汎用的に用いら
れているものであり、特別な装置を新たに設備する必要
はない。また、各工程での処理においても、従来の半導
体装置の製造処理技術がそのまま利用できるため、処理
が複雑化、煩雑化することはなく、かつ熟練度が要求さ
れることもない。さらに、半導体素子チップ１００の主
面から取り出し電極１０９までの厚みをかせぐ場合で
も、Ａｕワイヤ１０８の長さによって対応できるため、
従来技術のような複数回のワイヤボンディング工程は不
要であり、製造工程数がいたずらに増加することもな
い。また、従来の他の技術のようなメッキ法に比較して
処理時間を大幅に短縮することが可能である。さらに、
これに加えて、前記各処理はいずれもドライプロセスで
実現でき、ウェットプロセスは不要であるため、素子へ
のダメージはなく、ＣＳＰの品質を高いものに維持でき
る。
【００１６】図７は前記第１の参照例のＣＳＰ１００を
実装基板に実装した状態を示す図である。実装基板１０
の電極ランド１１には予め半田１２のメッキ或いは半田
コーティングが施されており、ＣＳＰ１００の樹脂膜１
１０の表面から突出状態に露呈されているＡｕワイヤ１
０８のテール部からなる球状の取り出し電極１０９を前
記実装基板１０の電極ランド１１に位置決めした上で載
置し、リフローによって半田１２を溶融することで、電
極ランド１１に対して取り出し電極１０９を機械的、電
気的に接続することができ、ＣＳＰ１００の実装が行わ
れる。ここで、前記したようにＡｕワイヤ１０８によっ
て半導体素子チップ１０１の表面から取り出し電極１０
９までの長さを稼ぐことで、実装時に取り出し電極１０
９に加えられる熱が半導体素子チップ１０１の主面にま
で影響することが抑制でき、素子の熱ストレスが防止さ
れる。
【００１７】図８は本発明の第２の参照例のＣＳＰ１０
０Ａの一部を破断した斜視図である。前記第１の参照例
では、Ａｕワイヤ１０８の長さが完全に一致されずに、
複数のテール部１０８ｂでの取り出し電極１０９の高さ
に多少の寸法差が生じることがある。そのため、製造さ
れたＣＳＰでは、絶縁膜上に突出される取り出し電極１
０９の上面高さに微小な凹凸が生じ、このような凹凸が
生じると、図７に示した実装時において、高さが低い取
り出し電極１０９において電極ランド１１との間に隙間
が生じることになり、接続が不安定なものになることが
ある。そこで、この第２の参照例では、樹脂膜１１０上
に形成される取り出し電極を同一平面上に平坦化してい
る。なお、他の構成は第１の参照例と同様であり、半導
体素子チップ１０１はシリコンウェハを個片に切断して
形成されており、その主面にはトランジスタ等の素子
や、素子を含む半導体集積回路が形成されている。前記
半導体素子チップ１０１の主面上にはシリコン酸化膜の
層間絶縁膜１０２が形成されており、この層間絶縁膜１
０２に設けられたコンタクトホール１０３を通して前記
素子や集積回路に電気接続される金属膜からなる下層電
極パッド１０４が形成されている。さらに、前記下層電
極パッド１０４を覆うようにＳＯＧの上層絶縁膜１０５
が形成されており、この上層絶縁膜１０５に設けられた
スルーホール１０６を通して前記下層電極パッド１０４
に電気接続される金属膜からなる上層電極パッド１０７
が配列形成されている。また、前記上層電極パッド１０
７上にはボールボンディングによってＡｕワイヤ１０８
が前記半導体素子チップ１０１の主面に対してほぼ垂直
方向に向けて接続されている。さらに、前記Ａｕワイヤ
の上端の球状のテール部１０８ｂを残した領域を埋設し
て封止するように、エポキシ樹脂等の樹脂膜１１０が形
成されている。そして、この第２の参照例では、前記樹
脂膜１１０の表面上に露呈された前記Ａｕワイヤ１０８
のテール部１０８ｂは、前記樹脂膜１１０の表面に沿っ
て偏平な板状の取り出し電極１０９Ａとして形成されて
いる。
【００１８】この第２の参照例のＣＳＰ１００Ａの製造
工程は、図３〜図６に示した工程と同じ工程が採用でき
る。ただし、ここでは、図６の工程の後に、次の工程を
行っている。すなわち、図６の工程を経たシリコンウェ
ハＷに対し、図９（ａ）の断面図のように、ある程度の
柔軟性のある平坦なシート２０を介して、前記シリコン
ウェハＷの表面をプレス板２１により加圧し、前記Ａｕ
ワイヤ１０８のテール部１０８ｂに対してワイヤ長さ方
向のプレス加工を施す。このプレス加工により、図９
（ｂ）のように、前記Ａｕワイヤ１０８の球状のテール
部１０８ｂは押し潰され、樹脂膜１１０の表面に沿って
円板状に平坦化された取り出し電極１０９Ａとして形成
される。しかる後、前記シリコンウェハＷをスクライブ
線に沿ってダイシングし、図８に示したように、個々の
半導体素子チップに切断分離する。この切断分離された
各半導体素子チップには、前記各工程によりその主面上
にＡｕワイヤ１０８による取り出し電極１０９Ａが形成
されているため、各半導体素子チップは直ちにＣＳＰ１
００Ａとして構成され、その実装が可能となる。
【００１９】図１０は前記第２の参照例のＣＳＰ１００
Ａを実装基板に実装した状態を示す図である。実装基板
１０の電極ランド１１には予めＡｕ１３がスクリーン印
刷されており、ＣＳＰ１００Ａの樹脂膜１１０の表面に
形成されている平坦な取り出し電極１０９Ａを前記実装
基板１０の電極ランド１１に載置し、リフローによって
Ａｕ１３を溶融することで電極ランド１１に取り出し電
極１０９Ａを機械的、電気的に接続することができ、Ｃ
ＳＰ１００Ａの実装が行われる。
【００２０】なお、この第２の参照例では、図示は省略
するが、本発明の前記第２のＣＳＰを実装する際には、
取り出し電極に半田バンプ或いは金バンプを形成し、こ
れらのバンプを利用して実装基板の電極ランドに対して
接続を行うことも可能である。前記バンプとしては、取
り出し電極に印刷あるいはメッキした半田や金をリフロ
ーし、その表面張力を利用して球状に整形する方法が採
用できる。なお、従来技術で説明したボールボンディン
グによるバンプを形成する技術も適用できるが、工程数
が増加する点では好ましくない。
【００２１】図１１は本発明の第１の実施形態の一部を
破断した斜視図である。前記第１の参照例では、複数の
取り出し電極が球状であり、第２の参照例では平坦状で
あるため、各取り出し電極の平面寸法がＡｕワイヤ１０
８の径寸法よりも大きくなり、隣接する電極間の間隔寸
法が小さくなって、ＣＳＰを微細化、多ピン化したとき
に短絡の問題が生じることもある。そこで、第１の実施
形態では、取り出し電極の径寸法を低減している。な
お、前記第１及び第２の参照例と同一部分には同一符号
を付してあり、ここではその説明は省略する。この第１
の実施形態では、Ａｕワイヤ１０８のテール部１０８ｂ
を径寸法を増大することなく図１１に示されるように球
面状をした状態で樹脂膜１１０の表面上に露呈すること
で取り出し電極１０９Ｂとして構成している。
【００２２】前記第１の実施形態の製造工程方法は前記
第１の参照例の製造工程と同様であるが、ワイヤボンデ
ィング工程が若干異なっている。すなわち、図３，図４
に示した工程によって上層電極パッドを形成した後、図
１２のように、上層電極パッド１０７に対してワイヤボ
ンディングを行う。基本的には、第１の参照例と同様で
あるが、図１２（ａ）のように、ワイヤボンディング装
置のキャピラリＣの先端から突出されているＡｕワイヤ
１０８の先端をアーク放電によって溶融してボンディン
グボール１０８ａを形成する。次いで、図１２（ｂ）の
ように、キャピラリＣを上層電極パッド１０７に押圧
し、ボール１０８ａを上層電極パッド１０７に接合す
る。次いで、図１２（ｃ）のように、キャピラリＣを上
方に所要の長さ移動してＡｕワイヤ１０８を上層電極パ
ッド１０７面に対して垂直方向に立設する。そして、こ
の状態で、図１２（ｄ）のように、再度アーク放電によ
りＡｕワイヤ１０８を溶断する。このとき、アーク放電
のエネルギを第１の参照例の場合よりも低めに設定する
ことにより、溶断されたＡｕワイヤ１０８のうち、下層
電極パッド１０７にボンディングされた側のＡｕワイヤ
の溶断部のテール部１０８ｂは第１の参照例のような球
状になることはなく、径寸法が小さな取り出し電極１０
９Ｂが形成される。
【００２３】これにより、上層パッド１０７上には上端
部のテール部１０８ｂが単に溶断された状態のＡｕワイ
ヤ１０８が立設されることになる。このため、その後に
図６に示した工程と同様に樹脂膜１１０を塗布形成し、
かつプラズマによるクリーニングを施すことにより、図
１３にその断面図を示すように、樹脂膜１１０上にＡｕ
ワイヤと同径の取り出し電極１０９Ｂが露呈されたＣＳ
Ｐ１００Ｂが製造される。また、この第１の実施形態の
ＣＳＰを実装する場合には、図示は省略するが、図１０
に示した第２の参照例の場合と同様に、実装基板の電極
ランドには予めＡｕをスクリーン印刷しておき、ＣＳＰ
１００Ｂの樹脂膜の表面に形成されている取り出し電極
１０９Ｂを前記実装基板の電極ランドに載置し、リフロ
ーによってＡｕを溶融することで電極ランドに取り出し
電極を機械的、電気的に接続することができ、ＣＳＰの
実装が行われる。したがって、この実施形態では、取り
出し電極がＡｕワイヤの径寸法にほぼ等しいため、隣接
する電極間の短絡を防止する上で有利であり、高集積、
高密度のＣＳＰに適用することが可能となる。
【００２４】ここで、前記実施形態では、下層電極パッ
ド１０４の配置が規格化されていない場合に、上層配線
パッド１０７により配置を規格化した例を示したが、取
り出し電極の配置が規格化されることが要求されない場
合には、下層電極パッド１０４に対して前記したＡｕワ
イヤ１０８による取り出し電極１０９Ｂの形成を行って
もよい。また、取り出し電極の規格化の要求の有無にか
かわらず、下層電極パッド１０４の配置とは異なる配置
の取り出し電極を形成する場合には、前記した実施形態
と同様に上層電極パッド１０７を形成し、その上層電極
パッド１０７の任意の位置に取り出し電極を配置すれば
よい。
【００２５】また、図１４に第１の参照例の場合での概
略構成を示すように、Ａｕワイヤ１０８が変形容易であ
ることを利用し、ワイヤボンディング工程においてＡｕ
ワイヤ１０８を傾斜させ、あるいはその一部を曲げ形成
してテール部１０８ｂの平面位置を下層電極パッド１０
４に対して変えることにより、取り出し電極１０９の配
置を変更することも可能である。この参照例では、半導
体素子チップ１０１の主面上では離間配置される下層電
極パッド１０４に対して、それぞれ接続されるＡｕワイ
ヤ１０８を傾斜状態に延長し、各Ａｕワイヤ１０８のテ
ール部１０９がほぼ同一平面上に位置するようにそれぞ
れの長さに調整している。そして、各Ａｕワイヤ１０８
のテール部１０９のみを露呈するように樹脂膜１１０で
封止を行っている。このため、樹脂膜１１０の表面にお
いては、各Ａｕワイヤ１０８のテール部１０９で構成さ
れる取り出し電極１０９はその隣接間隔が縮小されるこ
とになる。あるいは、半導体素子チップの主面では規格
化されていない下層電極パッドに対し、取り出し電極を
規格化することが可能となる。このようにすれば、上層
電極パッドを形成する必要はなく、ＣＳＰの構造をより
簡略化することが可能となる。
【００２６】ここで、前記実施形態では、半導体素子チ
ップとして１つのバイポーラトランジスタで構成される
半導体素子チップに適用した例を示しているか、複数の
トランジスタを含む半導体素子チップはもとより、Ｉ
Ｃ，ＬＳＩ等の高密度化された素子回路を含む半導体素
子チップに対して本発明が適用できることは言うまでも
ない。また、導電ワイヤはＡｕに限られるものではな
く、ボールボンディングが可能であれば他の金属材料で
あってもよい。また、絶縁膜はエポキシ系樹脂に限られ
るものではなく、塗布により成膜が可能であれば同様に
適用することが可能である。
【００２７】
【発明の効果】以上説明したように本発明は、半導体素
子チップの電極パッド上に立設された導電ワイヤのテー
ル部を封止用の絶縁膜から露呈させ、前記導電ワイヤを
溶断した導電ワイヤの径寸法にほぼ等しい径寸法の球面
状のテール部を取り出し電極としているので、隣接する
取り出し電極間の短絡を防止する上で有利であり、高集
積、高密度のＣＳＰに適用することが可能になる。ま
た、その製造方法においては、電極パッドに対して導電
ワイヤを立設するためのワイヤボンディング工程と、前
記導電ワイヤのテール部を露呈した状態で半導体素子チ
ップの表面を被覆するための絶縁膜形成工程のみで取り
出し電極が形成できる。特に、テール部については導電
ワイヤを所定の長さで溶断して球面状にするのみでよい
ため、第１及び第２の参照例のようなテール部を加工す
る工程も不要になる。したがって、従来技術における２
回以上のボンディング工程や研磨工程のような特殊な装
置及び処理工程が不要となり、既存の半導体装置の製造
にかかわる汎用の設備及び汎用技術を用いるだけでＣＳ
Ｐが製造でき、製造の容易化と、製造工程の低減が可能
となる。また、１回のワイヤボンディング工程のみで
も、導電ワイヤの立設長さを調整することにより任意の
高さ寸法に形成できるため、メッキ法に比較して処理時
間を大幅に短縮することが可能となる。さらに、前記各
処理はいずれもドライプロセスで実現でき、ウェットプ
ロセスは不要であるため、素子へのダメージが抑制で
き、品質の高い半導体パッケージが得られる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの第１の参照例の一
部を破断した斜視図である。
【図２】図１の縦断面図である。
【図３】第１の参照例の製造工程のその１の平面図と断
面図である。
【図４】第１の参照例の製造工程のその２の平面図と断
面図である。
【図５】ワイヤボンディング工程を説明するための模式
図である。
【図６】絶縁膜の形成工程を説明するための断面図であ
る。
【図７】第１の参照例の実装構造を示す断面図である。
【図８】第２の参照例の一部を破断した斜視図である。
【図９】第２の参照例の製造工程の一部を示す断面図で
ある。
【図１０】第２の参照例の実装構造を示す断面図であ
る。
【図１１】第１の実施形態の一部を破断した斜視図であ
る。
【図１２】第１の実施形態のワイヤボンディング工程を
説明するための模式図である。
【図１３】第１の実施形態の断面図である。
【図１４】本発明の他の実施形態の断面図である。
【図１５】従来の半導体パッケージの一例の断面図であ
る。
【符号の説明】
１００，１００Ａ，１００Ｂ ＣＳＰ １０１ 半導体素子チップ １０２ 層間絶縁膜 １０３ コンタクトホール １０４ 下層電極パッド １０５ 上層絶縁膜 １０６ スルーホール １０７ 上層電極パッド １０８ Ａｕワイヤ １０９，１０９Ａ，１０９Ｂ 取り出し電極 １１０ 樹脂膜
フロントページの続き (56)参考文献 特開 平３−94438（ＪＰ，Ａ) 特開 平５−3183（ＪＰ，Ａ) 特開 平５−343408（ＪＰ，Ａ) 特開 平10−65054（ＪＰ，Ａ) 特開 平２−189926（ＪＰ，Ａ) 特開 平８−55856（ＪＰ，Ａ) 特開 平２−49460（ＪＰ，Ａ) 特開 平10−256427（ＪＰ，Ａ) 実開 平１−130530（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/56 H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子チップと、前記半導体素子チ
    ップの電極パッド上に立設された導電ワイヤと、前記前
    記導電ワイヤのテール部以外を覆った状態で前記半導体
    素子チップの表面を被覆する絶縁膜とを備え、前記導電
    ワイヤを溶断した当該導電ワイヤの径寸法にほぼ等しい
    径寸法の球面状の前記テール部を取り出し電極とするこ
    とを特徴とする半導体パッケージ
  2. 【請求項２】 前記導電ワイヤは、先端部が前記電極パ
    ッドにボールボンディングされている請求項１に記載の
    半導体パッケージ。
  3. 【請求項３】 前記半導体素子チップは、当該半導体素
    子チップの主面に配置された下層電極パッドと、前記下
    層電極パッドの上層に形成されて前記下層電極パッドに
    電気接続され、かつ前記下層電極パッドとは異なる位置
    に配置された上層電極パッドとを備え、前記上層電極パ
    ッドに対して前記導電ワイヤが立設されている請求項１
    又は２に記載の半導体パッケージ。
  4. 【請求項４】 前記導電ワイヤは金（Ａｕ）ワイヤで構
    成される請求項１ないし３のいずれかに記載の半導体パ
    ッケージ。
  5. 【請求項５】 半導体ウェハに形成された１つ以上の素
    子の電極パッドに所定の長さの導電ワイヤを立設する工
    程と、前記導電ワイヤを所要の長さで溶断して当該導電
    ワイヤの径寸法にほぼ等しい径寸法の球面状のテール部
    を形成する工程と、前記半導体ウェハの表面を覆うよう
    に前記導電ワイヤの長さと同程度の膜厚寸法の絶縁膜を
    形成する工程と、前記導電ワイヤの上端の前記テール部
    が前記絶縁膜の表面上に露呈するように前記絶縁膜の表
    面をクリーニングする工程と、前記半導体ウェハを切断
    して前記複数の素子を個片に分離する工程を含むことを
    特徴とする半導体パッケージの製造方法。
  6. 【請求項６】 前記電極パッド上に前記導電ワイヤを立
    設する工程は、前記電極パッド上に導電ワイヤの先端部
    をボールボンディングする工程と、前記導電ワイヤを前
    記電極パッドの表面に対してほぼ垂直方向に延長し、か
    つ前ボールボンディング部位から所定の長さ位置で溶断
    する工程とを含む請求項５に記載の半導体パッケージの
    製造方法。
  7. 【請求項７】 前記絶縁膜は液状樹脂を前記半導体ウェ
    ハの表面上に塗布形成する請求項５又は６に記載の半導
    体パッケージの製造方法。
JP04993499A 1999-02-26 1999-02-26 半導体パッケージとその製造方法 Expired - Fee Related JP3235587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04993499A JP3235587B2 (ja) 1999-02-26 1999-02-26 半導体パッケージとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04993499A JP3235587B2 (ja) 1999-02-26 1999-02-26 半導体パッケージとその製造方法

Publications (2)

Publication Number Publication Date
JP2000252314A JP2000252314A (ja) 2000-09-14
JP3235587B2 true JP3235587B2 (ja) 2001-12-04

Family

ID=12844861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04993499A Expired - Fee Related JP3235587B2 (ja) 1999-02-26 1999-02-26 半導体パッケージとその製造方法

Country Status (1)

Country Link
JP (1) JP3235587B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798452B1 (en) 1997-07-28 2004-09-28 Matsushita Electric Industrial Co., Ltd. Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4851794B2 (ja) 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798452B1 (en) 1997-07-28 2004-09-28 Matsushita Electric Industrial Co., Ltd. Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device

Also Published As

Publication number Publication date
JP2000252314A (ja) 2000-09-14

Similar Documents

Publication Publication Date Title
US7019397B2 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
JP3142723B2 (ja) 半導体装置及びその製造方法
JP3530761B2 (ja) 半導体装置
US6462399B1 (en) Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US7241643B1 (en) Wafer level chip scale package
US8058100B2 (en) Method for fabricating chip scale package structure with metal pads exposed from an encapsulant
US6717252B2 (en) Semiconductor device
US20020132461A1 (en) Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same
JPH09330934A (ja) 半導体装置及びその製造方法
JP2003051580A (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP3651346B2 (ja) 半導体装置およびその製造方法
JP3189799B2 (ja) 半導体装置の製造方法
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
JP2002093942A (ja) 半導体装置およびその製造方法
US20060163729A1 (en) Structure and manufacturing method of a chip scale package
JP3235587B2 (ja) 半導体パッケージとその製造方法
US20040089946A1 (en) Chip size semiconductor package structure
JPH1050772A (ja) 半導体装置およびその製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP2002110856A (ja) 半導体装置の製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees