JP2002134545A - 半導体集積回路チップ及び基板、並びにその製造方法 - Google Patents

半導体集積回路チップ及び基板、並びにその製造方法

Info

Publication number
JP2002134545A
JP2002134545A JP2000327709A JP2000327709A JP2002134545A JP 2002134545 A JP2002134545 A JP 2002134545A JP 2000327709 A JP2000327709 A JP 2000327709A JP 2000327709 A JP2000327709 A JP 2000327709A JP 2002134545 A JP2002134545 A JP 2002134545A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
insulating layer
metal
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000327709A
Other languages
English (en)
Inventor
Ken Ogura
謙 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000327709A priority Critical patent/JP2002134545A/ja
Priority to US09/883,363 priority patent/US6706554B2/en
Publication of JP2002134545A publication Critical patent/JP2002134545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05678—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 （修正有） 【課題】 電極パッドを微細化し、集積回路チップの微
細化を図る半導体集積回路チップ、半導体集積回路基
板、半導体集積回路チップの製造方法、及び集積回路基
板の製造方法を提供する。 【解決手段】 集積回路チップ１０の入出力端子となる
電極パッド１４上に、導電性を有する導電性材料からな
る金属体柱２５を電極パッド１４面に対して垂直に形成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路チ
ップ及び基板、並びにその製造方法にかかり、特に、入
出力端子となる電極パッドを微細化し、延いては半導体
集積回路チップ自体を微細化した、半導体集積回路チッ
プ及び基板、並びにその製造方法に関する。
【０００２】
【従来の技術】従来より、より複雑な機能をより高速に
行いつつより微細化された半導体集積回路チップが要求
されており、微細化を追求するためにベアチップの性能
を高めながらチップパッケージサイズを縮小する技術
が、特に要求される。そこで、ベアチップサイズに近い
寸法でプリント基板上への実装が可能であり、高密度小
型パッケージを作ることができ、かつ、チップの性能向
上を図ることができる場合も多いことから、ＣＳＰ（ch
ip size package）などは特に重要視されている。
【０００３】このＣＳＰは種々の製造方法により製造す
ることが可能である。しかし、何れの製造方法によって
製造されたＣＳＰ等集積回路チップであっても、プリン
ト基板に電気的に接続する際に、ＣＳＰ等集積回路チッ
プの接続部分が小さいとパターンニングができない、プ
リント基板に集積回路チップの電極を合わせることがで
きない等の理由から、接続部分はある程度の大きさに寸
法を確保しなければならない。そこで、ＣＳＰ等集積回
路チップには、再配線層や、パッド再配置を設けること
により、外部のプリント基板が必要とする寸法の接続電
極を形成している。
【０００４】具体的には、例えば、μＢＧＡを代表例と
するチップレベルでのＣＰＳ製造方法では、弾性体であ
るエラストマ（Elastomer）１２０を有するインナーリ
ード（Inner-lead）１２２付のTAB Tape１２４を集積
回路基板１５０に付けた後に電極としてのハンダボール
１２６を形成する（図４８（Ａ）参照）。
【０００５】また、ウエハ状態において組立てる技術で
あるウエハレベルでのＣＳＰ製造方法では、ウエハの状
態でメタルポスト（金属体柱）１２８の形成と封止樹脂
の形成とを行った後に電極としてのハンダボール１２６
の形成を行う（図４８（Ｂ）参照）。また、図４９
（Ｃ）に示すように、ハンダボールの代わりに金属メッ
キによってバンプ１３０を形成する方法もある。
【０００６】更に、ウエハレベルのＣＳＰ製造方法で
は、ワイヤ・ボンディング技術を応用して、Aｕワイヤ
でＳ字状のマイクロスプリング１３２を電極としてウエ
ハ上に形成する（図４９（Ｄ）参照）。
【０００７】なお、これらの場合、図４９（Ｅ）に示す
ように、集積回路チップの周囲の電極パッドの面積Ｂと
集積回路の能動部分の面積Ａとの合計が集積回路チップ
の面積となる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
半導体集積回路チップの製造方法では、以下のような問
題があった。
【０００９】まず、図４８（Ａ）に示すチップレベルで
のＣＰＳ製造方法では、ハンダボールと集積回路の能動
部分との接続において、ハンダボールを使用するための
再配線層電極パッドの形成を必要とするが、ハンダボー
ルのサイズが大きいため電極パッドもある程度の大きさ
を必要とする。その結果、集積回路チップの電極部分の
寸法は特に微細化されず、集積回路チップ全体として微
細化は困難であるという問題がある。加えて、再配線層
と再配置パッドの形成を要するので製造工程が多いとい
う問題もある。
【００１０】また、図４８（Ｂ）に示すウエハレベルで
のＣＳＰ製造方法では、接続に用いるハンダボールが機
械的に形成されたものを個々の部分品として取り扱うも
のであり、やはりハンダボールのサイズが大きいために
電極パッドもある程度の大きさを必要とし、微細化は困
難である。加えて、ハンダボールが基板と直接接触して
いるため、外部のプリント基板に接続した場合に、互い
の応力によって断線しやすいという問題もある。これ
は、金属メッキを施した場合も同様である（図４９
（Ｃ）参照）。
【００１１】さらに、図４９（Ｄ）に示すマイクロスプ
リングと称する金属線をボンデイングする方法によって
も、マイクロスプリングを形成する可能な最小ピッチは
１４０μｍ程度であるので微細化は困難である。
【００１２】そして、何れの方法によって製造された集
積回路チップであっても、プロービング用の探針を当て
るのにある程度の面積（１００μｍから６０μｍ程度）
が必要であり、電極パッドの微細化には限度があるとい
う問題がある。
【００１３】本発明は、上記問題を解決すべく成された
ものであり、電極パッドを微細化し、延いては、半導体
集積回路チップ及び基板、並びにその製造方法の提供を
目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明は、入出力端子となる電極パッドを備
え、前記電極パッド上、かつ、当該電極パッド面に対し
て垂直に設けられ、前記電極パッドと導通する導電性材
料からなる金属体柱を形成したことを特徴とする。
【００１５】請求項１の発明では、集積回路チップの入
出力端子となる電極パッド上に、導電性を有する金属体
柱を電極パッド面に対して垂直に形成する。この金属体
柱は、再配線層を介さずに直接電極パッド上に形成され
ていることから、電極パッド形成の際に再配線層を形成
する必要がない。従って、再配線層のサイズを考慮する
必要がなく、電極パッドの微細化を図ることができ、延
いては集積回路チップ全体を微細化することができる。
また、電極パッドを微細化したことから、集積回路の能
動部分に配置したとしても電極パッドが集積回路を干渉
しないため、電極パッドを集積回路の能動部分にも配置
することができる。このことによっても集積回路チップ
を微細化することができる。なお、場合によっては、電
極パッドを介さずに直接金属柱を形成する。
【００１６】なお、金属体柱は、フォトリソ、エッチン
グ等のいわゆる集積回路技術を用いて形成することがで
きる。また、金属体柱は一つの金属材料から形成する必
要はなく、複数の金属材料により層状に形成してもよ
い。さらに、先端部にハンダバンプを設けることもで
き、ハンダバンプは、フォトリソ、エッチング等いわゆ
る集積回路技術を用いて形成してもよく、ハンダ槽やメ
ッキ槽等に浸漬することにより形成してもよい。
【００１７】請求項２の発明は、前記請求項１の半導体
集積回路チップにおいて、前記金属体柱の先端部を、溶
融した電気的接続材料に対して毛細管現象を発生させる
形状としたことを特徴とする。
【００１８】請求項２の発明では、前記請求項１の半導
体集積回路チップにおいて、前記金属体柱の先端部の形
状を、溶融した電気的接続材料に対して毛細管現象を発
生させる形状に形成する。毛細管現象を発生させる形状
としては、例えば、金属体柱の先端部の形状を凹凸状に
形成することができる。これにより、例えば、金属体柱
の先端部をハンダ槽やメッキ槽に浸漬した場合に凹凸の
凹部に溶融ハンダやメッキ液が入りこみ、その周辺のハ
ンダ、メッキ液には表面張力が生じる。従って、この先
端部に容易にハンダブンプを形成することができる。
【００１９】請求項３の発明は、前記請求項１乃至請求
項３の何れか１項に記載の半導体集積回路チップにおい
て、前記電気的接続材料は溶融ハンダであることを特徴
とする。
【００２０】請求項３の発明では、前記請求項１乃至請
求項３の何れか１項に記載の半導体集積回路チップにお
ける金属体柱の先端部に、電気的接続材料である溶融ハ
ンダを付着させ、ハンダバンプ等の接続端子を形成す
る。従って、集積回路チップを外部のプリント基板と接
続する際に、この溶融ハンダを軟化溶融させることで集
積回路チップとプリント基板とを容易に接続することが
できる。また、金属体柱の先端に溶融ハンダを付着させ
てハンダバンプを形成することから、このハンダバンプ
の大きさが電極パッドの大きさに影響せず、電極パッド
の微細化を図ることができる。
【００２１】請求項４の発明は、請求項１乃至請求項３
の何れか１項に記載の半導体集積回路チップと、前記電
極パッドの配列と相対的に一致する配列で形成された配
線パターンを備えた基板と、を備えたことを特徴とす
る。
【００２２】請求項４の発明では、基板に、前記請求項
１乃至請求項３の何れか１項に記載の半導体集積回路チ
ップにおける電極パッドと相対的に一致する配列で配線
パターンを形成し、この基板と前記半導体集積回路チッ
プとを接続する。基板の配線パターンは集積回路チップ
の電極パッドと相対的に一致する配列に形成されている
ことから、この基板と集積回路チップとは、容易に接続
することができる。
【００２３】請求項５の発明は、基板に第１の絶縁層を
積層し、入出力端子となる電極パッドを形成し、第２の
絶縁層を積層し、前記第２の絶縁層の上に前記電極パッ
ド上の一部を除く領域にレジストパターンを形成し、レ
ジストパターンをマスクとして第２の絶縁層をエッチン
グ除去して前記電極パッド上における第２の絶縁層に開
口部を形成し、この開口部に導電性を有する材質からな
る導電性材料層を充填し、更に第３の絶縁層を積層し、
前記第３の絶縁層の上の前記導電性材料層領域を除く領
域にレジストパターンを形成し、このレジストパターン
をマスクとして第３の絶縁層をエッチング除去して前記
導電性材料層領域における第３の絶縁層に開口部を形成
し、この開口部にハンダ材料からなる金属層を充填し、
第３の絶縁層と第２の絶縁層とをエッチング除去するこ
とを特徴とする。
【００２４】請求項５の発明では、基板に第１の絶縁層
を積層し、入出力端子となる電極パッドを形成し、第２
の絶縁層を積層し、この第２の絶縁層の上に前記電極パ
ッド上の一部を除く領域にレジストパターンを形成し、
レジストパターンをマスクとして第２の絶縁層をエッチ
ング除去して前記電極パッド上における第２の絶縁層に
開口部を形成する。これにより、前記電極パッド上に開
口部が形成され、この開口部に導電性を有する導電性材
料層を充填することにより、導電性材料層が電極パッド
と導通可能となる。さらに、この上に、第３の絶縁層を
積層し、第３の絶縁層上の前記導電性材料層を除く領域
にレジストパターンを形成し、このレジストパターンを
マスクとして第３の絶縁層をエッチング除去して前記導
電性材料層上に開口部を形成する。なお、この開口部は
導電性材料層の一部を含んでいれば良く、導電性材料層
の領域よりも大きい領域に渡って形成されても、また小
さい領域に渡って形成されていてもよい。そして、この
開口部にハンダ材料からなる金属層を充填し、第３の絶
縁層と第２の絶縁層とをエッチング除去する。これによ
り、電極パッド上に導電性材料層と金属層とからなる金
属体柱が形成される。電極パッド上には再配線層を形成
しないため、電極パッドの形成に際して、再配線層の大
きさを考慮する必要はなく、半導体集積回路チップの微
細化を図るとともに、その製造工程を短縮することがで
きる。また、電極パッド上に、直接先端部がハンダ材料
からなる金属層である金属体柱を形成するため、これに
ハンダボール等を形成する必要がなく、電極パッドの形
成に際し、ハンダボールの大きさを考慮する必要もな
い。従って、このことによっても半導体集積回路チップ
の微細化を図ることができる。
【００２５】請求項６の発明は、基板に第１の絶縁層を
積層し、入出力端子となる電極パッドを形成し、第２の
絶縁層を積層し、前記第２の絶縁層の上の前記電極パッ
ドの一部を除く領域にレジストパターンを形成し、レジ
ストパターンをマスクとして第２の絶縁層をエッチング
除去して前記電極パッドの上における第２の絶縁層に開
口部を形成し、この開口部に導電性を有する材質からな
る導電性材料層を充填し、第２の絶縁層をエッチング除
去して導電性材料層を露出させたことを特徴とする。
【００２６】請求項６の発明では、基板に第１の絶縁層
を積層し、入出力端子となる電極パッドを形成し、第２
の絶縁層を積層し、前記第２の絶縁層の上の電極パッド
の一部を除く領域にレジストパターンを形成し、レジス
トパターンをマスクとして第２の絶縁層をエッチング除
去して前記電極パッドの上における第２の絶縁層に開口
部を形成し、この開口部に導電性を有する導電性材料層
を充填する。これにより、電極パッド上に電極パッドと
導通可能な導電性材料層が形成される。そして、第２の
絶縁層をエッチング除去して導電性材料層を露出させる
ことにより、電極パッド上に電極パッドと導通可能な導
電性材料からなる金属体柱が形成される。電極パッド上
には再配線層を形成しないため、電極パッドの形成に際
して、再配線層の大きさを考慮する必要はなく、半導体
集積回路チップの微細化を図るとともに、その製造工程
を短縮することができる。
【００２７】請求項７の発明は、前記請求項６の半導体
集積回路チップの製造方法において、前記露出した導電
性材料層の先端部を溶融ハンダで満たされたハンダ槽に
浸漬することを特徴とする。
【００２８】請求項７の発明では、前記露出した導電性
材料層の先端部を溶融ハンダで満たされたハンダ槽に浸
漬する。これにより、導電性材料層の先端部にハンダバ
ンプが形成され、例えば、プリント基板に接続する際に
このハンダバンプを軟化溶融させることで、集積回路基
板とプリント基板とを容易に接続することができる。な
お、導電性材料層の先端部は、メッキ液で満たされたメ
ッキ槽に浸漬してもよい。
【００２９】請求項８の発明は、前記請求項５又は請求
項７記載の半導体集積回路チップの製造方法において、
前記電気的接続材料は溶融ハンダであることを特徴とす
る。
【００３０】請求項８の発明では、前記請求項５又は請
求項７の半導体集積回路チップの製造方法により製造さ
れた半導体集積回路チップにおける金属体柱の先端部
に、電気的接続材料である溶融ハンダを付着させ、ハン
ダバンプ等の接続端子を形成する。従って、集積回路チ
ップを外部のプリント基板と接続する際に、この溶融ハ
ンダを軟化溶融させることで集積回路チップとプリント
基板とを容易に接続することができる。また、金属体柱
の先端に溶融ハンダを付着させてハンダバンプを形成す
ることから、このハンダバンプの大きさが電極パッドの
大きさに影響せず、電極パッドの微細化を図ることがで
きる。
【００３１】請求項９の発明は、請求項５乃至請求項８
の何れか１項に記載の半導体集積回路チップの製造方法
により製造された半導体集積回路チップと、予め前記電
極パッドの配列と相対的に一致する配列で形成された配
線パターンが設けられた基板とを接続することを特徴と
する。
【００３２】請求項９の発明では、基板に前記電極パッ
ドの配列を相対的に一致する配列で配線パターンを形成
し、この基板と前記請求項５乃至請求項７の何れか１項
に記載の半導体集積回路チップの製造方法により製造さ
れた半導体集積回路チップとを接続する。このとき、基
板の配線パターンが前記電極パッドの配列と相対的に一
致する配列で形成されていることから、基板と半導体集
積回路チップとの接続が容易となる。
【００３３】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態について説明する。半導体集積回
路チップ１０（以下、「集積回路チップ」と称す）は、
図３（Ｇ）に示すように、集積回路チップ１０上に、プ
リント基板との入出力端子となる電極パッド１４を備
え、この電極パッド１４上に直接、かつ、電極パッド１
４面に対して垂直に形成された金属体柱２５を備えてい
る。この金属体柱２５は、導電性を有する第１金属層２
２と、ハンダ材料からなる第２金属層２６とから構成さ
れる。従って、金属体柱２５は電極パッド１４と導通す
るようになっており、先端部の第２金属層２６がハンダ
バンプの役割を果たすようになっている。
【００３４】以下、この半導体集積回路チップの製造方
法について説明する。図１（Ａ）、（Ｂ）は、第１絶縁
層１２と、電極パッド１４が積層された集積回路チップ
１０を示している。第１絶縁層１２はシリコン酸化膜、
シリコン窒化膜等から構成され、その構造はこれらの単
層あるいは複合膜層であり、特に限定されるものではな
い。電極パッド１４は、アルミニウム、チタン、タング
ステン、モリブデン、金、銀、ニッケル、インジウム等
の金属、或いは、これらの混合金属または複合膜層等か
ら構成される。なお、本実施の形態においては、ハンダ
ボールを用いないため、電極パッド１４を形成するに際
してハンダボールの大きさを考慮する必要がない。従っ
て、電極パッド１４の寸法は従来のように６０μｍ以上
必要とされることはなく、通常、集積回路チップにおい
てクリティカルデザイン寸法と称される最小寸法まで微
細化することができる。即ち、６０μｍ以下、数μｍ〜
サブμｍ程度、或いはそれ以下の寸法とすることもでき
る。
【００３５】図１（Ｃ）に示すように集積回路チップ１
０の電極パッド１４の上に更に第２絶縁層１６を形成す
る。第２絶縁層１６は、特に限定されるものではない
が、ここではポリイミド膜などの樹脂或いは、シリコン
酸化膜などの無機材質膜で構成される。また、第２絶縁
層１６の厚さについても特に限定されるものではなく、
ここでは３μｍから１００μｍの厚さに形成することが
できる。
【００３６】次に、図２（Ｄ）に示すように、第２絶縁
層１６上にレジストパターン１８を形成し、このレジス
トパターン１８をマスクとして第２絶縁層１６をエッチ
ングし、開口部２０を形成する。この開口部２０の寸法
は特に限定されるものではないが、通常ｌμｍから１０
０μｍ程度が好ましい。なお、感光性ポリイミド、ある
いは感光性レジスト（フォトレジスト）を第２絶縁層１
６として用いる場合には、レジストパターン１８は不要
となり、感光性ポリイミド、あるいはフォトレジストが
第２絶縁層１６あるいはレジストパターン１８を兼用す
るので工程が簡略化される。
【００３７】更に、図２（Ｅ）に示すように、集積回路
チップ１０上の第２絶縁層１６に開口された開口部２０
に第１金属層２２を埋め込む。第１金属層２２は導電性
を有するもの、例えば、アルミニウム、チタン、タング
ステン、モリブデン、金、銀、ニッケル、インジウム等
金属（特に限定されるものではない）の一又はニ以上の
複合膜或いは混合金属、又は、高濃度不純物添のシリコ
ン等半導体等から構成される。
【００３８】次に図３（Ｆ）に示すように、集積回路チ
ップ１０上に第３絶縁層２４を形成する。図２（Ｅ）で
示したと同様に、第３絶縁層２４にもレジストパターン
（図示せず）を形成し、レジストパターンをマスクとし
てエッチング処理を行い開口部を形成する（図示せ
ず）。そして、この開口部にハンダ材料からなる第２金
属層２６を充填する。
【００３９】続いて、図３（Ｇ）に示すように、集積回
路チップ１０上の第２絶縁層１６と第３絶縁層２４を除
去する。これにより、第１金属層２２と第２金属層２６
とからなる金属体柱２５が形成される。なお、第１金属
層２２と第２金属層２６とを第２絶縁層１６と第３絶縁
層２４とで形成される開口部により形成したが、第２絶
縁層１６で形成される開口部のみによって第１金属層２
２と第２金属層２６を同時に形成することもできる。即
ち、図２（Ｄ）の第２絶縁層１６の開口部２０に第１金
属層２２を開口部２０の途中まで堆積し、続いて第２金
属層２６を堆積することで第３絶縁層２４は不要とな
る。
【００４０】以上によって集積回路チップ１０の電極パ
ッド１４上に第１金属層２２と第２金属層２６とからな
る金属体柱２５が形成される。なお、第２金属層２６は
図４（Ｈ）に示すように、第１金属層２２よりも幅の寸
法が小さい場合も同様に形成することもできる。又、図
４（Ｉ）に示すように第２金属層２６を第１金属層２２
よりも幅を大きくすると同時に第１金属層２２を被覆す
るように形成することも同様の方法で行うことができ
る。このように形成した第２金属層２６はハンダ材料か
らなるため、加熱することで隣接する金属体と接合して
電気的に接続する性質を有する。図３（Ｇ）に示す集積
回路チップ１０の斜視図を図５（Ｊ）に示す。
【００４１】なお、第１の実施の形態では集積回路チッ
プ１０に形成した電極パッド１４に第１金属層２２と第
２金属層２６とから形成される金属体柱２５を形成した
が、図５（Ｋ）に示すように、電極パッド１４を形成し
ないで集積回路チップ１０の必要とする出力端から直接
金属体柱２５として立ち上げて形成してもよい。また、
例えば、トランジスタ２８の端子から金属体柱２５を形
成してもよいし、配線層３０から金属体柱２５を形成し
てもよい。
【００４２】ここで、図６（Ａ）、（Ｂ）に示すよう
に、集積回路チップ１０は、プリント基板３２に接続さ
れた状態で、半導体集積回路基板を構成する。
【００４３】以下、図３（Ｇ）に示す集積回路チップ１
０をプリント基板３２に接続し、半導体集積回路基板を
製造する場合について説明する。図６（Ａ）に示すよう
に、プリント基板３２には、再配線層配線３４Ａと再配
線層電極３４Ｂからなる金属配線３４が形成されてい
る。金属配線３４は、この再配線層電極３４Ｂによって
さらに他の回路と接続される。また、この金属配線３４
はプリント基板３２の表面のみならずプリント基板３２
の中（多層配線３５Ａ）あるいはプリント基板３２を貫
通して（貫通導線３５Ｂ）又は裏面にも形成されてい
る。
【００４４】プリント基板３２には配線パターンとして
の電極パッド３６が形成されている。ここで、プリント
基板３２に形成された電極パッド３６の各々の配置寸法
は集積回路チップ１０に形成された電極パッド１４の各
々と同じ配置寸法と構成（電極間ピッチ）にしなければ
ならない。勿論、プリント基板３２の電極パッド３６の
寸法は集積回路チップ１０の電極パッド１４の寸法より
も大きくすることも、また小さくすることもできる。な
お、本実施の形態においては、電極パッド３６の寸法は
図１（Ａ）〜図３（Ｇ）に示した集積回路チップ１０に
形成された電極パッド１４と同じ寸法とする。特に、寸
法を限定するものではないが、ここでは１μｍ〜１００
μｍとした。
【００４５】プリント基板３２の上に集積回路チップ１
０に形成した第２金属層２６の各々を図６（Ａ）に示す
ようにプリント基板３２の電極パッド３６の各々に対応
して配置する。次に、図６（Ｂ）に示すように、第２金
属層２６を加熱し、第２金属層２６を軟化溶融させる。
第２金属層２６はハンダ材料から構成されるため、この
第２金属層２６が軟化溶融して第１金属層２２を介して
電極パッド１４と第１金属層２２、電極パッド３６を接
続する。なお第２金属層２６であるハンダ材料は集積回
路チップ１０に形成する他に同時にプリント基板３２の
電極パッド３６にも形成することでより集積回路チップ
１０のハンダ材料とプリント基板３２のハンダ材料を加
熱軟化させ接続を確実にすることも可能である。
【００４６】集積回路チップ１０の金属体柱２５の周辺
構造は、図７（Ａ）に示すように、金属体柱２５の形成
されている空間に充填絶縁材料体３８を形成する。充填
絶縁材料体３８を形成することにより、金属体柱２５を
外力や等から保護し、充填絶縁材料体３８の側面が集積
回路チップ１０の側面との位置合わせを行うガイドの役
割を果たす。なお、充填の程度は第１金属体膜２２の高
さ迄か、あるいは第２金属層２２迄形成する。但し第２
金属層２２の先端は表面に露出させておかなければなら
ない。
【００４７】充填絶縁材料３８を充填する方法として図
７（Ｂ）に示すように第１充填絶縁材料３８Ａと、第２
充填絶縁材料３８Ｂとの２層構造にする場合もある。こ
の場合、第１充填材料３８Ａは第１金属層２２の高さま
で充填し、第２充填絶縁材料３８Ｂは第２金属層２６の
高さまで充填する。この充填絶縁材料の形成方法は金属
体柱２５を形成した時の絶縁層１６、２４をそのまま保
持してもよい。充填絶縁材料３８の表面は、フォトリソ
などの集積回路形成技術で形成した場合には平坦となる
が、ＣＳＰ技術などにより更に平坦化する場合もある。
【００４８】また、金属体柱２５を形成する時の絶縁層
１６、２４を除去してから、改めて充填絶縁材料３８を
充填してもよい。図７（Ａ）、（Ｂ）に示すに充填絶縁
材料体３８の外形位置の形成は、集積回路チップ１０の
位置合わせのガイドとするため、フォトリソ等の集積回
路形成技術で形成する。
【００４９】なお、２層構造にするのは、プリント基板
３２に接続する場合に集積回路チップ１０に形成された
金属体柱２５とプリント基板３２に形成された電極パッ
ド３６との接続位置を合わせた後に、第１充填絶縁材料
３８を維持したまま第２充填絶縁材料３８を除去してハ
ンダを軟化溶融させるためである。
【００５０】図８は、図７（Ｂ）に示す集積回路チップ
１０をプリント基板３２に設置した斜視図である。な
お、ガイドマークＸはプリント基板３２に形成する。ガ
イドマークＸは、集積回路チップ１０に形成された金属
体柱２５とプリント基板３２に形成された電極パッド３
６と互いに整合するように集積回路チップ１０に形成さ
れた第１充填絶縁材料３８Ａ、第２充填絶縁材料３８Ｂ
とも整合するように形成する。ガイドマークＸはプリン
ト基板３２に形成された電極パッド３６と位置の整合を
取るように合わせる。ガイドマークＸは、プリント基板
３２に設置する集積回路チップ１０の各々毎に形成す
る。
【００５１】また、ガイドマークＸは種々の形状が考え
られ、本実施の形態に示す矩形に限定するものではな
い。更に、ガイドマークＸは平面形状に限らずに、図９
（Ａ）、（Ｂ）に示すように、立体的形状にしてもよ
い。プリント基板３２の上に突き出た形状（壁板状）ま
たは集積回路基１０の一部がすっぽり入るように全体を
ザグリ形状（溝型）にする場合もある。即ち、プリント
基板３２に搭載する集積回路チップ１０毎に位置合わせ
マークを形成して集積回路チップ１０に形成された位置
合わせマークと合わせる事により互いの電極を接続す
る。
【００５２】本発明の第１の実施の形態によれば、集積
回路チップ１０には再配線層を形成することなく、集積
回路チップ１０とプリント基板３２とを接続することが
できる。即ち、集積回路チップ１０に再配線層を形成せ
ずに電極パッド１４を形成し、第１金属層２２を形成
し、更にその先端にハンダ材料からなる第２金属層２６
を形成している。
【００５３】従って、集積回路チップ１０上のパターン
のみが最小寸法を律則し、電極パッドを微細化すること
ができる。また、ハンダバンプは集積回路チップ１０と
一体に形成されているのでハンダボールの取扱いは不要
となり、接続の安定性が向上する。さらに、集積回路チ
ップ１０のウエハ状態においてハンダボールを用いず
に、ハンダボールと同等の機能を有するハンダバンプ
（第２金属層２６）をウエハと一体として形成すること
で、ハンダボールを用いるよりも小型のハンダバンプを
形成することができる。さらにまた、電極パッド１４が
微細化されたことから、集積回路の能動部分に電極パッ
ド１４を配置することができ、その結果、集積回路チッ
プ１０全体の微細化を図ることができる。
【００５４】そして、このようにして形成された集積回
路チップ１０と接続するために、プリント基板３２にも
集積回路チップ１０の電極パッド１４と同様の寸法と配
置構成の電極パッド３６を形成しているので集積回路チ
ップ１０の電極パッド１４とプリント基板３２の電極パ
ッド３６とは、容易に接続することができる。さらに、
集積回路チップ１０の第１金属層２２及び第２金属層２
６からなる金属体柱２５はプリント基板３２の電極パッ
ド３６に比較して面積が小さく、また金属体柱２５の先
端はハンダ材料からなる第２金属層２６であるため、こ
の金属体柱２５とプリント基板３２の電極パッド３６と
を接続することで、電極パッド３６の位置が多少ずれた
場合であっても接続が可能となる。
【００５５】さらに、プリント基板３２の電極パッド３
６の寸法と配置を、集積回路チップ１０の電極パッド１
４の寸法と配置と同様にすることにより、集積回路チッ
プ１０の電極の寸法を縮小でき、集積回路チップ１０全
体の寸法が縮小される。そして、１枚のウエハからとれ
る集積回路チップの数を多くすることができる。
【００５６】加えて、電極パッド１４は集積回路チップ
１０のどの領域にでも配置することができるので高周波
数における動作信号の相互干渉を減少することができ
る。また、図５（Ｋ）に示すように、電極パッド１４を
形成しない場合には、信号出力と入力端から直接金属体
柱２５を形成して回路をするので、配線長さが短縮でき
る。従って、高周波に対する電気特性の向上が図られ
る。
【００５７】電極パッド１４の面積の微細化が可能なた
め、電極パッド１４を内部へ配置することができ、これ
により、周辺の面積の削減、信号引きだし配線の削除が
可能となり、集積回路面積を微細化することができる。
【００５８】図７（Ａ）、（Ｂ）に示した集積回路チッ
プ１０の金属体柱２５とハンダ材料柱２５の空隙を充填
する充填絶縁材料３８Ａ、３８Ｂよって第１金属層２２
と第２金属層２６とからなる金属体柱２５を外力から保
護することができ、金属体柱２５または第２金属層２６
をプリント基板３２の電極パッド３６に接続する場合に
有効である。さらに、充填絶縁材料３８Ａ、３８Ｂは集
積回路チップ１０に形成された金属体柱２５とをプリン
ト基板３２に形成された電極パッド３６を接合するため
の位置合わせの役目を有することもある。
【００５９】ところで、図５（Ｊ）から理解されるよう
に、集積回路チップ１０上のそれぞれの電極パッド１４
に形成された第１金属層２２と第２金属層２６とからな
る金属体柱２５の高さは何れも同じ高さに形成されてい
る。高さが不揃いならば、プリント基板３２の電極パッ
ド３６に接触するのは、高い金属体柱２５のみであり、
低い金属体柱２５は高い金属体柱２５に妨げられて電極
パッド３６に接触しないからである。通常は、図１０
（Ａ）に示すように、集積回路チップ１０に形成される
電極パッド１４の高さ方向の位置はその集績回路基板１
０の配置によって高さが異なる。一つの電極パッド１４
Ａは低い位置に形成されており、又一つの電極パッド１
４Ｂは電極パッド１４Ａよりも高い位置に形成された電
極パッドである。途中の工程は前記した各々の工程と同
様であるので省略する。次に図１０（Ｂ）に示すよう
に、低い位置に形成された金属層２２Ａと高い位置に形
成された金属層２２Ｂは金属層各々の厚さは同じである
が位置の段差がある分だけ高さが異なる。
【００６０】次に図１０（Ｃ）に示すように、図１０
（Ｂ）の集積回路チップ１０表面の段差を研磨して表面
を平らにする。なお、表面を平らにする方法としては、
ＣＭＰ法や全面エッチング法などを用いることができ
る。集積回路チップ１０に形成した金属層２２、２６、
即ち、金属体柱２５の高さを一定に揃えることはプリン
ト基板３２に接続するためには必須である。 （第２の実施の形態）以下、本発明の第２の実施の形態
について説明する。なお、本実施の形態において、第１
の実施の形態と同一の構成のものには同符号を付し、そ
の説明を省略する。
【００６１】図１１（Ａ）〜図１２（Ｄ）に示すよう
に、集積回路チップ１０には、電極パッド１４、第１絶
縁層１２が形成されており、この上に、第１の実施の形
態と同様の手順で、第２絶縁層１６、レジストパターン
１８、開口部２０を形成する。そして、図１２（Ｅ）〜
図１３（Ｇ）に示すように、この開口部１６に第１金属
層２２を埋め込み、第２絶縁層１６をエッチング処理す
る。
【００６２】次に、図１３（Ｈ）〜図１４（Ｋ）に示す
ように、第３絶縁層２４を形成し、この上にレジストパ
ターン１８を形成する。このレジストパターン１８をマ
スクとしてエッチング処理することにより開口部２１を
形成し、この開口部２１に第２金属層２６を形成する。
そして、第３絶縁層２４をエッチング処理することによ
り、第１金属層２２と、第２金属層２６とからなる金属
体柱２５が形成される。この後、上記した第１の実施の
形態と同様の手順により、第２金属層２６の上にハンダ
バンプを形成する。
【００６３】なお、図１５に示すように、金属体柱２５
を一体として形成することもできる。図１５（Ａ）の開
口部２０に金属層２２を形成する（図１５（Ｂ）参
照）。図１６（Ｃ）に示すように、この金属層２２の上
に、金属層２２よりも小面積のレジストパターン１８を
形成する。次に、図１６（Ｄ）に示すように、金属層２
２をエッチングする。このとき、金属層２２の底部は所
定の厚さを残してエッチングする。これにより、金属層
２２は集積回路チップ１０の電極パッド１４の全面に渡
って形成することができる。また、金属層２２の底部は
エッチングにより形成されるので、金属層２２のうち電
極パッド１４と接触する部分と金属層２２の先端部とは
一体のものとして形成される。
【００６４】本発明の第２の実施の形態によれば、第１
金属層２２は集積回路チップ１０の電極パッド１４の全
面に渡って形成されており、第２金属層２６は第１金属
層２２との結合性を考慮して選択できるので両者の接続
強度はより強固となる。また、図８に示すように、第１
金属層２２が電極パッド１４の全面に渡って形成されて
いることから、金属層２２は極めて強固に電極パッド１
４に結合することができる。更に、金属層２２を一体と
して形成することにより、金属層２２には継ぎ目がな
く、より接続強度が強固となる。 （第３の実施の形態）以下、本発明の第３の実施の形態
について説明する。なお、本実施の形態において、上記
した実施の形態と同一の構成のものには同符号を付し、
その説明を省略する。
【００６５】図１７（Ａ）〜図１８（Ｄ）に示すよう
に、集積回路チップ１０には、電極パッド１４、第１絶
縁層１２が形成されており、この上に、第１の実施の形
態と同様の手順で、第２絶縁層１６、レジストパターン
１８、開口部２０を形成する。
【００６６】次に、図１８（Ｅ）に示すように、集積回
路チップ１０上の開口部２０表面及び第２絶縁層１６表
面に第１金属層２２を形成すし、さらに、図１８（Ｆ）
に示すように、集積回路チップ１０上に第３絶縁層２４
を形成する。なお、第３絶縁層２４はシリコン酸化物、
シリコン窒化物、アルミナ、ポリイミド等の材料、もし
くは、その他の絶縁材料から構成することができる。
【００６７】続いて、図１９（Ｇ）に示すように、集積
回路チップ１０の表面を平面に研磨する。なお、第１金
属層２２は第３絶縁層２４の上部に形成することもでき
る（図１９（Ｈ）参照）。そして、第２絶縁層１６をエ
ッチング除去する。更に、図１９（Ｉ）に示すように、
集積回路チップ１０上にハンダ材料からなる第２金属層
２６を形成する。これにより、電極パッド１４表面に電
導体膜である第１金属層２２を被覆した絶縁体柱４０が
形成される。集積回路チップ１０をプリント基板３２に
接続する方法は第１の実施の形態における例と同様であ
るので、ここでの説明は省略する。
【００６８】第３の実施の形態によれば、第１金属層２
２で表面を被覆した絶縁体柱４０による複合体柱を形成
することにより、絶縁体柱４０の剛性が増大する。この
結果、集積回路チップ１０とプリント基板３２を安定に
接続することができる。なお、内部に絶縁体を用いた
が、剛性のある半導体を用いこれに第１金属層２２を被
服したものであってもよい。 （第４の実施の形態）本実施の形態では、第１の実施の
形態、第２の実施の形態及び第３の実施の形態における
集積回路チップ１０に形成されたハンダ材料からなる第
２金属層２６の代わりに、集積回路チップ１０に第２金
属層２６を形成せずに、プリント基板３２にハンダ材料
からなる金属層４２を形成する。図２０に示すように、
プリント基板３２の電極パッド３６の上にハンダ材料か
らなる金属層４２を形成する。この金属層４２が第２金
属層２６に相当する。また、集積回路チップ１０の電極
パッド１４上に、上記した実施の形態と同様の手順によ
り金属体柱２５を形成する。なお、金属層４２の存在に
より、この金属体柱２５はハンダ材料とする必要はな
い。
【００６９】次に、プリント基板３２に集積回路チップ
１０を設置する場合について説明する。図２１に示すよ
うに、集積回路チップ１０をプリント基板３２に設置す
るために集積回路チップ１０に形成した金属体柱２５を
プリント基板３２に形成した金属層４２の上に設置し、
金属層４２を加熱する。金属層４２はハンダ材料からな
るので加熱によって集積回路チップ１０に形成された金
属体柱２５とプリント基板１０に形成された電極パッド
１４とを接続することができる。なお、加熱は集積回路
チップ１０とプリント基板３２の全体を加熱してもよ
い。以上によって集積回路チップ１０とプリント基板３
２は電気的に接続することができる。
【００７０】第４の実施の形態によれば、ハンダ材料か
らなる金属層４２をプリント基板に形成することによ
り、ハンダボールを用いずに電気的に接続できる。ま
た、ハンダボール機能を有するハンダ材料からなる金属
層４２をプリント基板３２側に形成するので、ハンダ材
料が集積回路チップ１０の金属体柱２５を覆う面積が大
きくなり接続の安定性が増大する。
【００７１】なお、第３の実施の形態で示した絶縁体柱
４０を用い、この絶縁体柱４０の第１金属層２２上にハ
ンダ材料からなる第２金属層２６を形成せず、プリント
基板３２にハンダ材料からなる金属層４２を形成するこ
ともできる。これにより、絶縁体柱４０を用いることで
剛性が大きくなり、加えて、プリント基板３２の電極パ
ッド３６にハンダ材料からなる金属層４０を形成するこ
とで安定に又確実に集積回路とプリント基板を接続する
ことができる。 （第５の実施の形態）上記した第１の実施の形態から第
４の実施の形態では電極パッド１４に形成された第１金
属層２２の先端部にハンダ特性を有する金属、即ち、第
２金属層２６を形成した。本実施の形態では第１金属層
２２にハンダ特性を有する金属体を形成するが、その形
成方法として溶融したハンダ液を満たした層に浸漬又は
メッキすることにより第２金属層２６を形成する。
【００７２】第１の実施の形態と同様に、集積回路チッ
プ１０に電極パッド１４を形成し、続いて第１絶縁層１
２、第２絶縁層１６を形成し、レジストパターン１８を
マスクとしてフォトリソ、エッチング処理を行い、開口
部２０を形成する（図２（Ｄ）参照）。続いて、図２２
（Ａ）に示すように、開口部２０に第１金属層２２を埋
め込み、第２絶縁層１６をエッチング除去し、金属体柱
２５を形成する。第１金属層２２の形成方法は限定され
るものではないが電解メッキ、無電解メッキ、スパッ
タ、蒸着などを用いて形成することができる。また、第
１金属層２２からなる金属体柱２５の形成後に、必要に
応じて表面を研磨（ＣＭＰなど）あるいはエッチングし
て平理性を向上させてもよい。
【００７３】上記の工程により図２２（Ｂ）に示すよう
に集積回路チップ１０の全ての電極パッド１４に第１金
属層２２のみからなる金属体柱２５が形成される。な
お、図２２（Ａ）、（Ｂ）では金属体柱２５の寸法が電
極パッド１４の寸法よりも小さい例を示したが、図２２
（Ｃ）に示すように電極パッド１４と同寸法に金属体柱
２５を形成してもよい。
【００７４】また、金属体柱２５の高さは、本実施の形
態においては、集積回路チップ１０の電極パッド１４の
横幅の寸法よりも高く形成した。金属体柱２５を電極パ
ッド１４の寸法より高く形成することにより、集積回路
チップ１０とプリント基板３２の膨張率の相違によって
生じる歪を軽減できることから、集積回路チップ１０と
プリント基板３２との接続の自由度が向上する。さら
に、万が一歪が生じた場合にも、金属体柱２５が高いと
歪んだ分を追随して集積回路チップ１０とプリント基板
３２を接続することができる。本実施の形態では集積回
路チップ１０の電極パッド１４の横幅の寸法よりも長い
金属体柱２５を電極パッド１４に形成して効果を確認し
た。
【００７５】次に、金属体柱２５の先端にハンダフラッ
クスを付着させ（図示せず）、図２３（Ａ）に示すよう
に、集積回路チップ１０の金属体柱２５の先端部をハン
ダ槽５０の溶融ハンダ５２に浸漬し、メッキする。これ
により、図２３（Ｂ）に示すように金属体柱２５の先端
にはハンダバンプ５４が形成され、以上の工程により、
図２３（Ｃ）に示すような集積回路チップ１０が形成さ
れる。
【００７６】なお、浸漬する槽は、ハンダ槽５０に限定
されるものではなく、メッキ槽５６を用いることもでき
る。図２４（Ａ）に示すように、メッキ槽５６を用いる
方法では、集積回路チップ１０の上に形成された金属体
柱２５をメッキ槽５６のメッキ液５８に浸漬することに
よって金属体柱２５の先端部にハンダバンプ５４を形成
することができる。
【００７７】また、図２５（Ａ）、（Ｂ）、（Ｃ）に示
すように、第１金属層２２が第２絶縁層１６に埋まった
状態で、第２絶縁層１６を途中までエッチング除去し
て、第１金属層２２、即ち金属体柱２５の先端部を露出
させ、この先端部をメッキ槽５６のメッキ液５８に浸漬
して金属体柱２５の先端部にハンダバンプその他の金属
層を形成することもできる。メッキの方法は電解メッキ
法と無電解メッキ法とがあるがどちらによってもハンダ
バンプその他の金属層を形成することができる。なお、
第２絶縁層１６は、用途に応じてそのまま残す、若しく
は、除去することができる。
【００７８】第５の実施の形態によれば、集積回路チッ
プ１０の電極パッド１４に金属体柱２５を形成してお
り、その金属体柱２５を溶融ハンダ５２に浸漬すること
による一括工程により金属体柱２５の先端部にハンダバ
ンプ５４を形成している。従って、個々の金属体柱２５
に対してハンダボールを用いる必要がない。また、ハン
ダバンプ５４が集積回路基板の電極パッド１４と一体と
して形成されているので外部への接続が容易になると共
に接続の信頼性が向上する。また、電極パッド１４に金
属体柱２５を介してハンダバンプ５４を形成しているの
で再配線層の形成を必要としない。
【００７９】さらに、金属体柱２５はフォトリソグラフ
ィ技術等により形成されるので金属体柱２５の幅の寸法
は１００μｍよりも十分小さくでき、電極パッド１４の
寸法は革新的に微細化することができ、延いては、集積
回路チップ１０の寸法を縮小することができる。さらに
また、集積回路チップ１０の電極パッド１４の横幅の寸
法よりも長い金属体柱２５を電極パッド１４に形成した
ので集積回路チップ１０とプリント基板３２の接続にお
いて熱膨張により生じる歪に対し耐性が大きく向上し
た。仮に、この歪を生じた場合においても金属体柱２５
が長いと歪に追随することができるので両者の接続に問
題を生じることはない。 （第６の実施の形態）本実施の形態は、第６の実施の形
態における金属体柱２５の先端部を金属体柱２５の柱部
分よりも大きく形成した例である。図２６（Ａ）に示す
ように、集積回路チップ１０の上に電極パッド１４、第
１絶縁層１２、第２絶縁層１６を形成し、この上にレジ
ストパターン１８を形成した後、第２絶縁層１６をエッ
チング除去し、開口部２０を形成する。更に、図２６
（Ｂ）に示すように、第１金属層２２を開口部２０に埋
め込むとともに、第２絶縁層１６表面に形成する。続い
て、図２７（Ｃ）、（Ｄ）に示すように、第１金属層２
２の上にレジストパターン１８を開口部２０よりも広範
囲にわたって形成した後、このレジストパターン１８を
マスクとして第１金属層２２をエッチング除去する。次
に、図２７（Ｅ）に示すように、第２絶縁層１６と、レ
ジストパターン１８とを除去する。このようにして、先
端部分の大きな金属体柱２５を形成することができる。
【００８０】第６の実施の形態によれば、金属体柱２５
の先端部をその柱部分よりも大きな形状とすることで、
金属体柱２５先端部の柱部分からはみ出た部分が溶融ハ
ンダ液を支持するため、ハンダの付着が容易になる。ま
た、金属体柱２５のハンダバンプ５４を形成するための
先端部をその柱部分よりも大きく形成したので、ハンダ
溶融液との接触面積が増大する。また、図２８（Ａ）、
（Ｂ）に示すように、ハンダバンプ５４の付着形態を変
化させて、金属体柱２５の先端部のＴ字型の表面にのみ
付着させることができる。なお、付着形態の変化は金属
体柱２５の先端部の表面にフラックスを塗付することで
行うことができる。 （第７の実施の形態）図２９に第７の実施の形態を示
す。本実施の形態では、上記した第６の実施の形態に更
に、第２金属層２６を形成した二重構造とした。具体的
には、図２９（Ａ）に示した集積回路チップ１０に至る
までの工程は第６の実施の形態と同様の工程を経る（図
２７（Ｄ）参照）。そして、図２９（Ａ）に示す集積回
路チップ１０上のレジストパターン１８を除去し、図２
９（Ｂ）に示すように、第３絶縁層２４を形成し、第２
金属層２６を形成し、更にレジストパターン１８を形成
する。次に、図２９（Ｃ）に示すように第３レジストパ
ターン１８をマスクとして第２金属層２６をエッチング
除去した後、第４絶縁層４４、第３金属層４６を形成
し、レジストパターン１８を形成する。次に、図３０
（Ｅ）に示すように、レジストパターン１８をマスクと
して第３金属層４６をエッチング除去し、続いて、図３
１（Ｆ）に示すように第４絶縁層４４、第３絶縁層２４
をエッチング除去する。更に、上記した第６の実施の形
態と同様にハンダ槽５０に浸漬してハンダバンプ５４を
形成する（図３１（Ｇ）、（Ｈ）参照）。
【００８１】第７の実施の形態によれば、上記のような
二重構造とすることで、ハンダ槽５０に浸漬した場合に
二重部分の空隙に溶融ハンダ５２が入りこみ、その周辺
のハンダには表面張力が生じる。従って、ハンダバンプ
５４の形成が極めて容易になる。 （第８の実施の形態）図３２に示すように、第９の実施
の形態では、集積回路チップ１０の電極パッド１４に形
成する金属体柱２５の高さをハンダバンプの高さと略同
じ高さに形成する。そして、金属体柱２５をハンダ槽５
０の溶融ハンダ５２に浸漬し、ハンダバンプ５４を形成
する。なお、具体的な製造工程は既に述べた第６の実施
の形態における工程と同様であるので説明を省略する。
【００８２】第８の実施の形態によれば、金属体柱２５
をハンダバンプの高さと略同じ高さに形成することによ
り、ハンダバンプ５４の接触面積は電極パッド１４に加
えて金属体柱２５の面積分が増加するので、それだけ強
固に接続され、ハンダバンプ５４、金属体柱２５、及び
電極パッド１４との三者によって互いに結合能力が向上
する。これにより安定したハンダバンプ５４を形成する
ことができる。加えて、接触面積増加分のみならずハン
ダバンプ５４に金属体柱２５が支柱としてはたらくこと
で結合性はさらに強固となる。この金属体柱２５の効果
はハンダバンプ５４形成後だけでなく、ハンダバンプ５
４を形成する工程においても得られる。即ち、ハンダバ
ンプ５４を集積回路チップ１０の電極パッド１４に形成
する場合において、金属体柱２５の存在によって溶融ハ
ンダ５２が金属体柱２５に接触することにより表面張力
の作用が発生し、極めて容易にかつ確実にまた精度よく
ハンダバンプ５４が形成される。 （第９の実施の形態）図３３に示すように、第９の実施
の形態においても、集積回路チップ１０の電極パッド１
４に形成する金属体柱２５の高さをハンダバンプの高さ
と略同じ高さに形成する。また、金属体柱２５の先端部
を柱部分より大きく形成する。この大きさについて、特
に限定するものではないが通常は集積回路チップ１０の
電極パッド１４の大きさ以下とする。なお、製造工程は
上記した第６の実施の形態と同様であるので説明を省略
する。
【００８３】第９の実施の形態によれば、金属体柱２５
の先端部が下部金属体より大きいためにハンダブンプ２
５の保持力が増大しハンダバンプ２５の形成が容易にな
る。これに加えて、金属体柱２５の高さをハンダバンプ
２５の高さと同じ程度に形成することにより先端部にお
いて、溶融ハンダ液の保持能力が増大し、容易にハンダ
バンプ５４が形成される。この結果、集積回路チップ１
０の電極パッド１４にハンダバンプ５４を精度よくかつ
簡単にまた確実に形成することができる。 （第１０の実施の形態）図３４に示すように、第１０の
実施の形態では、第７の実施の形態と同様に、第１先端
部及び第１先端部の上に形成した第２先端部からなる二
重構造とした。さらに、上記した第８及び第９の実施の
形態と同様に、金属体柱２５の高さをハンダブンプ５４
と略同じ高さとした。なお、製造工程は第７の実施の形
態と同用であるので説明は省略する。
【００８４】第１０の実施の形態によれば、金属体柱２
５の先端部が柱部分より大きいためにハンダブンプ５４
の保持力が増大しハンダバンプ５４の形成が容易にな
る。これに加えて、金属体柱２５の高さをハンダバンプ
５４の高さと同じ程度に形成することにより、金属体柱
２５の二重構造の先端部において溶融ハンダ５２がその
先端部において表面張力を生じ、容易にハンダバンプ５
４を形成する。この結果、集積回路チップ１０の電極パ
ッド１４にハンダバンプ５４を精度よくかつ簡単にまた
確実に形成することができる。
【００８５】なお、本実施の形態では、金属体柱２５の
先端部は同じ大きさの二重構造としたが、図３５、図３
６に示すように、第３金属層４６を、真下の第１金属層
２２よりも小さく形成した金属体柱２５、即ち、先端部
の構造が異なる大きさの二重構造となっている金属体柱
２５としてもよい。なお、その製造工程は第６の実施の
形態と同様であるので説明を省略する。大きさは特に限
定するものではないが、通常第３金属層４６は第１金属
層２２よりも小さくないようにする。また、第１金属層
２２の厚さは特に限定するものではなく、金属体柱２５
の高さによって適宜は増減させる。
【００８６】大きさの異なる二重構造とすることによ
り、表面積が増大しハンダバンプ５４がより付着しやす
くなる。また、第１金属層２２が第３金属層４６よりも
大きいのでハンダが第３金属層４６、第２金属層２６、
及び第１金属層２２にのみ付着して、付着の不要な他の
部分即ち集積回路チップ１０に付着しない。
【００８７】さらに、ハンダバンプの大小を選択して形
成することができ、この場合、第３金属層４６と第２金
属層２６とに小さく形成することができる。第３金属層
４６、第２金属層２６、第１金属層２２を含めてハンダ
バンプ５４を形成する場合は、よりハンダバンプ５４を
安定的に形成できる。 （第１１の実施の形態）図３７（Ａ）に示す集積回路チ
ップ１０には、第１の実施の形態における集積回路チッ
プ１０と同様に（図２（Ｅ）参照）、電極パッド１４、
第１絶縁層１２、第２絶縁層１６、第１金属層２２が形
成されている。次に、図３７（Ｂ）に示すように、集積
回路チップ１０上に第３絶縁層２４を形成する。
【００８８】なお、第３絶縁層２４は第２絶縁層１６と
同じ材料、若しくは、異なる材料のどちらを用いても良
い。次に、第３絶縁層２４を開口し、この開口部に第２
金属層２６を形成する。なお、開口に際しては第１金属
層２２よりも大きく形成する。続いて、図３８（Ｃ）に
示すように、この上に第３絶縁層（図示せず）を形成
し、第３絶縁層を第２金属層２６の面積よりも小さい面
積に開口する。
【００８９】そして、この開口部に第３金属層４６を形
成し、第２絶縁層１６と第３絶縁層２４をエッチング除
去する。但し、必要に応じて第２絶縁層１６をそのまま
残しても良い。ここで第３金属層４６はハンダ材料によ
り形成する。従って、この第３金属層４６がハンダバン
プの役割を果たす。なお、第３金属層４６には、ハンダ
材料の他に、ある金属と他の金属又は同種の金属を接続
する性質を有する金属体または伝導体（有機物伝導体を
含む）を用いることもできる。
【００９０】以上の工程により、集積回路チップ１０の
電極パッド１４上に第１金属層２２、第２金属層２６、
及び第３金属層４６からなる金属体柱２５が形成され
る。
【００９１】なお、図３８（Ｄ）に示すように、加熱装
置７０により、集積回路チップ１０を加熱することで第
３金属層４６を第１金属層２２に安定的に結合させる場
合がある。この工程は削除してプリント基板に接続する
時に加熱しても良い。
【００９２】第１１の実施の形態によれば、第３金属層
４６、すなわち、ハンダバンプを形成する方法としてフ
ォトリソグラフィやエッチングなどの集積回路製造技術
を用いるので、よりハンダバンプの微細化を可能とし、
安定的に精度よくハンダバンプを形成することができ
る。 （第１２の実施の形態）上記した実施の形態では、集積
回路チップ１０に形成された電極パッド１４の上に形成
する金属体柱１５の形状は垂直であった。本実施の形態
で形成する金属層は、折れ曲げたクランク状のものであ
る。
【００９３】図３９（Ａ）に示す集積回路チップ１０に
は、第１の実施の形態における集積回路チップ１０と同
様に（図２（Ｅ）参照）、電極パッド１４、第１絶縁層
１２、第１感光性材料層６２、封止材料層６４Ａが形成
されている。次に、図３９（Ｂ）に示すように第２感光
性材料６２を形成し、第２感光性材料７２に封止材料層
６４Ａを含んで水平方向に伸ばした開口部を形成する。
【００９４】図３９（Ｃ）に示すように、開口部２０に
封止材料層６４Ｂを充填する。以下同様に、図４０
（Ｄ）に示すように、第３感光性材料６６を形成し、そ
の後、開口部を形成する。この開口部は図４０（Ｄ）に
示すように、開口部２０の水平方向に延伸した位置に形
成される。そして、この開口部に封止材料層６４Ｃを充
填する。
【００９５】次に、この封止材料層６４Ａ、６４Ｂ、６
４Ｃをエッチング除去する。封止材料層６４Ａ、６４
Ｂ、６４Ｃを除去することにより集積回路チップ１０上
にクランク形状の空洞が形成される。そして、この空洞
部に第１金属層２２、第２金属層２６、及び第３金属層
４６を充填する。次に、第３感光性材料層６６、第２感
光性材料層６２、及び第１感光性材料層６０をエッチン
グ除去する。以上により、図４０（Ｅ）に示すように、
集積回路チップ１０の電極パッド１４の上にクランク形
状の金属体柱６８が形成される。続いて、このクランク
形状の金属体６８の先端部にハンダバンプを形成する
（図示せず）。
【００９６】なお、このクランク形状の金属体柱６８
は、必要に応じて単一の金属体のみから形成しても良
く、第３金属層４６、又は第４金属体４８の複合体とす
ることもできる（図４１（Ｆ）、（Ｇ）参照）。
【００９７】なお、クランク形状の金属体６８の先端部
または基部の形状のバリエーションは上記した各実施の
形態において説明した形状を用いることができる。 （第１３の実施の形態）上記した各実施の形態では、集
積回路チップ１０の電極パッド１４は集積回路の能動領
域の周辺に形成されていたが、第１４の実施の形態で
は、集積回路の能動領域の内部に配置した。
【００９８】具体的には、図４２（Ａ）に示すように、
集積回路チップ１０の最外側にスクライブ領域１００を
形成し、その内側に集積回路能動領域１０２を形成す
る。従来はスクライブ領域１００の内側に隣接した領域
に電極パッド群を配置したが本実施の形態では、この領
域に電極パッド群を配置せず、集積回路能動領域１０２
に電極パッド１４を形成する。電極パッド１４のサイズ
は極めて小さく形成することができる。代表的には１μ
ｍから数十μｍであるが、サブμｍ以下の形成も可能で
ある。
【００９９】図４２（Ｂ）に電極パッド１４の拡大図を
示す。集積回路能動領域１０２は、電極パッド１４を回
避して形成する。但し、必ずしも回避しなければならな
いわけではない。図４２（Ｃ）に電極パッド１４の領域
を横切るラインＸ−Ｘ’により切断した断面を示す。電
極パッド１４の下層には集積回路能動領域１０２は形成
しない。なお、この電極パッド１４に対して上記した各
実施の形態で説明した金属体柱２５、６８を形成するこ
とができ、集積回路チップ１０とプリント基板３２の電
極パッド３６とを接続する方法は上記した方法と同様で
あるのでその説明は省略する。
【０１００】第１３の実施の形態によれば、電極パッド
１４自体を小さくでき、また、電極パッド１４を集積回
路能動領域１０２の内側に形成したので集積回路チップ
１０の面積は極めて小さくすることができる。即ち、電
極パッド１４の面積を集積回路能動領域１０２の面積と
同じ程度とすることができ、スクライブ領域１００の内
側に隣接した領域に電極パッド１４を形成する必要がな
く、この領域を削除することができる。従って、集積回
路チップ１０の面積を小さくすることができる。
【０１０１】また、集積回路基板能動部分の領域にも電
極パッドを配置することができ、さらに、電極パッド上
に金属体柱を形成することで、配線を引き回すことな
く、高周波数での配線からの相互干渉を激減することが
できる。 （第１４の実施の形態）第１４の実施の形態では、上記
した各実施の形態で説明した集積回路チップ１０の電極
パッド１４上に形成した金属体柱２５を用いて集積回路
の電気特性をプロービング測定する方法について説明す
る。
【０１０２】図４３（Ａ）に示すように、ウエハ８０に
複数の集積回路基板（チップ）１０が形成されており、
図４３（Ｂ）に示すウエハ８０上の１つの集積回路チッ
プ１０には、電極パッド１４が形成され、電極パッド１
４に金属体柱２５が形成されている。
【０１０３】図４４（Ａ）に示すように、本実施の形態
におけるプローブ装置９０は、プローブ用探針を備えて
おらず、プローブ用探針の代わりに平型の電極からなる
平型プローブ機構を備えている。この平型プローブ機構
は、プローブ装置９０のスキームとして平型プローブヘ
ッド９４、平型プローブ電極９６、及びプローブ制御機
構９８から構成される。なお、平型プローブ電極９６の
材質には、金属、電導性樹脂、電導性プラスチックが用
いられる。特に、電導性樹脂やプラスチックの場合は集
積回路の金属体柱と接触させる場合に緩衝作用が大きい
ので望ましい。
【０１０４】また、平型プローブ電極９６には金属突起
を形成してもよい。この場合、突起によって集積回路チ
ップ１０の金属体柱２５との接触を確実にすることがで
きる。
【０１０５】プロービングに際しては、まず、ウエハ８
０をプローブ装置９０のウエハ載置台９２に載置する。
そして、図４４（Ｂ）に示すように、ウエハ８０をプロ
ーブ装置９０の平型プローブ電極９６に接触するまで上
昇させ、平型プローブ電極９６と、ウエハ９０上の金属
体柱２５を当接させてプロービングを行う。なお、平型
プローブ電極９６が下降する構成としてもい。
【０１０６】第１４の実施の形態によれば、プローブ装
置９６は、平型プローブ電極９６を有するので、この平
型プローブ電極９６と集積回路チップ１０の金属体柱２
５とを当接させることによりプロービングを行うことが
出来る。従って、プロービング用探針をプローブ装置９
０に設ける必要はなく、金属体柱２５がプロービング用
探針の役目を果たす。この結果、集積回路チップ１０の
電極パッド１４に形成した金属体柱２５は常にフレッシ
ュな表面を維持できる。
【０１０７】また、仮に金属体柱２５に異物が付着して
いた場合でもプローブ装置９０の平型プローブ電極９６
への接触面積は小さいことから平型プローブ電極９６の
汚染は極めて少なくなり安定にプロービングすることが
できる。
【０１０８】なお、上記した平型プローブ電極９６は、
以下の手順により形成される。図４４（Ａ）、（Ｂ）に
示すように、平型プローブ電極９６を形成するための第
１仮基板８４Ａに絶縁層８５をＣＶＤあるいはスパッタ
技術などにより形成する。第１仮基板８４Ａはシリコン
半導体基板であることが好ましいが、石英基板等他の基
板であってもよい。絶縁層８５の厚さは０．５μｍから
１．５μｍ程度が好ましい。
【０１０９】次に、図４５（Ｃ）に示すように、この絶
縁層８５にレジストパターン（図示せず）を形成し、絶
縁層８５をエッチング除去することにより開口部８７を
形成する。
【０１１０】さらに、図４５（Ｄ）に示すように、絶縁
層８５をマスクにして仮基板８４に溝部を形成する。そ
の後、図４５（Ｅ）に示すように、第１仮基板８４の上
に導電材料層８８をスパッタ技術などにり堆積した後、
図４６（Ｆ）に示すように第１仮基板８４Ａの表面をＣ
ＨＩＰ技術などにり研磨する。このようにして、溝部８
７に導電材料層８８が埋め込まれる。
【０１１１】そして、図４６（Ｇ）に示すように、再配
線層８１と再度配線層電極８２を形成する。続いて、図
４６（Ｈ）に示すように、この上に更に第２仮基板８４
Ｂを樹脂接着材８３を用いて張り付け、第１仮基板８４
Ａを除去して導電性材料層８８を露出させ、図４６
（Ｉ）に示すように、第２仮基板８４Ｂを除去する。以
上の工程により、平型プローブ電極９６が形成される。
【０１１２】次に、図４７（Ａ）に示すように、平型プ
ローブ電極９６をプリント基板３２に装着して平型プロ
ーブ電極９６を備えたプローブカードを作成する（図４
４参照）。プリント基板３２に対して、平型プローブ電
極９６の再配線層８１が形成されている側（図４６参
照）を対峙させる。再配線層８１にはハンダボール５５
が形成される。
【０１１３】図４７（Ｂ）は、平型プローブ電極９６を
備えたプローブカードを用いたプローブである。平型プ
ローブ電極９６の下部には、ウエハ載置台９２が設けら
れ、このウエハ載置台９２にウエハ９０が載置されてい
る。ウエハ９０上の集積回路チップ１０の電極パッド１
４には金属体柱２５が形成されており、ウエハ載置台９
２が上昇することによりウエハ８０が平型プローブ電極
９６に接触して、電流が差込み端子９９Ａ、９９Ｂ、を
介して測定機９７に流れ、プロービングが行われる。
【０１１４】この平型プローブ電極９６の電極パッドの
サイズと配置は集積回路チップ１０に形成したプロービ
ング用電極パッドのサイズと配置の類似したものをホト
リソグラフィとエッチング技術など集積回路形成技術で
形成したものである。これにより集積回路チップ１０の
電極パッド１４とプローブの平型プローブ電極パッドと
の接触のための位置合わせはデジタル的に行うことがで
きる。集積回路チップ１０の電極パッド１４とプロービ
ング装置の電極パッドの設計図形は同じ（但し鏡像関係
にある）だからである。
【０１１５】プロービング装置の平型プローブ電極の材
質はアルミニウム、Ａｕ（金）、銅、チタン、などの金
属の単体または複合体からなる電気伝導体を用いること
ができる。また、これら金属の他に電気伝導性または異
方性電気伝導性を有するプラスチックや樹脂またはプラ
スチックや樹脂と金属体との複合体，混合体からなる電
気伝導体を用いることもできる。また、プラスチックや
樹脂と金属体との複合体、混合体であって圧力によって
電気伝導性を示すようになる材料を用いることもでき
る。
【０１１６】これによれば、プロービング装置９０で
は、従来のプロービング用探針を平型プローブ電極９６
に替えてその平型プローブ電極９６の配置と構成とを集
積回路チップ１０の電極パッド１４の配置と略同様にな
るようにしたので、集積回路チップ１０の電極パッド１
４の金属体柱２５とプロービング装置９０の平型プロー
ブ電極９６との位置合わせは、同じ図形を重ね合せて整
合するだけでよく、極めて簡単に行うことが出来る。ま
た、集積回路チップ１０とプロービング装置９０との電
気的導線が極めて短く出来るので高周波での電気特性を
正確に測定することができる。
【０１１７】
【発明の効果】以上説明したように本発明によれば、電
極パッドを微細化し、延いては、集積回路基板の微細化
を図るという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の製造工程を示す説
明図である。
【図２】本発明の第１の実施の形態の製造工程を示す説
明図である。
【図３】本発明の第１の実施の形態の製造工程を示す説
明図である。
【図４】本発明の第１の実施の形態の製造工程を示す説
明図である。
【図５】本発明の第１の実施の形態の製造工程を示す説
明図である。
【図６】本発明の第１の実施の形態により製造された半
導体集積回路基板を外部のプリント基板に接続する場合
の説明図である。
【図７】本発明の第１の実施の形態により製造された半
導体集積回路基板に絶縁体材料を充填した場合の説明図
である。
【図８】本発明の第１の実施の携帯により製造された半
導体集積回路基板にガイドマークを付した場合の説明図
である。
【図９】図８の側面図である。
【図１０】本発明の第１の実施の形態において、形成さ
れた金属体柱の高さにばらつきがある場合の説明図であ
る。
【図１１】本発明の第２の実施の形態の製造工程を示す
説明図である。
【図１２】本発明の第２の実施の形態の製造工程を示す
説明図である。
【図１３】本発明の第２の実施の形態の製造工程を示す
説明図である。
【図１４】本発明の第２の実施の形態の製造工程を示す
説明図である。
【図１５】本発明の第２の実施の形態の製造工程を示す
説明図である。
【図１６】本発明の第２の実施の形態の製造工程を示す
説明図である。
【図１７】本発明の第３の実施の形態の製造工程を示す
説明図である。
【図１８】本発明の第３の実施の形態の製造工程を示す
説明図である。
【図１９】本発明の第３の実施の形態の製造工程を示す
説明図である。
【図２０】本発明の第４の実施の形態の製造工程を示す
説明図である。
【図２１】本発明の第４の実施の形態の製造工程を示す
説明図である。
【図２２】本発明の第５の実施の形態の製造工程を示す
説明図である。
【図２３】本発明の第５の実施の形態の製造工程を示す
説明図である。
【図２４】本発明の第５の実施の形態の製造工程を示す
説明図である。
【図２５】本発明の第５の実施の形態の製造工程を示す
説明図である。
【図２６】本発明の第６実施の形態の製造工程を示す説
明図である。
【図２７】本発明の第６実施の形態の製造工程を示す説
明図である。
【図２８】本発明の第６実施の形態の製造工程を示す説
明図である。
【図２９】本発明の第７実施の形態の製造工程を示す説
明図である。
【図３０】本発明の第７実施の形態の製造工程を示す説
明図である。
【図３１】本発明の第７実施の形態の製造工程を示す説
明図である。
【図３２】本発明の第８実施の形態の製造工程を示す説
明図である。
【図３３】本発明の第９実施の形態の製造工程を示す説
明図である。
【図３４】本発明の第１０実施の形態の製造工程を示す
説明図である。
【図３５】本発明の第１０の実施の形態の他の例を示す
説明図である。
【図３６】本発明の第１０の実施の形態の他の例を示す
説明図である。
【図３７】本発明の第１１の実施の形態の製造工程を示
す説明図である。
【図３８】本発明の第１１の実施の形態の製造工程を示
す説明図である
【図３９】本発明の第１２の実施の形態の製造工程を示
す説明図である
【図４０】本発明の第１２の実施の形態の製造工程を示
す説明図である
【図４１】本発明の第１２の実施の形態の製造工程を示
す説明図である
【図４２】本発明の第１３実施の形態の構成を示す説明
図である
【図４３】本発明の実施の形態により製造された半導体
集積回路基板をプロービング測定する手順を示す説明図
である。
【図４４】前記プロービング測定に用いるプローブ装置
におけるプローブ電極の製造工程を示す説明図である。
【図４５】前記プロービング測定に用いるプローブ装置
におけるプローブ電極の製造工程を示す説明図である。
【図４６】前記プロービング測定に用いるプローブ装置
におけるプローブ電極の製造工程を示す説明図である。
【図４７】前記プロービング測定に用いるプローブ装置
におけるプローブ電極の製造工程を示す説明図である。
【図４８】従来技術にかかる説明図である。
【図４９】従来技術にかかる説明図である。
【符号の説明】
１０ 集績回路チップ １２ 第１絶縁層 １４ 電極パッド １６ 第２絶縁層 ２２ 第１金属層 ２４ 第３絶縁層 ２５ 金属体柱 ２６ 第２金属層 ３２ プリント基板 ３４ 金属配線 ３６ 電極パッド ４０ 絶縁体柱 ４２ 金属層 ４６ 第３金属層 ４８ 第４金属層 ５０ ハンダ槽 ５２ 溶融ハンダ ５４ ハンダバンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 21/92 ６０４Ｄ 27/04 Ｅ Ｆターム(参考） 5F033 JJ07 JJ08 JJ13 JJ14 JJ18 JJ19 JJ20 KK07 KK08 KK13 KK14 KK18 KK19 KK20 MM11 MM12 PP27 PP28 QQ09 QQ37 QQ48 RR03 RR04 RR06 RR22 RR27 UU01 VV07 XX03 XX23 XX33 XX37 5F038 BE07 EZ20

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 入出力端子となる電極パッドを備え、 前記電極パッド上、かつ、当該電極パッド面に対して垂
    直に設けられ、前記電極パッドと導通する導電性材料か
    らなる金属体柱を形成したことを特徴とする半導体集積
    回路チップ。
  2. 【請求項２】 前記金属体柱の先端部を、溶融した電気
    的接続材料に対して毛細管現象を発生させる形状とした
    ことを特徴とする請求項１記載の半導体集積回路チッ
    プ。
  3. 【請求項３】 前記電気的接続材料は溶融ハンダである
    ことを特徴とする請求項１又は請求項２記載の半導体集
    積回路チップ。
  4. 【請求項４】 請求項１乃至請求項３の何れか１項に記
    載の半導体集積回路チップと、前記電極パッドの配列と
    相対的に一致する配列で形成された配線パターンを備え
    た基板と、を備えたことを特徴とする半導体集積回路基
    板。
  5. 【請求項５】 基板に第１の絶縁層を積層し、 入出力端子となる電極パッドを形成し、 第２の絶縁層を積層し、 前記第２の絶縁層の上に前記電極パッド上の一部を除く
    領域にレジストパターンを形成し、 レジストパターンをマスクとして第２の絶縁層をエッチ
    ング除去して前記電極パッド上における第２の絶縁層に
    開口部を形成し、 この開口部に導電性を有する材質からなる導電性材料層
    を充填し、 更に第３の絶縁層を積層し、 前記第３の絶縁層の上の前記導電性材料層領域を除く領
    域にレジストパターンを形成し、 このレジストパターンをマスクとして第３の絶縁層をエ
    ッチング除去して前記導電性材料層領域における第３の
    絶縁層に開口部を形成し、 この開口部に電気的接続材料からなる金属層を充填し、 第３の絶縁層と第２の絶縁層とをエッチング除去するこ
    とを特徴とする半導体集積回路チップの製造方法。
  6. 【請求項６】 基板に第１の絶縁層を積層し、 入出力端子となる電極パッドを形成し、 第２の絶縁層を積層し、 前記第２の絶縁層の上の前記電極パッドの一部を除く領
    域にレジストパターンを形成し、 レジストパターンをマスクとして第２の絶縁層をエッチ
    ング除去して前記電極パッドの上における第２の絶縁層
    に開口部を形成し、 この開口部に導電性を有する材質からなる導電性材料層
    を充填し、 第２の絶縁層をエッチング除去して導電性材料層を露出
    させたことを特徴とする半導体集積回路チップの製造方
    法。
  7. 【請求項７】 前記露出した導電性材料層の先端部を溶
    融された電気的接続材料で満たされた液槽に浸漬するこ
    とを特徴とする請求項６記載の半導体集積回路チップの
    製造方法。
  8. 【請求項８】 前記電気的接続材料は溶融ハンダである
    ことを特徴とする請求項５又は請求項７記載の半導体集
    積回路チップの製造方法。
  9. 【請求項９】 請求項５乃至請求項８の何れか１項に記
    載の半導体集積回路チップの製造方法により製造された
    半導体集積回路チップと、予め前記電極パッドの配列と
    相対的に一致する配列で形成された配線パターンが設け
    られた基板とを接続することを特徴とする集積回路基板
    の製造方法。
JP2000327709A 2000-10-26 2000-10-26 半導体集積回路チップ及び基板、並びにその製造方法 Pending JP2002134545A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000327709A JP2002134545A (ja) 2000-10-26 2000-10-26 半導体集積回路チップ及び基板、並びにその製造方法
US09/883,363 US6706554B2 (en) 2000-10-26 2001-06-19 Conductor posts, construction for and method of fabricating semiconductor integrated circuit chips using the conductor post, and method of probing semiconductor integrated circuit chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000327709A JP2002134545A (ja) 2000-10-26 2000-10-26 半導体集積回路チップ及び基板、並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2002134545A true JP2002134545A (ja) 2002-05-10

Family

ID=18804679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327709A Pending JP2002134545A (ja) 2000-10-26 2000-10-26 半導体集積回路チップ及び基板、並びにその製造方法

Country Status (2)

Country Link
US (1) US6706554B2 (ja)
JP (1) JP2002134545A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法
JP2009016633A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
JP2009094466A (ja) * 2007-10-03 2009-04-30 Himax Optoelectronics Corp 半導体装置およびバンプ形成方法
JP2010056191A (ja) * 2008-08-27 2010-03-11 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR20160022917A (ko) * 2013-06-24 2016-03-02 코닌클리케 필립스 엔.브이. 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조
WO2024004876A1 (ja) * 2022-06-30 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体素子および積層構造体

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006046B2 (en) * 2001-02-15 2006-02-28 Integral Technologies, Inc. Low cost electronic probe devices manufactured from conductive loaded resin-based materials
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
DE10250540B3 (de) * 2002-10-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung eines optoelektronischen Bauteiles
JP2004356469A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
JP2006147540A (ja) * 2004-10-22 2006-06-08 Matsushita Electric Ind Co Ltd 電気機械スイッチ
TWI242253B (en) * 2004-10-22 2005-10-21 Advanced Semiconductor Eng Bumping process and structure thereof
US20090139759A1 (en) * 2004-12-20 2009-06-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and manufacturing method therefor
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
JP5253158B2 (ja) 2005-06-14 2013-07-31 キューファー アセット リミテッド． エル．エル．シー． ポストおよびペネトレーション相互接続
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7942182B2 (en) * 2005-06-14 2011-05-17 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
CN1901163B (zh) * 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
KR100681266B1 (ko) * 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR100744150B1 (ko) * 2006-09-11 2007-08-01 삼성전자주식회사 반도체 패키지용 기판 및 그의 제조 방법
KR101175393B1 (ko) * 2006-10-17 2012-08-20 쿠퍼 에셋 엘티디. 엘.엘.씨. 웨이퍼 비아 형성
US7705613B2 (en) * 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
TWI334760B (en) * 2007-05-08 2010-12-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US7892962B2 (en) * 2007-09-05 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nail-shaped pillar for wafer-level chip-scale packaging
KR100891531B1 (ko) * 2007-09-10 2009-04-03 주식회사 하이닉스반도체 패턴 정렬 불량 검출 장치
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
KR101023296B1 (ko) * 2009-11-09 2011-03-18 삼성전기주식회사 포스트 범프 형성방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5481249B2 (ja) 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN103416108B (zh) * 2010-12-24 2016-11-02 Lg伊诺特有限公司 印刷电路板及其制造方法
CN102723318A (zh) * 2011-03-29 2012-10-10 苏州统硕科技有限公司 半导体载板
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183945A (ja) * 1985-02-08 1986-08-16 Nippon Denso Co Ltd 半導体装置
JPH0661233A (ja) * 1992-08-06 1994-03-04 Fujitsu Ltd 半導体装置の製造方法
JPH06283537A (ja) * 1993-01-28 1994-10-07 Matsushita Electric Ind Co Ltd 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
JP2000038665A (ja) * 1998-07-22 2000-02-08 Mitsui High Tec Inc 電極形成装置および電極形成方法
JP2000100847A (ja) * 1998-09-17 2000-04-07 Nec Corp 半導体装置及びその製造方法
JP2000174048A (ja) * 1998-12-03 2000-06-23 Matsushita Electric Ind Co Ltd 突起電極形成方法および半導体装置
JP2000252314A (ja) * 1999-02-26 2000-09-14 Nec Corp 半導体パッケージとその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5791552A (en) 1995-05-24 1998-08-11 Methode Electronics Inc Assembly including fine-pitch solder bumping and method of forming
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
JP3704402B2 (ja) 1996-08-20 2005-10-12 富士通株式会社 フェースダウンボンディング半導体装置とその製造方法
US5926731A (en) 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
US6376374B1 (en) * 1998-05-12 2002-04-23 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacturing of one or more protected metallization structures on a workpiece
US6177329B1 (en) * 1999-04-15 2001-01-23 Kurt Pang Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183945A (ja) * 1985-02-08 1986-08-16 Nippon Denso Co Ltd 半導体装置
JPH0661233A (ja) * 1992-08-06 1994-03-04 Fujitsu Ltd 半導体装置の製造方法
JPH06283537A (ja) * 1993-01-28 1994-10-07 Matsushita Electric Ind Co Ltd 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
JP2000038665A (ja) * 1998-07-22 2000-02-08 Mitsui High Tec Inc 電極形成装置および電極形成方法
JP2000100847A (ja) * 1998-09-17 2000-04-07 Nec Corp 半導体装置及びその製造方法
JP2000174048A (ja) * 1998-12-03 2000-06-23 Matsushita Electric Ind Co Ltd 突起電極形成方法および半導体装置
JP2000252314A (ja) * 1999-02-26 2000-09-14 Nec Corp 半導体パッケージとその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7847411B2 (en) 2003-11-07 2010-12-07 Shinko Electric Industries Co., Ltd. Electronic device and method of manufacturing the same
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
JPWO2005045925A1 (ja) * 2003-11-07 2007-05-24 新光電気工業株式会社 電子装置及びその製造方法
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法
JP2009016633A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
JP2009094466A (ja) * 2007-10-03 2009-04-30 Himax Optoelectronics Corp 半導体装置およびバンプ形成方法
JP2010056191A (ja) * 2008-08-27 2010-03-11 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR20160022917A (ko) * 2013-06-24 2016-03-02 코닌클리케 필립스 엔.브이. 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조
JP2016529693A (ja) * 2013-06-24 2016-09-23 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 平坦化によってはんだパッド形態差を低減する方法
KR102257933B1 (ko) * 2013-06-24 2021-05-31 루미리즈 홀딩 비.브이. 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조
WO2024004876A1 (ja) * 2022-06-30 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体素子および積層構造体

Also Published As

Publication number Publication date
US20020052065A1 (en) 2002-05-02
US6706554B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
JP2002134545A (ja) 半導体集積回路チップ及び基板、並びにその製造方法
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2809115B2 (ja) 半導体装置とその製造方法
JP3057130B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US6335568B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JP4093818B2 (ja) 半導体装置の製造方法
JPH1154649A (ja) 半導体装置およびその製造方法
JP6894754B2 (ja) 半導体装置
US11315848B2 (en) Semiconductor device and method of manufacturing semiconductor device
TW200845350A (en) Dual or multiple row package
US7053492B2 (en) Circuit device and method of manufacturing the same
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JP7201296B2 (ja) 半導体装置およびその製造方法
US7843071B2 (en) Semiconductor device including wiring and manufacturing method thereof
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2002151801A (ja) 回路基板構造およびその製造方法
JPH0922912A (ja) 半導体装置及びその製造方法
JP2002231765A (ja) 半導体装置
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
EP0923128A1 (en) Semiconductor package and method for manufacturing the same
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622