JP2000174048A - 突起電極形成方法および半導体装置 - Google Patents

突起電極形成方法および半導体装置

Info

Publication number
JP2000174048A
JP2000174048A JP10343922A JP34392298A JP2000174048A JP 2000174048 A JP2000174048 A JP 2000174048A JP 10343922 A JP10343922 A JP 10343922A JP 34392298 A JP34392298 A JP 34392298A JP 2000174048 A JP2000174048 A JP 2000174048A
Authority
JP
Japan
Prior art keywords
projection
electrode
semiconductor chip
resist
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10343922A
Other languages
English (en)
Inventor
Takashi Nakamura
崇 中村
Yasuyuki Takano
泰行 高野
Masatoshi Takeda
雅俊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10343922A priority Critical patent/JP2000174048A/ja
Publication of JP2000174048A publication Critical patent/JP2000174048A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップのチップ電極上にメッキ法で形
成された突起電極に接着剤を確実に保持させる突起電極
形成方法および半導体装置を提供することを目的とす
る。 【解決手段】 半導体チップ１の素子形成面にレジスト
５を塗布して選択的に除去し、チップ電極２が露出する
第１の開口５ａを形成する。メッキにより第１の開口５
ａを閉塞して第１の突起部６ａを形成し、さらにレジス
ト５を塗布して選択的に除去し、第１の突起部６ａの表
面が露出するとともに第１の開口５ａより小さな接合面
方向の投影面積を有する第２の開口５ｂを形成する。メ
ッキにより第２の開口５ｂを閉塞して第１の突起部６ａ
の上に第２の突起部６ｂを形成して、レジスト５を全て
除去して第１の突起部６ａと第２の突起部６ｂとからな
る突起電極６を作製する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、実装基板にフェー
スダウンで搭載される突起電極形成方法および半導体装
置に関するものである。
【０００２】
【従来の技術】半導体チップと実装基板とをフェースダ
ウンで直接接続するフリップチップ実装は、半導体チッ
プを樹脂で保護成形した従来のパッケージを実装したも
のに比べ、実装面積を大幅に縮小できるという利点を有
しており、今後期待されている技術である。
【０００３】以下、導電性接着剤（接着剤）を用いた従
来のフリップチップ実装の構造について、図面を参照し
ながら説明する。ここで、図９は導電性接着剤とボール
ボンディング法によって形成されたた突起電極と実装基
板とを導電性接着剤により接続した従来のフリップチッ
プ実装構造の一例を示す断面図、図１０はボールボンデ
ィング法による突起電極の形成工程を連続して示す断面
図、図１１はメッキ法による突起電極の形成工程を連続
して示す断面図、図１２はボールボンディング法によっ
て形成された突起電極とメッキ法によって形成された突
起電極の形状の違いを示す断面図、図１３は図１２に示
す２種類の突起電極における構造上の違いによる特徴の
一例を示す断面図である。
【０００４】図９に示すように、半導体チップ１の素子
形成面には表面保護膜（パッシベーション膜）３が形成
されている。また、たとえばアルミニウム薄膜等からな
り、数μｍから１μｍ以下程度の非常に薄い厚さを有す
る金属薄膜からなるチップ電極２が、表面保護膜３を部
分的に除去して形成されている。そして、チップ電極２
上にはバンプ（突起電極）７が形成されている。
【０００５】一方、実装基板８の実装面には基板電極９
が形成されている。そして、半導体チップ１は、チップ
電極２が基板電極９と接合された状態で実装基板８に実
装されている。なお、チップ電極２と基板電極９とは導
電性接着剤１０を介して接合され、半導体チップ１と実
装基板８との間には封止樹脂１２が充填されて、機械的
および電気的接続が確実に図られている。
【０００６】次に、このような実装構造で実装基板８に
装着される半導体チップ１におけるバンプ形成について
説明する。チップ電極２にバンプ７を形成するには、ワ
イヤボンディング技術を適用したボールボンディング
法、およびメッキ技術を用いたメッキ法がある。
【０００７】ここで、ボールボンディング法によるバン
プ形成工程を図１０を用いて説明する。先ず、図１０
（ａ）に示すように、ボンディングツールであるキャピ
ラリ１５から引き出された直径約１５〜５０μｍ程度の
金属細線１３の先端に、アーク放電等により直径約３０
〜８０μｍ程度のイニシャルボール（金属球）１４を形
成する。
【０００８】次に、図１０（ｂ）に示すように、キャピ
ラリ１５の先端でイニシャルボール１４を保持し、半導
体チップ１のチップ電極２に加熱、荷重負荷を加えて、
さらには超音波を印加する。
【０００９】そして、キャピラリ１５を半導体チップ１
から後退させてイニシャルボール１４と金属細線１３か
ら切断すると、図１０（ｃ）に示すようなバンプ７が形
成される。なお、バンプ７を形成するためにイニシャル
ボール１４を金属細線１３から強制的に引き裂いている
ため、形成直後のバンプ７の形状は、一般的に凸状で高
さが不揃いになる。そこで、バンプ７の高さを一定にす
るため、レベリング（又はフラットニング）を行う場合
もある。
【００１０】ここで、ボールボンディング法でのバンプ
形成における特徴としては、ダイシングする前のウエハ
の状態でも、あるいはウエハをダイシングしたチップの
状態でも、何れの状態でもバンプ形成が可能であること
が挙げられる。一方、短所としては、加熱・荷重負荷に
より、さらには超音波印加によりチップ電極２とイニシ
ャルボール１４とを接合しているため、半導体チップ１
に機械的ストレスがかかり構造的欠陥が発生しやすいこ
と、チップ電極２とバンプ７の接合状態のバラツキやバ
ンプ形状のバラツキが大きいことが挙げられる。そし
て、特に半導体チップ１が多ピン化・小型化すると、こ
れに伴ってバンプ７も多ピン化・小型化するので、荷重
や超音波強さ等の接合条件の適切な条件範囲が狭くなり
歩留まりが急激に悪化する。
【００１１】次に、メッキ法によるバンプ形成工程を図
１１を用いて説明する。先ず、図１１（ａ）に示すよう
に、半導体チップ１の素子形成面に保護金属薄膜（バリ
アメタル）４を形成し、保護金属薄膜４上にレジスト５
を塗布した後、図１１（ｂ）に示すように、チップ電極
２が露出するようにレジスト５をエッチングにより除去
して開口を形成する。
【００１２】次に、図１１（ｃ）に示すようにメッキに
より開口を閉塞した後、図１１（ｄ）に示すようにレジ
スト５を一括除去する。そして、図１１（ｅ）に示すよ
うにメッキ部分以外のバリアメタル４を一括除去してメ
ッキバンプ（突起電極）１６を形成する。なお、レジス
ト５に形成した開口をメッキで閉塞してメッキバンプ１
６を得ているため、図１２に示すように、ボールボンデ
ィング法で形成したバンプ７の縦断面形状が凸状になる
のに対して、メッキバンプ１６の縦断面形状は一般的に
矩形となる。
【００１３】このようなメッキ法でのバンプ形成におけ
る特徴としては、ウエハの状態で一括してメッキを行う
ために多ピン化に適しており、また、現状ではボールボ
ンディング法よりもバンプ形状のバラツキが小さいこと
が挙げられる。さらに、ボールボンディング法のように
機械的なストレスをかけていないので、半導体チップ１
に構造的欠陥が発生しにくいことが挙げられる。一方、
短所としては、バンプ形状の変更にはレジスト開口用マ
スクの変更やメッキ浴の変更などが必要なため、仕様変
更が容易ではないことが挙げられる。
【００１４】
【発明が解決しようとする課題】このようにボールボン
ディング法によるバンプ形成はボンディング装置のみで
可能であり、さらにワイヤボンディング用のパッシベー
ション開口を持つチップを仕様変更なしで使用すること
ができるため、現状では汎用性が高い形成技術であると
いえる。
【００１５】しかしながら、近年における半導体チップ
の高集積化（配線ルールの微細化）や多ピン化および小
型化に伴い、チップ電極の配列は周辺（ペリフェラル）
配置から全面（エリア）配置へと進行することも予想さ
れ、半導体チップの内層配線領域（アクティブエリア）
にチップ電極が形成される可能性がある。
【００１６】すると、前述のようなボールボンディング
法によるバンプ形成技術では、チップ電極とイニシャル
ボールとの接合時に加熱・荷重負荷や超音波印加を行う
ために半導体チップの内層配線に機械的ストレスを与
え、例えば配線断裂、配線剥離、保護膜亀裂などの構造
的欠陥が発生する恐れがある。そして、これらの構造的
欠陥は半導体チップの品質、ひいては信頼性を著しく損
ないかねない不安要素である。
【００１７】このため、高集積化、多ピン化、小型化を
指向する半導体チップでは、バンプ形成時に半導体チッ
プに機械的ストレスがかからないメッキ法によりバンプ
を形成するのが有利である。しかしながら、フリップチ
ップ実装法の中には、メッキバンプの縦断面形状が矩形
ではなく凸状のボールバンプ形状を必要とするものもあ
る。
【００１８】ここで、凸状バンプを用いたフリップチッ
プ実装の一例を図１３を用いて説明する。導電性接着剤
を用いるフリップチップ実装法は、粘性のある導電性接
着剤１０を凸状バンプ７（又は図１２のバンプ７をレベ
リングしたもの）の段差部で必要量保持して接合信頼性
を得るという工法である。このためバンプを凸状バンプ
７ではなくメッキバンプ１６にすると、その縦断面形状
が矩形となって導電性接着剤１０が保持されにくくな
り、メッキバンプ１６と実装基板に形成された基板電極
とを確実に接合できなくなる。このため、メッキ法でバ
ンプを形成したならば、導電性接着剤１０を用いない実
装法を選択しなくてはならなくなり、実装法が限定され
てしまう。
【００１９】そこで、本発明は、チップ電極上にメッキ
法で形成された突起電極に接着剤を確実に保持させるこ
とのできる突起電極形成方法および半導体装置を提供す
ることを目的とする。
【００２０】
【課題を解決するための手段】この課題を解決するため
に、本発明の半導体チップの突起電極形成方法は、所定
の回路素子が作り込まれるとともにチップ電極の形成さ
れた半導体チップを用意し、半導体チップの素子形成面
にレジストを塗布し、レジストを選択的に除去して、チ
ップ電極が露出する第１の開口を形成し、メッキにより
第１の開口を閉塞して第１の突起部を形成し、レジスト
の上にさらにレジストを塗布し、レジストを選択的に除
去して、第１の突起部の表面が露出するとともに第１の
開口より小さな接合面方向の投影面積を有する第２の開
口を形成し、メッキにより第２の開口を閉塞して第１の
突起部の上に第２の突起部を形成して第１の突起部と第
２の突起部とからなり段差部を有する突起電極を得て、
レジストを全て除去するものである。
【００２１】これにより、第１の突起部と第２の突起部
とで形成される段差部に接着剤が保持されるようになる
ので、メッキ法で形成された突起電極に対して接着剤を
確実に保持させることが可能になる。
【００２２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、所定の回路素子が作り込まれるとともにチップ電極
の形成された半導体チップを用意し、半導体チップの素
子形成面にレジストを塗布し、レジストを選択的に除去
して、チップ電極が露出する第１の開口を形成し、メッ
キにより第１の開口を閉塞して第１の突起部を形成し、
レジストの上にさらにレジストを塗布し、レジストを選
択的に除去して、第１の突起部の表面が露出するととも
に第１の開口より小さな接合面方向の投影面積を有する
第２の開口を形成し、メッキにより第２の開口を閉塞し
て第１の突起部の上に第２の突起部を形成して第１の突
起部と第２の突起部とからなり段差部を有する突起電極
を得て、レジストを全て除去する半導体チップの突起電
極形成方法であり、第１の突起部と第２の突起部とで形
成される段差部に接着剤が保持されるようになるので、
メッキ法で形成された突起電極に対して接着剤を確実に
保持させることが可能になるという作用を有する。ま
た、段差部のある突起電極が機械的なストレスのかから
ないメッキ法で作製されるので、突起電極形成時におけ
る半導体チップへのダメージをなくすことが可能になる
という作用を有する。
【００２３】本発明の請求項２に記載の発明は、請求項
１記載の半導体チップの突起電極形成方法で製造された
半導体チップであり、第１の突起部と第２の突起部とで
形成される段差部に接着剤が保持されるようになるの
で、メッキ法で形成された突起電極に対して接着剤を確
実に保持させることが可能になるという作用を有する。
また、段差部のある突起電極が機械的なストレスのかか
らないメッキ法で作製されるので、突起電極形成時にお
ける半導体チップへのダメージをなくすことが可能にな
るという作用を有する。
【００２４】本発明の請求項３に記載の発明は、請求項
２記載の発明において、第１の突起部の投影面積Ｓ１と
第２の突起部の投影面積Ｓ２とは、０＜Ｓ２／Ｓ１≦
０．６の関係を有している半導体チップであり、必要な
量の接着剤を確実に段差部に保持させることが可能にな
るという作用を有する。
【００２５】本発明の請求項４に記載の発明は、請求項
２または３記載の発明において、突起電極の縦横の長さ
は、搭載される実装基板の基板電極の形状に対応させて
異なっている半導体チップであり、突起電極と基板電極
との接触面積が増えて接続信頼性を一層向上させること
が可能になるという作用を有する。また、実装基板へ半
導体チップを実装する際における単位面積当たりの印加
荷重が低減されて実装基板および半導体チップともにダ
メージがより少なくなり、実装信頼性を一層向上させる
ことが可能になるという作用を有する。
【００２６】本発明の請求項５に記載の発明は、請求項
２、３または４記載の発明において、第２の突起部の接
合面方向の投影面積は、半導体チップの中心から遠ざか
るにつれて小さくなっている半導体チップであり、段差
部に保持される接着剤の量は半導体チップの中心から遠
ざかるにつれて多くなるので、ショートやデンドライド
を防止しつつ実装基板に反りが発生した場合における良
好な電気的接合を得ることが可能になるという作用を有
する。
【００２７】本発明の請求項６に記載の発明は、請求項
２、３、４または５記載の発明において、第２の突起部
は第１の突起部上に複数分割形成されている半導体チッ
プであり、段差部の面積をより大きくすることができて
段差部に保持される接着剤の量が一層多くなるので、基
板電極と突起電極との電気的接合性を一層向上させるこ
とが可能になるという作用を有する。
【００２８】以下、本発明の実施の形態について、図１
から図８を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【００２９】（実施の形態１）図１は本発明の実施の形
態１における半導体チップの電極形成工程を連続して示
す断面図、図２は半導体チップに形成された突起電極の
一例を示す説明図である。
【００３０】図１（ａ）に示すように、先ず、所定の回
路素子が作り込まれるとともにチップ電極２の形成され
た半導体チップ１の素子形成面に表面保護膜（パッシベ
ーション膜）３および保護金属薄膜（バリアメタル）４
を順次形成し、さらに保護金属薄膜４上にレジスト５を
塗布する。なお、表面保護膜３および保護金属薄膜４を
形成することなく、素子形成面に直接レジスト５を塗布
してもよい。
【００３１】次に、図１（ｂ）に示すように、チップ電
極２が露出するようにレジスト５をエッチングにより選
択的に除去して第１の開口５ａを形成する。そして、図
１（ｃ）に示すように、メッキにより第１の開口５ａを
閉塞して第１の突起部６ａを形成する。第１の突起部６
ａを形成したならば、図１（ｄ）に示すように、さらに
レジスト５を塗布する。
【００３２】次に、図１（ｅ）に示すように、第１の突
起部６ａの表面が一部露出するようにレジスト５をエッ
チングにより選択的に除去して、第１の開口５ａより小
さな接合面方向の投影面積を有する第２の開口５ｂを形
成する。
【００３３】このような第２の開口５ｂを形成したなら
ば、図１（ｆ）に示すように、メッキにより第２の開口
５ｂを閉塞して、第１の突起部６ａの上に第２の突起部
６ｂを形成する。
【００３４】そして、図１（ｇ）に示すように、レジス
ト５を全て除去する。最後に、図１（ｈ）に示すよう
に、メッキ部分以外のバリアメタル４を一括除去して、
第１の突起部６ａとこの第１の突起部６ａの上に形成さ
れた第２の突起部６ｂとからなり段差部を有する突起電
極６を得る。
【００３５】そして、このような突起電極６によれば、
第１の突起部６ａと第２の突起部６ｂとで形成される段
差部に導電性接着剤が保持されるようになるので、メッ
キ法で形成された突起電極６に対して導電性接着剤を確
実に保持させることが可能になる。
【００３６】また、このような段差部のある突起電極６
がメッキ法で作製されるので、ボールボンディング法で
形成された突起電極６のように荷重や超音波の印加がな
く、機械的なストレスをかけられていないので、突起電
極形成時における半導体チップ１へのダメージをなくす
ことが可能になる。
【００３７】ここで、突起電極６は、図２に示すよう
に、円柱形状のもの（図２（ａ））、角柱形状のもの
（図２（ｂ））、第１の突起部６ａが角柱形状で第２の
突起部６ｂが円柱形状のもの（図２（ｃ））、第１の突
起部６ａが円柱形状で第２の突起部６ｂが三角柱形状の
もの（図２（ｄ））、さらには後述する図３において示
すように第１の突起部６ａが長方形の角柱形状で第２の
突起部６ｂが楕円柱形状のものなど、様々な形状を採る
ことが可能である。
【００３８】但し、第１の突起部６ａの投影面積Ｓ１に
対する第２の突起部６ｂの投影面積Ｓ２が大きすぎる
と、段差部の面積が狭小になって必要な量の導電性接着
剤を保持することができなくなる。
【００３９】そこで、本発明者らは種々の検討を重ね、
第１の突起部６ａの投影面積Ｓ１と第２の突起部６ｂの
投影面積Ｓ２との間には、以下に規定する適正な面積比
（Ｓ２／Ｓ１）が存在するとの結論を得た。
【００４０】０．０７＜Ｓ２／Ｓ１≦０．６ すなわち、面積比がこの条件を満たしていれば、必要な
量の導電性接着剤を確実に段差部に保持させることが可
能になるものである。
【００４１】（実施の形態２）図３は本発明の実施の形
態２における半導体チップと実装基板とを示す説明図で
ある。一般的にフリップチップ実装で用いられる実装基
板８の基板電極９の形状は、搭載される半導体チップ１
の実装誤差を吸収するように、半導体チップ１に形成さ
れた突起電極６よりも面積が十分に大きい長方形となっ
ている場合が多い。そこで、図３に示すように、このよ
うな基板電極９の形状に対応させて突起電極６の縦横の
長さを異ならせることにより、基板電極９と突起電極６
との接触面積を増大させることが可能である。なお、こ
こでも前述した適正な面積比が存在することはもちろん
である。
【００４２】このように、突起電極６の縦横の長さを基
板電極９の形状に対応させて異ならせると、特に電源電
極とした場合に発熱を低減する効果があり、接続信頼性
に大きく寄与することができる。
【００４３】また、一般的にフリップチップ実装では、
実装基板８へ半導体チップ１を実装する際に荷重を印加
しており、この荷重印加による応力集中はチップ配線に
も基板配線にもダメージを与える可能性がある。このと
き、突起電極６の縦横の長さを基板電極９の形状に対応
させて異ならせることで単位面積当たりの荷重が低減さ
れるので、実装基板８および半導体チップ１ともにダメ
ージがより少なくなり、実装信頼性の向上を図ることが
できる。
【００４４】（実施の形態３）図４は本発明の実施の形
態３における半導体チップと実装基板とを示す説明図で
ある。導電性接着剤を用いるフリップチップ実装には隣
接電極とのショート等という基本的課題がある。すなわ
ち、突起電極での導電性接着剤の保持量が多いと、基板
電極と突起電極との接続部から必要以上に導電性接着剤
がはみ出し、隣接電極との必要な絶縁距離が確保できず
にショートやデンドライドといった重大な信頼性問題を
引き起こす。したがって、突起電極に保持される導電性
接着剤の量は多過ぎてはいけないことになる。
【００４５】また、図４（ａ）に示すように、半導体チ
ップ１と実装基板８との熱膨張係数の違いから反りが発
生する場合があることを考えると、反りによるチップ−
基板間のギャップを吸収して良好な接合を得るために
は、チップ中心から遠い位置にある突起電極７ほど導電
性接着剤（接着剤）１０の保持量が多いほうが望まし
い。そして、このような矛盾は、多大な試験により最適
条件探索を行うことで安定した実装品質が達成されてき
た。
【００４６】ここで、本実施の形態では、図４（ｂ）に
示すように、第２の突起部６ｂの接合面方向の投影面積
を半導体チップ１の中心から遠ざかるにつれて小さくし
ている。すると、突起電極６の段差部の面積が半導体チ
ップ１の中心から遠ざかるにつれて大きくなるので、段
差部に保持される導電性接着剤１０の量は、必然的に半
導体チップ１の中心から遠ざかるにつれて多くなる。
【００４７】このように突起電極６に保持される導電性
接着剤１０の量を半導体チップ１の中心から遠ざかるに
従って多くすることにより、ショートやデンドライドを
防止しつつ実装基板８に反りが発生した場合における良
好な電気的接合を得ることが可能になる。
【００４８】なお、突起電極６の形状はレジストをエッ
チング除去するマスク開口部の形状に依存するため、図
４（ｂ）に示すように、同一チップ内において異なる接
合面方向の投影面積の第２の突起部６ｂを形成すること
ができる。
【００４９】（実施の形態４）図５は本発明の実施の形
態４における半導体チップを示す斜視図である。フリッ
プチップ実装においては、半導体チップの高集積化のた
め電極端子数が増大する傾向にある。一方、ボールボン
ディング法により突起電極を形成するのは、前述のよう
に電極形成時の機械的ストレスのために内層配線領域
（アクティブエリア）への電極配置は好ましくなく、よ
って突起電極はペリフェラルに配置される。そして、高
集積化が狭ピッチ化を進行させるが、ペリフェラル配置
の実装にも限界が生じる。
【００５０】これに対し、機械的ストレスのないメッキ
法で形成した突起電極であればアクティブエリアにも配
置することができるので、広い面積の突起電極を形成す
ることができて基板電極と十分な面積で電気的接触を得
ることができる。しかしながら、半導体チップ１の突起
電極がアクティブエリアに形成された場合であっても、
実装基板の反りは発生する。
【００５１】そこで、図５（ａ）および図５（ｂ）に示
すように、半導体チップ１の外周部に向かって面積比
（Ｓ２／Ｓ１）が小さくなり、且つ半導体チップ１の隅
部に向かって面積比（Ｓ２／Ｓ１）が小さくなるよう
に、すなわち、ここでも半導体チップ１の中心から遠ざ
かるにつれて面積比（Ｓ２／Ｓ１）が小さくなるように
突起電極６を形成する。これにより、突起電極６の段差
部の面積が半導体チップ１の中心から遠ざかるにつれて
大きくなり、これに比例して段差部に保持される導電性
接着剤の量も多くなる。
【００５２】したがって、半導体チップ１の突起電極を
アクティブエリアに形成した場合においても、ショート
やデンドライドを防止しつつ実装基板に反りが発生した
場合における良好な電気的接合を得ることが可能にな
る。
【００５３】（実施の形態５）図６は本発明の実施の形
態５における半導体チップを示す説明図である。
【００５４】図示するように、本実施の形態において
は、第１の突起部１１ａは縦横の長さを異ならせて形成
され、この第１の突起部１１ａ上に形成された第２の突
起部１１ｂは複数に分割されている。なお、第２の電極
１１ｂは、図６（ａ）に示すように円柱形に、あるいは
図６（ｂ）に示すように角柱形に形成されているが、楕
円柱状などこれ以外の形状とすることもできる。
【００５５】このように、第２の突起部１１ｂを複数に
分割形成すれば段差部の面積をより大きくすることがで
きるので、図６（ｃ）に示すように、突起電極１１に保
持される導電性接着剤１０の量が一層多くなり、基板電
極と突起電極１１との電気的接合性を一層向上させるこ
とが可能になる。
【００５６】なお、第２の突起部１１ｂのそれぞれの投
影面積をｓ１，ｓ２，・・・，ｓｎとし、これらの投影
面積の総和である第２の突起部１１ｂの全体投影面積を
Ｓ２とした場合、第１の突起部１１ａの投影面積Ｓ１と
第２の突起部１１ｂの全体投影面積Ｓ２（Ｓ２＝ｓ１＋
ｓ２＋・・・＋ｓｎ）との間には、前述と同様の適正値
（０．０７＜Ｓ２／Ｓ１≦０．６）が存在する。
【００５７】（実施の形態６）図７は本発明の実施の形
態６における半導体チップと実装基板とを示す説明図で
ある。実施の形態３において説明したように、突起電極
に保持される導電性接着剤の量を半導体チップの外周部
に向かうに従って多くすることにより、ショートやデン
ドライドを防止しつつ実装基板に反りが発生した場合に
おける良好な電気的接合を得ることができる。
【００５８】そこで、第１の突起部１１ａを縦横の長さ
を異ならせて形成し、第２の突起部１１ｂを複数に分割
形成した場合には、図７（ａ）および図７（ｂ）に示す
ように、第２の突起部１１ｂの接合面方向の投影面積を
半導体チップ１の中心から遠ざかるにつれて小さくして
いる。すると、図７（ｃ）に示すように、突起電極１１
の段差部の面積が半導体チップ１の中心から遠ざかるに
つれて大きくなる。
【００５９】これにより、図７（ｄ）に示すように、突
起電極１１に保持される導電性接着剤１０の量が半導体
チップ１の中心から遠ざかるに従って多くなり、ショー
トやデンドライドを防止しつつ実装基板８に反りが発生
した場合においても良好な電気的接合が得られる。
【００６０】（実施の形態７）図８は本発明の実施の形
態７における半導体チップを示す斜視図である。実施の
形態４において説明したように、突起電極の段差部の面
積を半導体チップの外周部に向かうにつれて、また隅部
に向かうにつれて大きくすれば、すなわち突起電極の段
差部の面積を半導体チップの中心から遠ざかるにつれて
大きくすれば、段差部に保持される導電性接着剤の量も
多くなるので、半導体チップの突起電極をアクティブエ
リアに形成した場合においても、ショートやデンドライ
ドを防止しつつ実装基板に反りが発生した場合における
良好な電気的接合を得ることができる。
【００６１】そこで、半導体チップ１の突起電極１１を
アクティブエリアに形成した場合であって、第１の突起
部１１ａを縦横の長さを異ならせて形成し、第２の突起
部１１ｂを複数に分割形成した場合には、図８に示すよ
うに、半導体チップ１の外周部に向かって第２の突起部
１１ｂの接合面方向の投影面積が小さくなり、且つ半導
体チップ１の隅部に向かって第２の突起部１１ｂの接合
面方向の投影面積が小さくなるように、すなわち半導体
チップ１の中心から遠ざかるにつれて第２の突起部１１
ｂの接合面方向の投影面積が小さくなるように突起電極
１１を形成する。
【００６２】すると、突起電極１１の段差部の面積が半
導体チップ１の中心から遠ざかるにつれて大きくなり、
これに比例して段差部に保持される導電性接着剤の量も
多くなる。これにより、半導体チップ１の突起電極をア
クティブエリアに形成した場合においても、ショートや
デンドライドを防止しつつ実装基板に反りが発生した場
合における良好な電気的接合を得ることが可能になる。
【００６３】（実施の形態８）ハンダなどの低融点金属
と突起電極バンプとの合金形成によって電極の接続・導
通を得るという特徴をもつフリップチップ実装では、ハ
ンダの濡れ性のため突起電極バンプにハンダフィレット
が形成される。そして、従来のメッキ法によって形成し
たバンプの矩形形状ではハンダなどの低融点金属の保持
が達成されず、隣接電極とのショート等の問題を有して
いた。このため、従来ではボールボンディングによって
形成されたボールバンプに特化した実装工法とせざるを
得なかった。しかし、ボールボンディング形成工程によ
るチップダメージという弊害のために、ボールバンプは
電極の全面（エリア）配置には向かず、ペリフェラル配
置に限られていた。
【００６４】これに対し、本発明を用いることで、電気
特性が良い、低荷重で実装を行えるというメッキ法が本
体的に有するメリットを保持しながら、機械的ストレス
がないためにエリア配列においても一括バンピングが行
えるという重要な特徴を付加して従来の実装技術を用い
ることができる。
【００６５】また、導電粒子を含む異方導電性接着剤Ａ
ＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ
Ｆｉｌｍ）・ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏ
ｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いたフリップチッ
プ実装は、半導体チップの突起電極と基板電極間に導電
粒子を捕獲することで導通を確保し、接着剤の硬化によ
ってチップ−基板間の強度を得ることを特徴とした実装
工法である。そして、この工法でも、捕獲粒子の数を増
やすために導電粒子の密度を増すと隣接電極と十分な絶
縁距離が確保できないという課題を持つ。ここで、ボー
ルバンプの１段目相当の厚みと２段目相当の厚みで導電
粒子密度の違う異方導電性接着剤を用いて導通と絶縁を
達成する工法があるが、ボールバンプに特化したこの工
法においても、本発明を用いることで、エリア配列にお
いても一括バンピングという重要な特徴を付加しながら
従来の実装技術を用いることができる。
【００６６】このとき、導電粒子を捕獲する半導体チッ
プの突起電極と基板電極間の面積もボールバンプより精
度高く、また本発明の請求項２に記載の通り、面積・形
状ともに制御可能となる。
【００６７】以上のように、本発明は導電性接着剤を用
いたフリップチップ実装に限らず、突起電極バンプ７を
用いるフリップチップ実装全般に適用される。
【００６８】
【発明の効果】以上のように、本発明によれば、第１の
突起部と第２の突起部とで形成される段差部に接着剤が
保持されるようになるので、メッキ法で形成された突起
電極に対して接着剤を確実に保持させることが可能にな
るという有効な効果が得られる。
【００６９】また、本発明によれば、段差部のある突起
電極が機械的なストレスのかからないメッキ法で作製さ
れるので、突起電極形成時における半導体チップへのダ
メージをなくすことが可能になるという有効な効果が得
られる。
【００７０】これにより、半導体チップの高集積化、多
ピン化、小型化を容易に達成することが可能になるとい
う有効な効果が得られる。
【００７１】第１の突起部の投影面積Ｓ１と第２の突起
部の投影面積Ｓ２を、０．０７＜Ｓ２／Ｓ１≦０．６に
すれば、必要な量の接着剤を確実に段差部に保持させる
ことが可能になるという有効な効果が得られる。
【００７２】突起電極の縦横の長さを搭載される実装基
板の基板電極の形状に対応させて異ならせることで、突
起電極と基板電極との接触面積が増えて接続信頼性を一
層向上させることが可能になるという有効な効果が得ら
れる。
【００７３】また、突起電極の縦横の長さを搭載される
実装基板の基板電極の形状に対応させて異ならせること
で、実装基板へ半導体チップを実装する際における単位
面積当たりの印加荷重が低減されて実装基板および半導
体チップともにダメージがより少なくなり、実装信頼性
を一層向上させることが可能になるという有効な効果が
得られる。
【００７４】第２の突起部の接合面方向の投影面積を半
導体チップの中心から遠ざかるにつれて小さくすること
で、段差部に保持される接着剤の量が半導体チップの中
心から遠ざかるにつれて多くなるので、ショートやデン
ドライドを防止しつつ実装基板に反りが発生した場合に
おける良好な電気的接合を得ることが可能になるという
有効な効果が得られる。
【００７５】第２の突起部を第１の突起部上に複数分割
形成することで、段差部の面積をより大きくすることが
できて段差部に保持される接着剤の量が一層多くなるの
で、基板電極と突起電極との電気的接合性を一層向上さ
せることが可能になるという有効な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体チップの
電極形成工程を連続して示す断面図
【図２】半導体チップに形成された突起電極の一例を示
す説明図
【図３】本発明の実施の形態２における半導体チップと
実装基板とを示す説明図
【図４】本発明の実施の形態３における半導体チップと
実装基板とを示す説明図
【図５】本発明の実施の形態４における半導体チップを
示す斜視図
【図６】本発明の実施の形態５における半導体チップを
示す説明図
【図７】本発明の実施の形態６における半導体チップと
実装基板とを示す説明図
【図８】本発明の実施の形態７における半導体チップを
示す斜視図
【図９】導電性接着剤とボールボンディング法によって
形成されたた突起電極と実装基板とを導電性接着剤によ
り接続した従来のフリップチップ実装構造の一例を示す
断面図
【図１０】ボールボンディング法による突起電極の形成
工程を連続して示す断面図
【図１１】メッキ法による突起電極の形成工程を連続し
て示す断面図
【図１２】ボールボンディング法によって形成された突
起電極とメッキ法によって形成された突起電極の形状の
違いを示す断面図
【図１３】図１２に示す２種類の突起電極における構造
上の違いによる特徴の一例を示す断面図
【符号の説明】 １ 半導体チップ ２ チップ電極 ５ レジスト ５ａ 第１の開口 ５ｂ 第２の開口 ６ 突起電極 ６ａ 第１の突起部 ６ｂ 第２の突起部 ８ 実装基板 ９ 基板電極 １０ 導電性接着剤（接着剤） １１ 突起電極 １１ａ 第１の突起部 １１ｂ 第２の突起部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体装置の素子形成面にレジストを塗布
    し、 前記レジストを選択的に除去して、前記半導体装置の電
    極が露出する第１の開口を形成し、 メッキにより前記第１の開口を閉塞して第１の突起部を
    形成し、 前記レジストの上にさらにレジストを塗布し、 前記レジストを選択的に除去して、前記第１の突起部の
    表面が露出するとともに前記第１の開口よりも小さな接
    合面方向の投影面積を有する第２の開口を形成し、 メッキにより前記第２の開口を閉塞して前記第１の突起
    部の上に第２の突起部を形成して前記第１の突起部と前
    記第２の突起部とからなり段差部を有する突起電極を形
    成、 前記レジストを全て除去することを特徴とする突起電極
    形成方法。
  2. 【請求項２】請求項１記載の突起電極形成方法で製造さ
    れたことを特徴とする半導体装置。
  3. 【請求項３】前記第１の突起部の投影面積Ｓ１と前記第
    ２の突起部の投影面積Ｓ２とは、０．０７＜Ｓ２／Ｓ１
    ≦０．６の関係を有していることを特徴とする請求項２
    記載の半導体装置。
  4. 【請求項４】前記突起電極の縦横の長さは、搭載される
    実装基板の基板電極の形状に対応させて異なっているこ
    とを特徴とする請求項２または３記載の半導体装置。
  5. 【請求項５】前記第２の突起部の接合面方向の投影面積
    は、半導体チップの中心から遠ざかるにつれて小さくな
    っていることを特徴とする請求項２、３または４記載の
    半導体装置。
  6. 【請求項６】前記第２の突起部は前記第１の突起部上に
    複数分割形成されていることを特徴とする請求項２、
    ３、４または５記載の半導体装置。
JP10343922A 1998-12-03 1998-12-03 突起電極形成方法および半導体装置 Pending JP2000174048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10343922A JP2000174048A (ja) 1998-12-03 1998-12-03 突起電極形成方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10343922A JP2000174048A (ja) 1998-12-03 1998-12-03 突起電極形成方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2000174048A true JP2000174048A (ja) 2000-06-23

Family

ID=18365286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10343922A Pending JP2000174048A (ja) 1998-12-03 1998-12-03 突起電極形成方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2000174048A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
JP2013239543A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2019102763A (ja) * 2017-12-08 2019-06-24 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
JP2013239543A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2019102763A (ja) * 2017-12-08 2019-06-24 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
JP7117615B2 (ja) 2017-12-08 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5786239A (en) Method of manufacturing a semiconductor package
JP3863161B2 (ja) 半導体装置
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US8101468B2 (en) Method of manufacturing a semiconductor device
JP3450236B2 (ja) 半導体装置及びその製造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
US6386436B2 (en) Method of forming a solder ball
US11315902B2 (en) High bandwidth multichip module
JP2001223293A (ja) 半導体装置及びその製造方法
US6909182B2 (en) Spherical semiconductor device and method for fabricating the same
US20040180527A1 (en) Method of manufacturing semiconductor device
JPH11111771A (ja) 配線基板の接続方法、キャリア基板および配線基板
JP2000174048A (ja) 突起電極形成方法および半導体装置
JP2000286304A (ja) 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH09283564A (ja) 半導体接合構造
JP3500378B2 (ja) 半導体装置およびその製造方法
JP2001077142A (ja) 半導体装置及びその製造方法
JPH0410635A (ja) フリップチップ実装方法
JP2000091380A (ja) フリップチップの実装構造
KR101162507B1 (ko) 반도체 장치용 범프 및 그 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427