JP3500378B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3500378B2 JP3500378B2 JP2002029376A JP2002029376A JP3500378B2 JP 3500378 B2 JP3500378 B2 JP 3500378B2 JP 2002029376 A JP2002029376 A JP 2002029376A JP 2002029376 A JP2002029376 A JP 2002029376A JP 3500378 B2 JP3500378 B2 JP 3500378B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- main surface
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法、ならびに半導体装置の実装方法に関す
る。特に、配線基板への実装効率を高め、高密度実装を
可能にし、信頼性の高い基板実装を実現できるチップ状
の半導体装置およびその製造方法ならびに半導体装置の
実装方法に関する。また、半導体チップ上で外部端子用
の電極パッドが再配線され、外部端子が２次元エリア配
置された半導体装置およびその製造方法ならびに半導体
装置の実装方法に関する。
その製造方法、ならびに半導体装置の実装方法に関す
る。特に、配線基板への実装効率を高め、高密度実装を
可能にし、信頼性の高い基板実装を実現できるチップ状
の半導体装置およびその製造方法ならびに半導体装置の
実装方法に関する。また、半導体チップ上で外部端子用
の電極パッドが再配線され、外部端子が２次元エリア配
置された半導体装置およびその製造方法ならびに半導体
装置の実装方法に関する。
【０００２】
【従来の技術】近年、携帯機器の軽量小型化、高密度化
にともない、リード端子を外部端子として有した半導体
パッケージの高密度実装化が進んでいる。このような状
況の中、より高密度実装を図るため、チップ状の半導体
装置を電子機器の配線基板等に実装する技術が開発され
ている。
にともない、リード端子を外部端子として有した半導体
パッケージの高密度実装化が進んでいる。このような状
況の中、より高密度実装を図るため、チップ状の半導体
装置を電子機器の配線基板等に実装する技術が開発され
ている。
【０００３】以下、図面を参照しながら、配線基板に基
板実装される従来の半導体装置、および、その半導体装
置の実装方法について説明する。
板実装される従来の半導体装置、および、その半導体装
置の実装方法について説明する。
【０００４】図９は、従来の半導体装置の断面構成を模
式的に示しており、図９に示した半導体装置は、ベアチ
ップ実装に用いられるチップ状の半導体装置である。半
導体装置は、その上面内に半導体集積回路が形成された
半導体チップ１を含んでおり、半導体チップ１上には、
半導体集積回路に電気的に接続された電極パッド（図示
せず）が設けられており、その電極パッド（図示せず）
上には、突起電極２が形成されている。
式的に示しており、図９に示した半導体装置は、ベアチ
ップ実装に用いられるチップ状の半導体装置である。半
導体装置は、その上面内に半導体集積回路が形成された
半導体チップ１を含んでおり、半導体チップ１上には、
半導体集積回路に電気的に接続された電極パッド（図示
せず）が設けられており、その電極パッド（図示せず）
上には、突起電極２が形成されている。
【０００５】突起電極２は、半導体チップ１の周辺部に
形成され、外部との電気的接続のための外部端子を構成
する。突起電極２は、バンプ、半田ボールなどの導電性
金属突起から構成されている。なお、図示していない
が、半導体チップ１上面のうち、電極パッドを除く表面
内には、絶縁層が形成されている。
形成され、外部との電気的接続のための外部端子を構成
する。突起電極２は、バンプ、半田ボールなどの導電性
金属突起から構成されている。なお、図示していない
が、半導体チップ１上面のうち、電極パッドを除く表面
内には、絶縁層が形成されている。
【０００６】次に、図１０（ａ）から（ｃ）を参照しな
がら、従来の半導体装置の実装方法を説明する。
がら、従来の半導体装置の実装方法を説明する。
【０００７】図９に示したような半導体装置を配線基板
上に実装する場合、まず、電子機器に組み込むプリント
基板等の配線基板３を用意した後、図１０（ａ）に示す
ように、配線基板３の上面側にある接続用の配線電極４
と、半導体装置の半導体チップ１の主面側の突起電極２
とを位置合わせする次に、図１０（ｂ）に示すように、
配線基板３の配線電極４と、半導体装置の突起電極２と
を接続する。この際、突起電極２が半田ボールの場合、
半田ボールを溶融させた状態で配線基板３の配線電極４
と接合する。
上に実装する場合、まず、電子機器に組み込むプリント
基板等の配線基板３を用意した後、図１０（ａ）に示す
ように、配線基板３の上面側にある接続用の配線電極４
と、半導体装置の半導体チップ１の主面側の突起電極２
とを位置合わせする次に、図１０（ｂ）に示すように、
配線基板３の配線電極４と、半導体装置の突起電極２と
を接続する。この際、突起電極２が半田ボールの場合、
半田ボールを溶融させた状態で配線基板３の配線電極４
と接合する。
【０００８】その後、図１０（ｃ）に示すように、半導
体装置の突起電極２を配線基板３に接続した状態で、半
導体装置の半導体チップ１と配線基板３との間隙に絶縁
性樹脂等のアンダーフィル材５を充填封止し、次いで、
アンダーフィル材５を硬化させて基板実装を完了する。
体装置の突起電極２を配線基板３に接続した状態で、半
導体装置の半導体チップ１と配線基板３との間隙に絶縁
性樹脂等のアンダーフィル材５を充填封止し、次いで、
アンダーフィル材５を硬化させて基板実装を完了する。
【０００９】また、別の実装方法を、図１１（ａ）から
（ｃ）に示す。この実装方法は、配線基板上に予めアン
ダーフィル材を供給しておき、そのアンダーフィル材を
挟み込むように半導体装置を押圧して接続する手法であ
る。以下、さらに説明する。
（ｃ）に示す。この実装方法は、配線基板上に予めアン
ダーフィル材を供給しておき、そのアンダーフィル材を
挟み込むように半導体装置を押圧して接続する手法であ
る。以下、さらに説明する。
【００１０】まず、図１１（ａ）に示すように、電子機
器に組み込むプリント基板等の配線基板３の配線電極４
上に、所望の厚みおよび面積を有する絶縁性樹脂シート
からなるアンダーフィル材５を貼付する。
器に組み込むプリント基板等の配線基板３の配線電極４
上に、所望の厚みおよび面積を有する絶縁性樹脂シート
からなるアンダーフィル材５を貼付する。
【００１１】次に、図１１（ｂ）に示すように、配線基
板３の配線電極４と半導体装置の突起電極２とを位置合
わせした後、配線基板３上に供給した絶縁性樹脂シート
からなるアンダーフィル材５を挟み込むように、半導体
装置をフェースダウンで加熱加圧条件下で押圧して、突
起電極２でアンダーフィル材５を突き破り、それによ
り、半導体チップ１の突起電極２を配線電極４と接続さ
せる。
板３の配線電極４と半導体装置の突起電極２とを位置合
わせした後、配線基板３上に供給した絶縁性樹脂シート
からなるアンダーフィル材５を挟み込むように、半導体
装置をフェースダウンで加熱加圧条件下で押圧して、突
起電極２でアンダーフィル材５を突き破り、それによ
り、半導体チップ１の突起電極２を配線電極４と接続さ
せる。
【００１２】その後、図１１（ｃ）に示すように、シー
ト状のアンダーフィル材５を硬化させることにより、基
板実装を完了する。
ト状のアンダーフィル材５を硬化させることにより、基
板実装を完了する。
【００１３】以上のように、従来においては、配線基板
の配線電極と、ベアチップ実装に用いるチップ状の半導
体装置とを突起電極を介して接続し、両者の間隙にアン
ダーフィル材を形成して実装するものであり、アンダー
フィル材は、両者の接続後または、接続前に予め供給し
て形成するものであった。
の配線電極と、ベアチップ実装に用いるチップ状の半導
体装置とを突起電極を介して接続し、両者の間隙にアン
ダーフィル材を形成して実装するものであり、アンダー
フィル材は、両者の接続後または、接続前に予め供給し
て形成するものであった。
【００１４】
【発明が解決しようとする課題】上記従来の半導体装置
においては、半導体装置の構造として、半導体チップの
周辺に配置された電極パッド上に突起電極が設けられた
ものであり、その電極パッド自体は、半導体チップの半
導体集積回路素子の領域から外れた周辺領域に形成され
ているため、電極パッドのチップ面内での２次元エリア
配置を行うことはできず、それゆえ、半導体装置として
の高密度化には限界があった。
においては、半導体装置の構造として、半導体チップの
周辺に配置された電極パッド上に突起電極が設けられた
ものであり、その電極パッド自体は、半導体チップの半
導体集積回路素子の領域から外れた周辺領域に形成され
ているため、電極パッドのチップ面内での２次元エリア
配置を行うことはできず、それゆえ、半導体装置として
の高密度化には限界があった。
【００１５】そのため最近では、半導体チップの電極パ
ッドを配線で引き回し（再配線）、半導体チップの主面
上（半導体集積回路素子上）に２次元エリアで電極パッ
ドと接続したコンタクトパッドを形成したタイプの半導
体装置が開発されるようになってきた。しかし、そのよ
うな半導体装置（すなわち、半導体集積回路素子領域上
に、電極パッドと接続したコンタクトパッドが形成され
た半導体装置）と、配線基板とを接続するには、種々の
制約が存在する。
ッドを配線で引き回し（再配線）、半導体チップの主面
上（半導体集積回路素子上）に２次元エリアで電極パッ
ドと接続したコンタクトパッドを形成したタイプの半導
体装置が開発されるようになってきた。しかし、そのよ
うな半導体装置（すなわち、半導体集積回路素子領域上
に、電極パッドと接続したコンタクトパッドが形成され
た半導体装置）と、配線基板とを接続するには、種々の
制約が存在する。
【００１６】例えば、配線基板上にシート状またはフィ
ルム状のアンダーフィル材を供給し、そのアンダーフィ
ル材を挟んで半導体装置のコンタクトパッド上に形成し
た突起電極を押圧して基板実装する場合、加圧力が半導
体装置に印加されてしまう。そのためその加圧力により
半導体装置のコンタクトパッド下の半導体集積回路素子
領域へのダメージが発生するという問題があり、基板実
装時の制約を受ける。また、配線基板の配線電極とコン
タクトパッドとを接続した後に両者の間隙にアンダーフ
イル材を充填封止する場合においては、アンダーフィル
材内でボイドが発生するという問題も生じる。
ルム状のアンダーフィル材を供給し、そのアンダーフィ
ル材を挟んで半導体装置のコンタクトパッド上に形成し
た突起電極を押圧して基板実装する場合、加圧力が半導
体装置に印加されてしまう。そのためその加圧力により
半導体装置のコンタクトパッド下の半導体集積回路素子
領域へのダメージが発生するという問題があり、基板実
装時の制約を受ける。また、配線基板の配線電極とコン
タクトパッドとを接続した後に両者の間隙にアンダーフ
イル材を充填封止する場合においては、アンダーフィル
材内でボイドが発生するという問題も生じる。
【００１７】さらに、従来の半導体装置の実装方法にお
いては、配線基板に対して、１個１個の半導体装置単位
で、アンダーフィル材を充填または貼付して、基板実装
する必要があるため、基板実装の実装効率上の観点から
も問題がある。加えて、基板実装の際に使用する高精度
な実装設備の新規導入による実装コストの増大も問題と
なっている。
いては、配線基板に対して、１個１個の半導体装置単位
で、アンダーフィル材を充填または貼付して、基板実装
する必要があるため、基板実装の実装効率上の観点から
も問題がある。加えて、基板実装の際に使用する高精度
な実装設備の新規導入による実装コストの増大も問題と
なっている。
【００１８】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、基板実装の実装効率を向上さ
せることができる半導体装置および実装方法を提供する
ことにある。また、本発明の他の目的は、信頼性に優れ
た基板実装を実現できる半導体装置およびその製造方
法、ならびに半導体装置の実装方法を提供することにあ
る。
であり、その主な目的は、基板実装の実装効率を向上さ
せることができる半導体装置および実装方法を提供する
ことにある。また、本発明の他の目的は、信頼性に優れ
た基板実装を実現できる半導体装置およびその製造方
法、ならびに半導体装置の実装方法を提供することにあ
る。
【００１９】
【課題を解決するための手段】本発明による半導体装置
は、複数の電極パッドが設けられた主面を有する半導体
チップと、前記半導体チップの主面のうち前記複数の電
極パッドを除く領域上に形成された絶縁層と、前記半導
体チップの主面内の領域で且つ前記絶縁層上に配置され
た複数のコンタクトパッドと、前記複数の電極パッドの
少なくとも１つと電気的に接続し且つ前記複数のコンタ
クトパッドの少なくとも１つとを電気的に接続し、それ
によって再配線接続を行う配線層と、前記複数のコンタ
クトパッドを除く領域で且つ前記半導体チップの主面内
の領域上に形成された絶縁性樹脂層と、前記複数のコン
タクトパッド上に各々設けられた突起電極と、前記突起
電極の頂部を露出させ、前記絶縁性樹脂層上に設けられ
たアンダーフィル材層とを備え、前記コンタクトパッド
のうちの最外周のコンタクトパッドより外方に位置する
アンダーフィル層の上面は前記突起電極の頂部よりも上
方になるように形成されている。
は、複数の電極パッドが設けられた主面を有する半導体
チップと、前記半導体チップの主面のうち前記複数の電
極パッドを除く領域上に形成された絶縁層と、前記半導
体チップの主面内の領域で且つ前記絶縁層上に配置され
た複数のコンタクトパッドと、前記複数の電極パッドの
少なくとも１つと電気的に接続し且つ前記複数のコンタ
クトパッドの少なくとも１つとを電気的に接続し、それ
によって再配線接続を行う配線層と、前記複数のコンタ
クトパッドを除く領域で且つ前記半導体チップの主面内
の領域上に形成された絶縁性樹脂層と、前記複数のコン
タクトパッド上に各々設けられた突起電極と、前記突起
電極の頂部を露出させ、前記絶縁性樹脂層上に設けられ
たアンダーフィル材層とを備え、前記コンタクトパッド
のうちの最外周のコンタクトパッドより外方に位置する
アンダーフィル層の上面は前記突起電極の頂部よりも上
方になるように形成されている。
【００２０】 本発明による他の半導体装置は、複数の
電極パッドが設けられた主面を有する半導体チップと、
前記半導体チップの主面のうち前記複数の電極パッドを
除く領域上に形成された弾性体層と、前記半導体チップ
の主面内の領域で且つ前記弾性体層上に、二次元的に配
置された複数のコンタクトパッドと、前記複数の電極パ
ッドの少なくとも１つと電気的に接続し且つ前記複数の
コンタクトパッドの少なくとも１つとを電気的に接続
し、それによって再配線接続を行う配線層と、前記複数
のコンタクトパッドを除く領域で且つ前記半導体チップ
の主面内の領域上に形成された絶縁性樹脂層と、前記複
数のコンタクトパッド上に各々設けられた突起電極と、
前記突起電極の頂部を露出させ、前記絶縁性樹脂層上に
設けられたアンダーフィル材層とを備え、前記コンタク
トパッドのうちの最外周のコンタクトパッドより外方に
位置するアンダーフィル層の上面は前記突起電極の頂部
よりも上方になるように形成されている。
電極パッドが設けられた主面を有する半導体チップと、
前記半導体チップの主面のうち前記複数の電極パッドを
除く領域上に形成された弾性体層と、前記半導体チップ
の主面内の領域で且つ前記弾性体層上に、二次元的に配
置された複数のコンタクトパッドと、前記複数の電極パ
ッドの少なくとも１つと電気的に接続し且つ前記複数の
コンタクトパッドの少なくとも１つとを電気的に接続
し、それによって再配線接続を行う配線層と、前記複数
のコンタクトパッドを除く領域で且つ前記半導体チップ
の主面内の領域上に形成された絶縁性樹脂層と、前記複
数のコンタクトパッド上に各々設けられた突起電極と、
前記突起電極の頂部を露出させ、前記絶縁性樹脂層上に
設けられたアンダーフィル材層とを備え、前記コンタク
トパッドのうちの最外周のコンタクトパッドより外方に
位置するアンダーフィル層の上面は前記突起電極の頂部
よりも上方になるように形成されている。
【００２１】
【００２２】
【００２３】ある実施形態において、前記突起電極は、
半田ボールである。
半田ボールである。
【００２４】前記突起電極は、半田ボールであり、そし
て、前記アンダーフィル材層は、熱可塑性樹脂から構成
されていることが好ましい。
て、前記アンダーフィル材層は、熱可塑性樹脂から構成
されていることが好ましい。
【００２５】前記弾性体層のヤング率は、１０〜２００
０［ｋｇ／ｍｍ2］の範囲であることが好ましい。
０［ｋｇ／ｍｍ2］の範囲であることが好ましい。
【００２６】ある実施形態において、前記アンダーフィ
ル材層は、エポキシ樹脂層である。
ル材層は、エポキシ樹脂層である。
【００２７】前記弾性体層の端部は、断面形状において
斜辺を有していることが好ましい。
斜辺を有していることが好ましい。
【００２８】 本発明による半導体装置の製造方法は、
複数の電極パッドが形成された主面を有する半導体チッ
プを用意する工程と、前記半導体チップの主面のうち前
記複数の電極パッドを除く領域上に、低弾性材料から構
成された弾性体層を形成する工程と、前記複数の電極パ
ッドの少なくとも１つに一端を接続し、且つ、他端を前
記弾性体層上に延在させてコンタクトパッドを二次元的
に配置させる構成を有する配線層を形成する工程と、前
記半導体チップの主面内の領域上に、前記複数のコンタ
クトパッドを除いて、少なくとも前記配線層および前記
電極パッドを被覆する絶縁性樹脂層を形成する工程と、
前記コンタクトパッド上に、導電性材料から構成された
突起電極を形成する工程と、前記半導体チップの主面内
の領域上に、前記突起電極の頂部を露出させて、アンダ
ーフィル材層を形成する工程とを包含し、前記アンダー
フィル材層を形成する工程は、前記コンタクトパッドの
うちの最外周のコンタクトパッドより外方に位置するア
ンダーフィル層の上面を前記突起電極の頂部よりも上方
になるように形成する。
複数の電極パッドが形成された主面を有する半導体チッ
プを用意する工程と、前記半導体チップの主面のうち前
記複数の電極パッドを除く領域上に、低弾性材料から構
成された弾性体層を形成する工程と、前記複数の電極パ
ッドの少なくとも１つに一端を接続し、且つ、他端を前
記弾性体層上に延在させてコンタクトパッドを二次元的
に配置させる構成を有する配線層を形成する工程と、前
記半導体チップの主面内の領域上に、前記複数のコンタ
クトパッドを除いて、少なくとも前記配線層および前記
電極パッドを被覆する絶縁性樹脂層を形成する工程と、
前記コンタクトパッド上に、導電性材料から構成された
突起電極を形成する工程と、前記半導体チップの主面内
の領域上に、前記突起電極の頂部を露出させて、アンダ
ーフィル材層を形成する工程とを包含し、前記アンダー
フィル材層を形成する工程は、前記コンタクトパッドの
うちの最外周のコンタクトパッドより外方に位置するア
ンダーフィル層の上面を前記突起電極の頂部よりも上方
になるように形成する。
【００２９】前記半導体チップを用意する工程は、その
面内に半導体チップが複数個形成された半導体ウェハと
して用意する工程であることが好ましい。
面内に半導体チップが複数個形成された半導体ウェハと
して用意する工程であることが好ましい。
【００３０】
【００３１】 本発明による他の半導体装置の製造方法
は、複数の電極パッドが設けられた主面を有する半導体
チップと；前記半導体チップの主面のうち前記複数の電
極パッドを除く領域上に形成された弾性体層と；前記半
導体チップの主面内の領域で且つ前記弾性体層上に、二
次元的に配置された複数のコンタクトパッドと；前記複
数の電極パッドの少なくとも１つと電気的に接続し且つ
前記複数のコンタクトパッドの少なくとも１つとを電気
的に接続し、それによって再配線接続を行う配線層と；
前記複数のコンタクトパッドを除く領域で且つ前記半導
体チップの主面内の領域上に形成された絶縁性樹脂層
と；前記複数のコンタクトパッド上に各々設けられた突
起電極と；前記突起電極の頂部を露出させ、前記絶縁性
樹脂層上に設けられたアンダーフィル材層と；を備える
半導体装置を、配線電極を有する配線基板に電気的に接
続して基板実装する、半導体装置の製造方法であって、
前記半導体装置の前記主面側と前記配線基板の主面側と
を対向させ、前記半導体装置の前記突起電極と前記配線
基板の前記配線電極とを位置合わせする工程と、前記ア
ンダーフィル材層から露出した前記突起電極の前記頂部
を、前記配線基板の配線電極に押圧して食い込ませて当
接させる工程と、前記半導体装置の前記アンダーフィル
材層を加熱により軟化溶融させ、前記半導体装置の主面
と前記配線基板の主面との間隙を前記アンダーフィル材
層によって充填封止する工程とを包含する。
は、複数の電極パッドが設けられた主面を有する半導体
チップと；前記半導体チップの主面のうち前記複数の電
極パッドを除く領域上に形成された弾性体層と；前記半
導体チップの主面内の領域で且つ前記弾性体層上に、二
次元的に配置された複数のコンタクトパッドと；前記複
数の電極パッドの少なくとも１つと電気的に接続し且つ
前記複数のコンタクトパッドの少なくとも１つとを電気
的に接続し、それによって再配線接続を行う配線層と；
前記複数のコンタクトパッドを除く領域で且つ前記半導
体チップの主面内の領域上に形成された絶縁性樹脂層
と；前記複数のコンタクトパッド上に各々設けられた突
起電極と；前記突起電極の頂部を露出させ、前記絶縁性
樹脂層上に設けられたアンダーフィル材層と；を備える
半導体装置を、配線電極を有する配線基板に電気的に接
続して基板実装する、半導体装置の製造方法であって、
前記半導体装置の前記主面側と前記配線基板の主面側と
を対向させ、前記半導体装置の前記突起電極と前記配線
基板の前記配線電極とを位置合わせする工程と、前記ア
ンダーフィル材層から露出した前記突起電極の前記頂部
を、前記配線基板の配線電極に押圧して食い込ませて当
接させる工程と、前記半導体装置の前記アンダーフィル
材層を加熱により軟化溶融させ、前記半導体装置の主面
と前記配線基板の主面との間隙を前記アンダーフィル材
層によって充填封止する工程とを包含する。
【００３２】 本発明による別の半導体装置の製造方法
は、複数の電極パッドが設けられた主面を有する半導体
チップと；前記半導体チップの主面のうち前記複数の電
極パッドを除く領域上に形成された弾性体層と；前記半
導体チップの主面内の領域で且つ前記弾性体層上に、二
次元的に配置された複数のコンタクトパッドと；前記複
数の電極パッドの少なくとも１つと電気的に接続し且つ
前記複数のコンタクトパッドの少なくとも１つとを電気
的に接続し、それによって再配線接続を行う配線層と；
前記複数のコンタクトパッドを除く領域で且つ前記半導
体チップの主面内の領域上に形成された絶縁性樹脂層
と；前記複数のコンタクトパッド上に各々設けられた半
田ボールと；前記半田ボールの頂部を露出させ、前記絶
縁性樹脂層上に設けられ、熱可塑性樹脂からなるアンダ
ーフィル材層と；を備える半導体装置を、配線電極を有
する配線基板に電気的に接続して基板実装する、半導体
装置の製造方法であって、前記半田ボールの融点よりも
低い融点を有する半田ペーストを、前記配線基板の前記
配線電極上に付与する工程と、前記半導体装置の前記主
面側と前記配線基板の主面側とを対向させ、頂部が前記
アンダーフィル材層の上面から突出して露出した前記半
田ボールと前記配線基板の前記配線電極とを位置合わせ
する工程と、前記半田ボールと前記配線基板の前記配線
電極とを当接させる工程と、前記半田ペーストを、前記
半田ボールの融点よりも低い温度で溶融させる工程と、
前記半導体装置の前記アンダーフィル材層を加熱により
軟化溶融させ、前記半導体装置の主面と前記配線基板の
主面との間隙を前記アンダーフィル材層によって充填封
止する工程とを包含する。
は、複数の電極パッドが設けられた主面を有する半導体
チップと；前記半導体チップの主面のうち前記複数の電
極パッドを除く領域上に形成された弾性体層と；前記半
導体チップの主面内の領域で且つ前記弾性体層上に、二
次元的に配置された複数のコンタクトパッドと；前記複
数の電極パッドの少なくとも１つと電気的に接続し且つ
前記複数のコンタクトパッドの少なくとも１つとを電気
的に接続し、それによって再配線接続を行う配線層と；
前記複数のコンタクトパッドを除く領域で且つ前記半導
体チップの主面内の領域上に形成された絶縁性樹脂層
と；前記複数のコンタクトパッド上に各々設けられた半
田ボールと；前記半田ボールの頂部を露出させ、前記絶
縁性樹脂層上に設けられ、熱可塑性樹脂からなるアンダ
ーフィル材層と；を備える半導体装置を、配線電極を有
する配線基板に電気的に接続して基板実装する、半導体
装置の製造方法であって、前記半田ボールの融点よりも
低い融点を有する半田ペーストを、前記配線基板の前記
配線電極上に付与する工程と、前記半導体装置の前記主
面側と前記配線基板の主面側とを対向させ、頂部が前記
アンダーフィル材層の上面から突出して露出した前記半
田ボールと前記配線基板の前記配線電極とを位置合わせ
する工程と、前記半田ボールと前記配線基板の前記配線
電極とを当接させる工程と、前記半田ペーストを、前記
半田ボールの融点よりも低い温度で溶融させる工程と、
前記半導体装置の前記アンダーフィル材層を加熱により
軟化溶融させ、前記半導体装置の主面と前記配線基板の
主面との間隙を前記アンダーフィル材層によって充填封
止する工程とを包含する。
【００３３】
【発明の実施の形態】以下、図面を参照しながら、本発
明による実施の形態を説明する。以下の図面において
は、説明の簡潔化のため、実質的に同一の機能を有する
構成要素を同一の参照符号で示す。なお、本発明は以下
の実施形態に限定されない。
明による実施の形態を説明する。以下の図面において
は、説明の簡潔化のため、実質的に同一の機能を有する
構成要素を同一の参照符号で示す。なお、本発明は以下
の実施形態に限定されない。
【００３４】まず、図１および図２を参照しながら、本
発明の実施形態にかかる半導体装置を説明する。
発明の実施形態にかかる半導体装置を説明する。
【００３５】図１は、本実施形態の半導体装置の前提構
造となるチップ状の電極再配線型の半導体装置の構成を
模式的に示している。図１（ａ）は、斜視図であり、構
造を見やすくするために一部切り欠いて示している。ま
た、図１（ａ）では視覚便宜上、一部の構成要素に斜線
を付している。図１（ｂ）は、図１（ａ）中のＩＢ−Ｉ
Ｂ’線に沿った断面図である。
造となるチップ状の電極再配線型の半導体装置の構成を
模式的に示している。図１（ａ）は、斜視図であり、構
造を見やすくするために一部切り欠いて示している。ま
た、図１（ａ）では視覚便宜上、一部の構成要素に斜線
を付している。図１（ｂ）は、図１（ａ）中のＩＢ−Ｉ
Ｂ’線に沿った断面図である。
【００３６】図１（ａ）および（ｂ）に示すように、本
実施形態にかかる半導体装置の前提構造は、複数の電極
パッド６が設けられた主面を有する半導体チップ７と、
半導体チップ７の主面のうち電極パッド６を除く領域上
に形成された弾性体層８とを有している。半導体チップ
７の主面内の領域で且つ弾性体層８上には、複数のコン
タクトパッド１０が二次元的に配置されており、そし
て、複数の電極パッド６の少なくとも１つと、複数のコ
ンタクトパッド１０の少なくとも１つとは、配線層９に
よって再配線接続されている。本実施形態では、１つの
コンタクトパット１０は、１つの配線層９を介して、１
つの電極パッド６に接続されている。また、コンタクト
パッド１０と配線層９とは一体形成されている。コンタ
クトパッド１０を除く領域で且つ半導体チップ７の主面
内の領域上には、絶縁性樹脂層１１が形成されており、
各コンタクトパッド１０の上には、突起電極（半田ボー
ル）１２が設けられている。
実施形態にかかる半導体装置の前提構造は、複数の電極
パッド６が設けられた主面を有する半導体チップ７と、
半導体チップ７の主面のうち電極パッド６を除く領域上
に形成された弾性体層８とを有している。半導体チップ
７の主面内の領域で且つ弾性体層８上には、複数のコン
タクトパッド１０が二次元的に配置されており、そし
て、複数の電極パッド６の少なくとも１つと、複数のコ
ンタクトパッド１０の少なくとも１つとは、配線層９に
よって再配線接続されている。本実施形態では、１つの
コンタクトパット１０は、１つの配線層９を介して、１
つの電極パッド６に接続されている。また、コンタクト
パッド１０と配線層９とは一体形成されている。コンタ
クトパッド１０を除く領域で且つ半導体チップ７の主面
内の領域上には、絶縁性樹脂層１１が形成されており、
各コンタクトパッド１０の上には、突起電極（半田ボー
ル）１２が設けられている。
【００３７】図１（ａ）および（ｂ）に示した構造を詳
述すると、次の通りである。同図に示した構造は、一主
面上の周辺領域に内部の半導体集積回路素子と接続した
複数の電極パッド６を有する半導体チップ７と、各電極
パッド６を除く半導体チップ７の主面領域上に形成され
た低弾性樹脂から構成された弾性体層８とを有してお
り、半導体チップ７の主面内に形成された弾性体層８上
には、各電極パッド６と接続した金属導体からなる配線
層９によって再配線接続されて、２次元配置された複数
のコンタクトパッド１０が設けられている。コンタクト
パッド１０を除く半導体チップ７の主面上には、電極パ
ッド６および配線層９を保護するソルダーレジストなど
の絶縁性樹脂層１１が形成されており、そして、各コン
タクトパッド１０上には、半田ボールなどの突起電極１
２が設けられている。なお、全てのコンタクトパッド１
０上に、必ずしも突起電極（半田ボール）１２を設けな
くてもよい場合もあり、突起電極１２の個数およびピッ
チ等は、配線基板の配線電極に対応して設定すればよ
い。
述すると、次の通りである。同図に示した構造は、一主
面上の周辺領域に内部の半導体集積回路素子と接続した
複数の電極パッド６を有する半導体チップ７と、各電極
パッド６を除く半導体チップ７の主面領域上に形成され
た低弾性樹脂から構成された弾性体層８とを有してお
り、半導体チップ７の主面内に形成された弾性体層８上
には、各電極パッド６と接続した金属導体からなる配線
層９によって再配線接続されて、２次元配置された複数
のコンタクトパッド１０が設けられている。コンタクト
パッド１０を除く半導体チップ７の主面上には、電極パ
ッド６および配線層９を保護するソルダーレジストなど
の絶縁性樹脂層１１が形成されており、そして、各コン
タクトパッド１０上には、半田ボールなどの突起電極１
２が設けられている。なお、全てのコンタクトパッド１
０上に、必ずしも突起電極（半田ボール）１２を設けな
くてもよい場合もあり、突起電極１２の個数およびピッ
チ等は、配線基板の配線電極に対応して設定すればよ
い。
【００３８】本実施形態の半導体装置は、図２（ａ）に
示すように、図１に示した構成に加えてアンダーフィル
材層１３を有している。アンダーフィル材層１３は、突
起電極１２の頂部を露出させるように、絶縁性樹脂層１
１上に形成されている。図９に示した従来の構成と異な
り、本実施形態の半導体装置は、コンタクトパッド１０
上の突起電極１２の頂部を露出させ、絶縁性樹脂層１１
上に設けられたアンダーフィル材層１３を有する構成を
している。アンダーフィル材層１３は、例えば、エポキ
シ樹脂によって形成されているものであり、エポキシ樹
脂以外でも、基板実装した際に気密封止が可能で絶縁性
の材料であれば、アンダーフィル材層１３の材料として
用いることができる。
示すように、図１に示した構成に加えてアンダーフィル
材層１３を有している。アンダーフィル材層１３は、突
起電極１２の頂部を露出させるように、絶縁性樹脂層１
１上に形成されている。図９に示した従来の構成と異な
り、本実施形態の半導体装置は、コンタクトパッド１０
上の突起電極１２の頂部を露出させ、絶縁性樹脂層１１
上に設けられたアンダーフィル材層１３を有する構成を
している。アンダーフィル材層１３は、例えば、エポキ
シ樹脂によって形成されているものであり、エポキシ樹
脂以外でも、基板実装した際に気密封止が可能で絶縁性
の材料であれば、アンダーフィル材層１３の材料として
用いることができる。
【００３９】図２（ａ）では、アンダーフィル材層１３
の上面が、突起電極１２の頂部と実質的同一面にある構
成を示しているけれども、基板実装の際の実装方法によ
っては、突起電極１２の頂部を、アンダーフィル材層１
３の上面から１［μｍ］〜２００［μｍ］、好ましくは
５０［μｍ］程度で突出して露出した構成にしても良
い。 また、図２（ｂ）に示すように、半導体チップ７
の周辺部に位置するアンダーフィル材層１３を厚くする
ようにしてもよい。より詳細に述べると、コンタクトパ
ッド１０のうち最外周に位置するコンタクトパッドより
も外方部分にあるアンダーフィル材層１３は、その上面
を突起電極１２の頂部よりも高くなるように構成しても
よい。このようにアンダーフィル材層１３の上面が、突
起電極１２の頂部よりも上方になるように膜厚を厚く調
整すると、基板実装した際、配線基板と半導体装置との
間隙の気密封止とともに、アンダーフィル材によるフィ
レット部を形成することができ、それにより、実装信頼
性を向上させることができる。 なお、図２（ａ）お
よび（ｂ）に示した構成とも、突起電極１２として半田
ボールを用いているが、これに限らず、金属材料による
バンプ状の突起電極を用いても良い。
の上面が、突起電極１２の頂部と実質的同一面にある構
成を示しているけれども、基板実装の際の実装方法によ
っては、突起電極１２の頂部を、アンダーフィル材層１
３の上面から１［μｍ］〜２００［μｍ］、好ましくは
５０［μｍ］程度で突出して露出した構成にしても良
い。 また、図２（ｂ）に示すように、半導体チップ７
の周辺部に位置するアンダーフィル材層１３を厚くする
ようにしてもよい。より詳細に述べると、コンタクトパ
ッド１０のうち最外周に位置するコンタクトパッドより
も外方部分にあるアンダーフィル材層１３は、その上面
を突起電極１２の頂部よりも高くなるように構成しても
よい。このようにアンダーフィル材層１３の上面が、突
起電極１２の頂部よりも上方になるように膜厚を厚く調
整すると、基板実装した際、配線基板と半導体装置との
間隙の気密封止とともに、アンダーフィル材によるフィ
レット部を形成することができ、それにより、実装信頼
性を向上させることができる。 なお、図２（ａ）お
よび（ｂ）に示した構成とも、突起電極１２として半田
ボールを用いているが、これに限らず、金属材料による
バンプ状の突起電極を用いても良い。
【００４０】弾性体層８の弾性率（ヤング率）は、１０
〜２０００［ｋｇ／ｍｍ2］の範囲にあることが好まし
く、さらに１０〜１０００［ｋｇ／ｍｍ2］の範囲にあ
ることがより好ましい。また、弾性体層８の線膨張率
は、５〜２００［ｐｐｍ／℃］の範囲にあることが好ま
しく、さらに１０〜１００［ｐｐｍ／℃］の範囲にある
ことがより好ましい。弾性体層８は、例えば、エステル
結合型ポリイミドや、アクリレート系エポキシ等のポリ
マーでよく、低弾性率を有し、絶縁性を示せす材料であ
れば、適時好適な材料を用いることができる。弾性体層
８の厚みは、例えば、１〜１００［μｍ］であり、好ま
しくは３０［μｍ］である。
〜２０００［ｋｇ／ｍｍ2］の範囲にあることが好まし
く、さらに１０〜１０００［ｋｇ／ｍｍ2］の範囲にあ
ることがより好ましい。また、弾性体層８の線膨張率
は、５〜２００［ｐｐｍ／℃］の範囲にあることが好ま
しく、さらに１０〜１００［ｐｐｍ／℃］の範囲にある
ことがより好ましい。弾性体層８は、例えば、エステル
結合型ポリイミドや、アクリレート系エポキシ等のポリ
マーでよく、低弾性率を有し、絶縁性を示せす材料であ
れば、適時好適な材料を用いることができる。弾性体層
８の厚みは、例えば、１〜１００［μｍ］であり、好ま
しくは３０［μｍ］である。
【００４１】図１および図２に示すように、弾性体層８
の端部は、断面形状において斜辺を有するように構成さ
れていることが好ましい。このような構成にすれば、電
極パッド６の引き回しで使用する配線層９の形成精度の
向上や、断線防止などを図ることができ、その結果、信
頼性を高めることができる。なお、 本実施形態では、
弾性体層８を、弾性を有する樹脂から形成したが、基板
実装の際の実装方法如何によっては、例えば５［μｍ］
厚以上のポリイミドなどの絶縁層から形成してもよい。
の端部は、断面形状において斜辺を有するように構成さ
れていることが好ましい。このような構成にすれば、電
極パッド６の引き回しで使用する配線層９の形成精度の
向上や、断線防止などを図ることができ、その結果、信
頼性を高めることができる。なお、 本実施形態では、
弾性体層８を、弾性を有する樹脂から形成したが、基板
実装の際の実装方法如何によっては、例えば５［μｍ］
厚以上のポリイミドなどの絶縁層から形成してもよい。
【００４２】次に、図３（ａ）から図４（ｂ）を参照し
ながら、本実施形態にかかる半導体装置の製造方法を説
明する。図３（ａ）から図４（ｂ）は、本実施形態の製
造方法を説明するための主要工程を示す工程断面図であ
る。
ながら、本実施形態にかかる半導体装置の製造方法を説
明する。図３（ａ）から図４（ｂ）は、本実施形態の製
造方法を説明するための主要工程を示す工程断面図であ
る。
【００４３】まず、図３（ａ）に示すように、一主面上
の周辺部に複数の電極パッド６が形成され、半導体集積
回路素子が形成された半導体チップ７を用意する。ま
た、チップ単位ではなく、半導体チップがその面内に複
数個形成された半導体ウェハを用意し、ウェハレベルで
製造しても良い。その場合、より量産レベルでの製造が
可能になり、製造プロセス上のメリットが大きい。
の周辺部に複数の電極パッド６が形成され、半導体集積
回路素子が形成された半導体チップ７を用意する。ま
た、チップ単位ではなく、半導体チップがその面内に複
数個形成された半導体ウェハを用意し、ウェハレベルで
製造しても良い。その場合、より量産レベルでの製造が
可能になり、製造プロセス上のメリットが大きい。
【００４４】次に、図３（ｂ）に示すように、用意した
半導体チップ７、または半導体ウェハ内の各半導体チッ
プの主面上であって、周辺の複数の電極パッド６を除く
主面領域を覆うように、低弾性材料を堆積することによ
って、弾性体層８を形成する。
半導体チップ７、または半導体ウェハ内の各半導体チッ
プの主面上であって、周辺の複数の電極パッド６を除く
主面領域を覆うように、低弾性材料を堆積することによ
って、弾性体層８を形成する。
【００４５】具体的には、まず、半導体チップ７の主面
にそれぞれ形成された電極パッド６とパッシベーション
膜（図示せず）との上に、感光性を有する絶縁性の低弾
性材料を１００［μｍ］程度の厚みで塗布して乾燥する
ことにより、弾性体層膜を形成する。そして、乾燥した
弾性体層膜に対して、露光と現像とを順次行って、半導
体チップ７の電極パッド６の部分を開口させた弾性体層
８を形成する。この場合において、例えば露光で平行光
ではなく散乱光を使用して、開口部における弾性体層８
の断面形状を、半導体チップ７の主面に対して垂直では
なく、かつ、鋭角部分のない斜辺状にして形成する。す
なわち、弾性体層８上面（主面）と斜面とによる角が鈍
角（例えば、１００〜１４０度程度）をなすように形成
する。本実施形態では、弾性体層８の開口の端部を傾斜
させて半導体チップ７の表面になめらかにつながるよう
に形成しているので、配線層９を形成しやすく、また断
線しにくい構造を作製することができる。
にそれぞれ形成された電極パッド６とパッシベーション
膜（図示せず）との上に、感光性を有する絶縁性の低弾
性材料を１００［μｍ］程度の厚みで塗布して乾燥する
ことにより、弾性体層膜を形成する。そして、乾燥した
弾性体層膜に対して、露光と現像とを順次行って、半導
体チップ７の電極パッド６の部分を開口させた弾性体層
８を形成する。この場合において、例えば露光で平行光
ではなく散乱光を使用して、開口部における弾性体層８
の断面形状を、半導体チップ７の主面に対して垂直では
なく、かつ、鋭角部分のない斜辺状にして形成する。す
なわち、弾性体層８上面（主面）と斜面とによる角が鈍
角（例えば、１００〜１４０度程度）をなすように形成
する。本実施形態では、弾性体層８の開口の端部を傾斜
させて半導体チップ７の表面になめらかにつながるよう
に形成しているので、配線層９を形成しやすく、また断
線しにくい構造を作製することができる。
【００４６】なお、半導体装置を基板実装した際の熱応
力を軽減する観点からは、弾性体層８の厚みは、塗布以
降の工程に支障のない範囲で厚い方が良く、例えば５０
０［μｍ］程度でも良いし１［ｍｍ］程度でも良い。ま
た、感光性を有する低弾性材料としては、例えばエステ
ル結合型ポリイミドやアクリレート系エポキシ等のポリ
マーでよく、低弾性率を有し、絶縁性であればよい。ま
た、感光性を有する低弾性材料は液状材料を乾燥させて
形成する必要はなくフィルム状に予め形成された材料を
用いても構わない。その場合には、フィルム状の低弾性
材料を半導体チップ７上に貼り合わせ、露光、現像する
ことで低弾性材料に開口部を形成することができ、半導
体チップ７上の電極パッド６を露出させることができ
る。さらに、弾性体層８を構成する絶縁性の低弾性材料
が感光性を有する必要はない。感光性を有しない材料を
用いる場合には、レーザーやプラズマによる機械的な加
工もしくはエッチングなどの化学的加工により、半導体
チップ７上の電極パッド６を露出させることができる。
力を軽減する観点からは、弾性体層８の厚みは、塗布以
降の工程に支障のない範囲で厚い方が良く、例えば５０
０［μｍ］程度でも良いし１［ｍｍ］程度でも良い。ま
た、感光性を有する低弾性材料としては、例えばエステ
ル結合型ポリイミドやアクリレート系エポキシ等のポリ
マーでよく、低弾性率を有し、絶縁性であればよい。ま
た、感光性を有する低弾性材料は液状材料を乾燥させて
形成する必要はなくフィルム状に予め形成された材料を
用いても構わない。その場合には、フィルム状の低弾性
材料を半導体チップ７上に貼り合わせ、露光、現像する
ことで低弾性材料に開口部を形成することができ、半導
体チップ７上の電極パッド６を露出させることができ
る。さらに、弾性体層８を構成する絶縁性の低弾性材料
が感光性を有する必要はない。感光性を有しない材料を
用いる場合には、レーザーやプラズマによる機械的な加
工もしくはエッチングなどの化学的加工により、半導体
チップ７上の電極パッド６を露出させることができる。
【００４７】次に、図３（ｃ）に示すように、半導体チ
ップ７の主面上において、一端を電極パッド６と接続さ
せ、他端を弾性体層８上に延在させ、２次元配置でコン
タクトパッド１０を構成する配線層９を形成する。
ップ７の主面上において、一端を電極パッド６と接続さ
せ、他端を弾性体層８上に延在させ、２次元配置でコン
タクトパッド１０を構成する配線層９を形成する。
【００４８】具体的には、まず半導体チップ７の主面に
おいて、真空蒸着法、スパッタリング法、ＣＶＤ法又は
無電解めっき法によって、例えば厚みが０．２［μｍ］
程度のチタン（Ｔｉ）膜と、その上に形成された厚みが
０．５［μｍ］程度の銅（Ｃｕ）膜からなる薄膜金属層
を形成する。そして、その薄膜金属層上にネガ型感光性
レジストを塗布し、仕上げ製品の所望のパターン部以外
を硬化し、反応部を除去することでメッキレジスト膜を
形成する。ここではメッキレジスト膜を形成する際にネ
ガ型感光性レジストを用いたが、ポジ型感光性レジスト
を用いてもよいことは言うまでもない。次いで、電解め
っき法により、メッキレジスト膜が形成された箇所以外
の薄膜金属層の上に、例えばＣｕ膜からなる厚膜金属層
を例えば２０［μｍ］程度の厚みで選択的に形成する。
おいて、真空蒸着法、スパッタリング法、ＣＶＤ法又は
無電解めっき法によって、例えば厚みが０．２［μｍ］
程度のチタン（Ｔｉ）膜と、その上に形成された厚みが
０．５［μｍ］程度の銅（Ｃｕ）膜からなる薄膜金属層
を形成する。そして、その薄膜金属層上にネガ型感光性
レジストを塗布し、仕上げ製品の所望のパターン部以外
を硬化し、反応部を除去することでメッキレジスト膜を
形成する。ここではメッキレジスト膜を形成する際にネ
ガ型感光性レジストを用いたが、ポジ型感光性レジスト
を用いてもよいことは言うまでもない。次いで、電解め
っき法により、メッキレジスト膜が形成された箇所以外
の薄膜金属層の上に、例えばＣｕ膜からなる厚膜金属層
を例えば２０［μｍ］程度の厚みで選択的に形成する。
【００４９】厚膜金属層の形成後、メッキレジスト膜を
溶融除去する。次に、薄膜金属層と厚膜金属層とを溶融
することのできるエッチング液、例えばＣｕ膜に対して
は塩化第二銅溶液で、Ｔｉ膜に対してはＥＤＴＡ溶液で
全面エッチングすると、厚膜金属層よりも層厚が薄い薄
膜金属層が先行して除去される。この工程によって、半
導体チップ７の主面において、電極パッド６と配線層９
とコンタクトパッド１０とからなる所定の金属配線パタ
ーンを形成することができる。
溶融除去する。次に、薄膜金属層と厚膜金属層とを溶融
することのできるエッチング液、例えばＣｕ膜に対して
は塩化第二銅溶液で、Ｔｉ膜に対してはＥＤＴＡ溶液で
全面エッチングすると、厚膜金属層よりも層厚が薄い薄
膜金属層が先行して除去される。この工程によって、半
導体チップ７の主面において、電極パッド６と配線層９
とコンタクトパッド１０とからなる所定の金属配線パタ
ーンを形成することができる。
【００５０】なお、薄膜金属層や厚膜金属層を構成する
材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、
Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属
層と厚膜金属層とをそれぞれ異なる金属材料により構成
しておき、最終的なエッチング工程では薄膜金属層のみ
を選択的にエッチングするエッチャントを用いてもよ
い。
材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、
Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属
層と厚膜金属層とをそれぞれ異なる金属材料により構成
しておき、最終的なエッチング工程では薄膜金属層のみ
を選択的にエッチングするエッチャントを用いてもよ
い。
【００５１】次に、図３（ｄ）に示すように、半導体チ
ップ７の主面上において、コンタクトパッド１０を除い
て少なくとも配線層９、電極パッド６を絶縁性樹脂で被
覆することにより、絶縁性樹脂層１１を形成する。
ップ７の主面上において、コンタクトパッド１０を除い
て少なくとも配線層９、電極パッド６を絶縁性樹脂で被
覆することにより、絶縁性樹脂層１１を形成する。
【００５２】具体的には、弾性体層８の上に感光性ソル
ダーレジスト（絶縁性樹脂）を塗布した後に、フォトリ
ソグラフィー技術を使用して、コンタクトパッド１０の
部分のみが露出するようにしてソルダーレジスト膜（絶
縁性樹脂層１１）を形成する。このソルダーレジスト膜
によって、コンタクトパッド１０以外の部分である電極
パッド６と配線層９とが、実装時の溶融した半田から保
護される。
ダーレジスト（絶縁性樹脂）を塗布した後に、フォトリ
ソグラフィー技術を使用して、コンタクトパッド１０の
部分のみが露出するようにしてソルダーレジスト膜（絶
縁性樹脂層１１）を形成する。このソルダーレジスト膜
によって、コンタクトパッド１０以外の部分である電極
パッド６と配線層９とが、実装時の溶融した半田から保
護される。
【００５３】次に、図４（ａ）に示すように、半導体チ
ップ７上のコンタクトパッド１０上に、導電性材料によ
り突起電極１２を形成する。具体的には、半田、半田め
っきされた銅、ニッケル等からなる金属ボールをコンタ
クトパッド１０の上に載置して、金属ボールとコンタク
トパッド１０とを溶融接合して突起電極１２を形成す
る。
ップ７上のコンタクトパッド１０上に、導電性材料によ
り突起電極１２を形成する。具体的には、半田、半田め
っきされた銅、ニッケル等からなる金属ボールをコンタ
クトパッド１０の上に載置して、金属ボールとコンタク
トパッド１０とを溶融接合して突起電極１２を形成す
る。
【００５４】その後、図４（ｂ）に示すように、半導体
チップ７の主面上において、コンタクトパッド１０上の
突起電極１２の頂部を露出させるように、アンダーフィ
ル材層１３を形成する。本実施形態では、アンダーフィ
ル材層１３の上面が、突起電極１２の頂部と実質的同一
面となるように、アンダーフィル材層１３を形成してい
るが、上述したように、突起電極１２の頂部をアンダー
フィル材層１３の上面から１［μｍ］〜２００［μ
ｍ］、好ましくは５０［μｍ］で突出させるようにして
もよい。突起電極１２の頂部をアンダーフィル材層１３
面より突出させることにより、基板実装時には、押圧に
より配線基板の配線電極に突起電極を食い込ませ、かつ
アンダーフィル材層１３を配線基板側に密着させること
ができるので、両者の間隙の気密封止を良好にすること
ができる。
チップ７の主面上において、コンタクトパッド１０上の
突起電極１２の頂部を露出させるように、アンダーフィ
ル材層１３を形成する。本実施形態では、アンダーフィ
ル材層１３の上面が、突起電極１２の頂部と実質的同一
面となるように、アンダーフィル材層１３を形成してい
るが、上述したように、突起電極１２の頂部をアンダー
フィル材層１３の上面から１［μｍ］〜２００［μ
ｍ］、好ましくは５０［μｍ］で突出させるようにして
もよい。突起電極１２の頂部をアンダーフィル材層１３
面より突出させることにより、基板実装時には、押圧に
より配線基板の配線電極に突起電極を食い込ませ、かつ
アンダーフィル材層１３を配線基板側に密着させること
ができるので、両者の間隙の気密封止を良好にすること
ができる。
【００５５】さらに、図２（ｂ）に示したように、半導
体チップ７の周辺部に位置するアンダーフィル材層１３
の高さを高くするように、アンダーフィル材層１３を形
成してもよい。より詳細に述べると、コンタクトパッド
１０のうちの最外周のコンタクトパッドより外方部分に
位置するアンダーフィル材層１３の上面が突起電極１２
の頂部よりも上方になるように、その厚さを調整して、
アンダーフィル材層１３を形成してもよい。このように
すれば、基板実装した際、配線基板と半導体装置との間
隙の気密封止とともに、アンダーフィル材によるフィレ
ット部を形成でき、その結果、実装信頼性を高めること
ができる。
体チップ７の周辺部に位置するアンダーフィル材層１３
の高さを高くするように、アンダーフィル材層１３を形
成してもよい。より詳細に述べると、コンタクトパッド
１０のうちの最外周のコンタクトパッドより外方部分に
位置するアンダーフィル材層１３の上面が突起電極１２
の頂部よりも上方になるように、その厚さを調整して、
アンダーフィル材層１３を形成してもよい。このように
すれば、基板実装した際、配線基板と半導体装置との間
隙の気密封止とともに、アンダーフィル材によるフィレ
ット部を形成でき、その結果、実装信頼性を高めること
ができる。
【００５６】具体的には、半導体チップ７上の絶縁性樹
脂層１１上にアンダーフィル材料を塗布した後に、フォ
トリソグラフィー技術やエッチング技術を使用して、コ
ンタクトパッド１０の頂部が露出するようにしてアンダ
ーフィル材層１３を形成する。ここでは、アンダーフィ
ル材層の材料として、エポキシ樹脂を用いる。
脂層１１上にアンダーフィル材料を塗布した後に、フォ
トリソグラフィー技術やエッチング技術を使用して、コ
ンタクトパッド１０の頂部が露出するようにしてアンダ
ーフィル材層１３を形成する。ここでは、アンダーフィ
ル材層の材料として、エポキシ樹脂を用いる。
【００５７】以上のような工程により、基板実装に適し
たチップ状で高密度タイプの半導体装置を実現すること
ができる。
たチップ状で高密度タイプの半導体装置を実現すること
ができる。
【００５８】なお、上述した通り、本実施形態では、半
導体チップでの製造過程を説明したが、主面上に電極パ
ッドが形成された半導体チップを用意する工程は、その
面内に半導体チップが複数個形成された半導体ウェハと
して用意し、半導体ウェハ単位で製造してもよい。これ
により、半導体チップに分割される前の半導体ウェハの
ままで、多数の半導体チップ領域における弾性体層や配
線層などが形成されるので、製造コストを大幅に低減す
ることができる。
導体チップでの製造過程を説明したが、主面上に電極パ
ッドが形成された半導体チップを用意する工程は、その
面内に半導体チップが複数個形成された半導体ウェハと
して用意し、半導体ウェハ単位で製造してもよい。これ
により、半導体チップに分割される前の半導体ウェハの
ままで、多数の半導体チップ領域における弾性体層や配
線層などが形成されるので、製造コストを大幅に低減す
ることができる。
【００５９】次に、図５（ａ）から（ｃ）を参照しなが
ら、本実施形態の半導体装置の実装方法を説明する。図
５（ａ）から（ｃ）は、本実施形態にかかる半導体装置
の実装方法を説明するための主要工程を示す工程断面図
である。
ら、本実施形態の半導体装置の実装方法を説明する。図
５（ａ）から（ｃ）は、本実施形態にかかる半導体装置
の実装方法を説明するための主要工程を示す工程断面図
である。
【００６０】まず、図５（ａ）に示すように、図２
（ａ）に示した本実施形態の半導体装置の主面側と、配
線電極１４を有する配線基板１５の配線電極面側とを対
向させ、電極どおし位置合わせする。本実施形態の半導
体装置は、上述したように、アンダーフィル材層１３と
を含む半導体装置であり、より詳細には、主面上に複数
の電極パッド６を有した半導体チップ７と、電極パッド
６を除く半導体チップ７の主面上に形成された弾性体層
８と、半導体チップ７の主面内において、弾性体層８上
に各電極パッド６と接続した配線層９により再配線配置
で２次元配置された複数のコンタクトパッド１０と、複
数のコンタクトパッド１０を除く半導体チップ７の主面
上に形成された絶縁性樹脂層１１と、コンタクトパッド
１０上に各々設けられた突起電極１２と、突起電極１２
の頂部を露出させ、絶縁性樹脂層１１上に設けられたア
ンダーフィル材層１３とを含む半導体装置である。
（ａ）に示した本実施形態の半導体装置の主面側と、配
線電極１４を有する配線基板１５の配線電極面側とを対
向させ、電極どおし位置合わせする。本実施形態の半導
体装置は、上述したように、アンダーフィル材層１３と
を含む半導体装置であり、より詳細には、主面上に複数
の電極パッド６を有した半導体チップ７と、電極パッド
６を除く半導体チップ７の主面上に形成された弾性体層
８と、半導体チップ７の主面内において、弾性体層８上
に各電極パッド６と接続した配線層９により再配線配置
で２次元配置された複数のコンタクトパッド１０と、複
数のコンタクトパッド１０を除く半導体チップ７の主面
上に形成された絶縁性樹脂層１１と、コンタクトパッド
１０上に各々設けられた突起電極１２と、突起電極１２
の頂部を露出させ、絶縁性樹脂層１１上に設けられたア
ンダーフィル材層１３とを含む半導体装置である。
【００６１】次に、図５（ｂ）に示すように、半導体装
置の突起電極１２と配線基板１５の配線電極１４とを当
接させる。ここで、アンダーフィル材層１３から露出し
た突起電極１２の頂部を配線基板１５の配線電極１４に
押圧して食い込ませて当接させることで、より信頼性に
優れた接続を得ることができる。
置の突起電極１２と配線基板１５の配線電極１４とを当
接させる。ここで、アンダーフィル材層１３から露出し
た突起電極１２の頂部を配線基板１５の配線電極１４に
押圧して食い込ませて当接させることで、より信頼性に
優れた接続を得ることができる。
【００６２】その後、図５（ｃ）に示すように、半導体
装置のアンダーフィル材層１３を加熱により軟化溶融さ
せ、半導体装置の主面と配線基板１５の主面との間隙を
アンダーフィル材層１３で充填封止して、基板実装を完
了する。加熱条件としては、１５０［℃］で加熱するこ
とによりアンダーフィル材層１３を軟化溶融させ、間隙
にボイドなく充填することができる。
装置のアンダーフィル材層１３を加熱により軟化溶融さ
せ、半導体装置の主面と配線基板１５の主面との間隙を
アンダーフィル材層１３で充填封止して、基板実装を完
了する。加熱条件としては、１５０［℃］で加熱するこ
とによりアンダーフィル材層１３を軟化溶融させ、間隙
にボイドなく充填することができる。
【００６３】本実施形態の半導体装置の実装方法による
と、アンダーフィル材層１３を有する半導体装置を配線
基板１５の配線電極１４と当接させ、次いで、アンダー
フィル材層１３を加熱処理するだけで、電極どうしの電
気的な接続と封止を行うことができ、そして、高効率で
信頼性に優れた基板実装を実現することができる。
と、アンダーフィル材層１３を有する半導体装置を配線
基板１５の配線電極１４と当接させ、次いで、アンダー
フィル材層１３を加熱処理するだけで、電極どうしの電
気的な接続と封止を行うことができ、そして、高効率で
信頼性に優れた基板実装を実現することができる。
【００６４】このように、本実施形態の半導体装置によ
れば、半導体装置として基板実装時に要するアンダーフ
ィル材層１３を有していることにより、より効率的で、
信頼性に優れた基板実装を実現することができる。ま
た、配線層９につながるコンタクトパッド１０の上に半
田ボールなどの突起電極１２が設けられているので、配
線基板に半導体装置を搭載する工程が極めて簡易かつ迅
速に行なうことができる構造をしている。そして、本実
施形態の半導体装置では、接続すべき突起電極１２と半
導体チップ７の半導体集積回路素子領域との間には弾性
体層８が介在しているので、実装時の押圧力によって素
子が破壊することを防止し、その結果、効率良く実装で
きる構造を有している。
れば、半導体装置として基板実装時に要するアンダーフ
ィル材層１３を有していることにより、より効率的で、
信頼性に優れた基板実装を実現することができる。ま
た、配線層９につながるコンタクトパッド１０の上に半
田ボールなどの突起電極１２が設けられているので、配
線基板に半導体装置を搭載する工程が極めて簡易かつ迅
速に行なうことができる構造をしている。そして、本実
施形態の半導体装置では、接続すべき突起電極１２と半
導体チップ７の半導体集積回路素子領域との間には弾性
体層８が介在しているので、実装時の押圧力によって素
子が破壊することを防止し、その結果、効率良く実装で
きる構造を有している。
【００６５】また、下地となる弾性体層８の上に配線層
９が設けられているので、プリント基板等の配線基板上
に半導体装置を実装する際などにおいて、半導体装置の
加熱・冷却に伴い配線層９に熱応力などの応力が印加さ
れても、配線層９に加わる応力が緩和される。よって、
基板実装時などにおける配線層９の断線を防止すること
ができ、信頼性の高い配線構造を実現することができ
る。さらに、弾性体層８によって、大きな熱容量を有す
る半田ボール１２から発生する熱応力を吸収できるとい
う利点も有している。
９が設けられているので、プリント基板等の配線基板上
に半導体装置を実装する際などにおいて、半導体装置の
加熱・冷却に伴い配線層９に熱応力などの応力が印加さ
れても、配線層９に加わる応力が緩和される。よって、
基板実装時などにおける配線層９の断線を防止すること
ができ、信頼性の高い配線構造を実現することができ
る。さらに、弾性体層８によって、大きな熱容量を有す
る半田ボール１２から発生する熱応力を吸収できるとい
う利点も有している。
【００６６】加えて、半導体装置の主面上に二次元的に
外部端子となるコンタクトパッド１０が配置されている
ので、狭い面積に多数の外部端子を設けることが可能と
なるとともに、パターン形成可能な配線層９により電極
パッド６とコンタクトパッド１０と接続することができ
る構造をしている。したがって、小型で薄型の半導体装
置であり、かつ、多ピン化に対応できる半導体装置が実
現される。しかも微細加工に適し、多ピン化に対応でき
る構造となっている。
外部端子となるコンタクトパッド１０が配置されている
ので、狭い面積に多数の外部端子を設けることが可能と
なるとともに、パターン形成可能な配線層９により電極
パッド６とコンタクトパッド１０と接続することができ
る構造をしている。したがって、小型で薄型の半導体装
置であり、かつ、多ピン化に対応できる半導体装置が実
現される。しかも微細加工に適し、多ピン化に対応でき
る構造となっている。
【００６７】本実施形態の半導体装置において、アンダ
ーフィル材層１３の高さをボール電極１２の高さよりも
小さくした場合、配線基板１５に対する半導体装置のセ
ルフアライメント性を向上させることができるという利
点も得られる。セルフアライメントとは、配線基板１５
の配線電極１４と、半導体装置のボール電極１２とが、
外力の規制なしに、自動的にアライメント（位置合わ
せ）されることをいい、セルフアライメント性が良好で
あれば、接続信頼性、歩留まりが向上するので、信頼性
に優れた半導体装置を効率良く製造することが可能とな
る。以下、図６、図７および図８を参照しながら、さら
に説明する。
ーフィル材層１３の高さをボール電極１２の高さよりも
小さくした場合、配線基板１５に対する半導体装置のセ
ルフアライメント性を向上させることができるという利
点も得られる。セルフアライメントとは、配線基板１５
の配線電極１４と、半導体装置のボール電極１２とが、
外力の規制なしに、自動的にアライメント（位置合わ
せ）されることをいい、セルフアライメント性が良好で
あれば、接続信頼性、歩留まりが向上するので、信頼性
に優れた半導体装置を効率良く製造することが可能とな
る。以下、図６、図７および図８を参照しながら、さら
に説明する。
【００６８】セルフアライメント性に優れた本実施形態
の半導体装置は、図６に示すように、アンダーフィル材
層１３よりもボール電極１２の高さを大きくして、半田
ボールからなるボール電極１２の頂部をアンダーフィル
材層１３の上面から突出して露出させた構成を有してお
り、アンダーフィル層１３は、熱可塑性樹脂から構成さ
れている。なお、半導体チップ７、ボール電極１２、ア
ンダーフィル層１３以外の構成要素は、図６においては
省略している。
の半導体装置は、図６に示すように、アンダーフィル材
層１３よりもボール電極１２の高さを大きくして、半田
ボールからなるボール電極１２の頂部をアンダーフィル
材層１３の上面から突出して露出させた構成を有してお
り、アンダーフィル層１３は、熱可塑性樹脂から構成さ
れている。なお、半導体チップ７、ボール電極１２、ア
ンダーフィル層１３以外の構成要素は、図６においては
省略している。
【００６９】この半導体装置が実装される配線基板１５
の配線電極（ランド）１４上には、アンダーフィル材層
１３を構成する熱可塑性樹脂の軟化点およびボール電極
１２の融点の温度よりも低い融点を有する半田ペースト
２０を塗布しておく。なお、配線基板１５の配線電極１
４が位置する部分以外は、図６に示すように、ソルダー
レジスト２１を形成しておくことが好ましい。
の配線電極（ランド）１４上には、アンダーフィル材層
１３を構成する熱可塑性樹脂の軟化点およびボール電極
１２の融点の温度よりも低い融点を有する半田ペースト
２０を塗布しておく。なお、配線基板１５の配線電極１
４が位置する部分以外は、図６に示すように、ソルダー
レジスト２１を形成しておくことが好ましい。
【００７０】図６に示した半導体装置の構成を例示的に
説明すると、ボール電極１２の直径は、０．３〜０．３
５ｍｍであり、ボール電極１２のピッチは、０．５ｍｍ
である。配線基板１５の配線電極１４のピッチも、ボー
ル電極１２のピッチと合わせてある。ボール電極１２の
個数は、例えば、４〜４００個であり、アンダーフィル
材層１３の厚さは、０．１５〜０．２５ｍｍである。
説明すると、ボール電極１２の直径は、０．３〜０．３
５ｍｍであり、ボール電極１２のピッチは、０．５ｍｍ
である。配線基板１５の配線電極１４のピッチも、ボー
ル電極１２のピッチと合わせてある。ボール電極１２の
個数は、例えば、４〜４００個であり、アンダーフィル
材層１３の厚さは、０．１５〜０．２５ｍｍである。
【００７１】図６に示すように、半導体装置のボール電
極１２と配線基板１５の配線電極１４とを位置合わせし
た後、ボール電極１２と配線電極１４とを当接させて、
次いで、リフロー工程を実行する。リフロー工程のリフ
ロープロファイルを図８に示す。図８中の横軸は時間、
縦軸は温度を表している。R.T.、Ｔ１、Ｔ２、Ｔ３は、
それぞれ、室温、アンダーフィル材層１３の樹脂軟化
点、半田ペーストの融点、ボール電極の融点を示してお
り、そして、Ｓ１、Ｓ２、Ｓ３は、それぞれ、セルフア
ライン工程、ボール電極溶融工程、冷却工程を示してい
る。
極１２と配線基板１５の配線電極１４とを位置合わせし
た後、ボール電極１２と配線電極１４とを当接させて、
次いで、リフロー工程を実行する。リフロー工程のリフ
ロープロファイルを図８に示す。図８中の横軸は時間、
縦軸は温度を表している。R.T.、Ｔ１、Ｔ２、Ｔ３は、
それぞれ、室温、アンダーフィル材層１３の樹脂軟化
点、半田ペーストの融点、ボール電極の融点を示してお
り、そして、Ｓ１、Ｓ２、Ｓ３は、それぞれ、セルフア
ライン工程、ボール電極溶融工程、冷却工程を示してい
る。
【００７２】まず前提として、ボール電極１２と配線電
極１４とを当接させる際には、搭載装置の精度に依存し
て、図７（ａ）に示すように、ボール電極１２と配線電
極１４の間に搭載ズレ（Ｓ）が生じ得る。
極１４とを当接させる際には、搭載装置の精度に依存し
て、図７（ａ）に示すように、ボール電極１２と配線電
極１４の間に搭載ズレ（Ｓ）が生じ得る。
【００７３】次に、セルフアライン工程Ｓ１において、
半田ペースト２０を溶融させると、図７（ｂ）に示すよ
うに、溶融した半田ペースト２０の表面張力により、セ
ルフアライン、すなわち、所望の位置Ｃに両者が位置づ
けされる。
半田ペースト２０を溶融させると、図７（ｂ）に示すよ
うに、溶融した半田ペースト２０の表面張力により、セ
ルフアライン、すなわち、所望の位置Ｃに両者が位置づ
けされる。
【００７４】本実施形態では、半田ペースト２０の融点
は、例えば１５０℃から２００℃であり、図８に示すよ
うに、セルフアライン工程Ｓ１は、それ以上の温度で、
かつ、ボール電極１２の融点よりも低い温度で処理され
る。ボール電極１２の融点は、例えば、２２０℃〜２５
０℃である。なお、アンダーフィル材層１３を構成する
熱可塑性樹脂の軟化点は、８０〜１２０℃であり、この
樹脂は、ボール電極の融点で炭化・熱硬化しない性質を
有している。
は、例えば１５０℃から２００℃であり、図８に示すよ
うに、セルフアライン工程Ｓ１は、それ以上の温度で、
かつ、ボール電極１２の融点よりも低い温度で処理され
る。ボール電極１２の融点は、例えば、２２０℃〜２５
０℃である。なお、アンダーフィル材層１３を構成する
熱可塑性樹脂の軟化点は、８０〜１２０℃であり、この
樹脂は、ボール電極の融点で炭化・熱硬化しない性質を
有している。
【００７５】本実施形態の構成では、アンダーフィル材
層１３の高さをボール電極１２の高さよりも小さくし
て、ボール電極１２をアンダーフィル材層１３から突出
させているので、工程Ｓ１の段階において、効果的にセ
ルフアライメントを実現させることができる。すなわ
ち、ボール電極１２のアンダーフィル材層１３から突出
した部分が、溶融した半田ペースト方向に移動すること
により、セルフアライメントが実現される。また、ボー
ル電極１２の融点よりも低く、半田ペースト２０の融点
よりも高い温度に設定することにより、アンダーフィル
材層１３から突出したボール電極１２の部分が溶融する
ことなく、溶融した半田ペースト内で移動することがで
き、その結果、効果的にセルフアライメントを実現させ
ることができる。
層１３の高さをボール電極１２の高さよりも小さくし
て、ボール電極１２をアンダーフィル材層１３から突出
させているので、工程Ｓ１の段階において、効果的にセ
ルフアライメントを実現させることができる。すなわ
ち、ボール電極１２のアンダーフィル材層１３から突出
した部分が、溶融した半田ペースト方向に移動すること
により、セルフアライメントが実現される。また、ボー
ル電極１２の融点よりも低く、半田ペースト２０の融点
よりも高い温度に設定することにより、アンダーフィル
材層１３から突出したボール電極１２の部分が溶融する
ことなく、溶融した半田ペースト内で移動することがで
き、その結果、効果的にセルフアライメントを実現させ
ることができる。
【００７６】次に、ボール電極溶融工程Ｓ２において、
図７（ｃ）に示すように、ボール電極１２を溶融させ、
そして、半導体装置（半導体チップ７）を配線基板１５
に押し付けて、アンダーフィル材層１３とソルダーレジ
スト２１とを接触させる。その後、冷却工程Ｓ３におい
て、室温程度まで温度を下げて、アンダーフィル材層１
３を硬化させると、アンダーフィルの接着が完了する。
このようにして、セルフアライメント効果を得ながら、
半導体装置と配線基板１５とからなる実装体へアンダー
フィル材の形成を効率良く実行することができる。
図７（ｃ）に示すように、ボール電極１２を溶融させ、
そして、半導体装置（半導体チップ７）を配線基板１５
に押し付けて、アンダーフィル材層１３とソルダーレジ
スト２１とを接触させる。その後、冷却工程Ｓ３におい
て、室温程度まで温度を下げて、アンダーフィル材層１
３を硬化させると、アンダーフィルの接着が完了する。
このようにして、セルフアライメント効果を得ながら、
半導体装置と配線基板１５とからなる実装体へアンダー
フィル材の形成を効率良く実行することができる。
【００７７】本実施形態では、アンダーフィル材層１３
を熱可塑性樹脂から構成しているが、それは次の理由に
よる。仮に、アンダーフィル材層１３を熱硬化性樹脂か
ら構成した場合、ボール電極１２の融点の温度で、炭
化、硬化してしまい、その結果、ボール電極１２を支持
する役割を果たすアンダーフィル材層１３の信頼性が悪
くなってしまう。また、図７（ｃ）に示した段階で、樹
脂が硬化してしまっているので、半導体装置（半導体チ
ップ７）を配線基板１５に押し付けた時に、アンダーフ
ィル材層１３の厚さが小さくならず、ボール電極１２と
配線電極１４とが接触不良となる場合が生じ得る。一
方、本実施形態のように、アンダーフィル材層１３を熱
可塑性樹脂から構成した場合、アンダーフィル材層１３
を構成する樹脂（アンダーフィル樹脂）が軟らかい状態
で、半導体装置（半導体チップ７）を配線基板１５に押
し付けることができるので、アンダーフィル材層１３の
厚さが縮んで、ボール電極１２と配線電極１４との確実
な接続を確保することができる。
を熱可塑性樹脂から構成しているが、それは次の理由に
よる。仮に、アンダーフィル材層１３を熱硬化性樹脂か
ら構成した場合、ボール電極１２の融点の温度で、炭
化、硬化してしまい、その結果、ボール電極１２を支持
する役割を果たすアンダーフィル材層１３の信頼性が悪
くなってしまう。また、図７（ｃ）に示した段階で、樹
脂が硬化してしまっているので、半導体装置（半導体チ
ップ７）を配線基板１５に押し付けた時に、アンダーフ
ィル材層１３の厚さが小さくならず、ボール電極１２と
配線電極１４とが接触不良となる場合が生じ得る。一
方、本実施形態のように、アンダーフィル材層１３を熱
可塑性樹脂から構成した場合、アンダーフィル材層１３
を構成する樹脂（アンダーフィル樹脂）が軟らかい状態
で、半導体装置（半導体チップ７）を配線基板１５に押
し付けることができるので、アンダーフィル材層１３の
厚さが縮んで、ボール電極１２と配線電極１４との確実
な接続を確保することができる。
【００７８】以上説明したように、本実施形態の半導体
装置では、弾性体層８上に配線層９と接続したコンタク
トパッド１０が形成されているので、マザー・ボードな
どの配線基板１５への実装後に、配線基板１５と半導体
装置との熱膨張率差によって接続部に加わる応力が弾性
体層８の弾性によって吸収することができ、すなわち、
応力の緩和機能の高い半導体装置を実現できる構成とな
っていることに加えて、基板実装時に要するアンダーフ
ィル材をさらに有しているので、より効率的で信頼性の
高い基板実装を実現できる構成となっている。さらに説
明すると、本実施形態の半導体装置は、半導体ウェハ状
で形成可能な構造を有し、小型で薄型の半導体装置であ
り、また従来のようにリードによる電極の接続ではな
く、金属配線層９により電極と接続するものであるた
め、微細加工に適し、多ピン化に対応できる半導体装置
である。さらに弾性体層８を下地として、その上に外部
電極（１０）と一体化された配線層９が形成されている
ため、配線層９の断線を防止し、また外部電極の熱応力
を緩衝でき、基板実装時の接合の信頼性を向上すること
ができる。そして何より、基板実装時に要するアンダー
フィル材１３を有しているので、より効率的で信頼性の
高い基板実装を実現できる構造を有している。
装置では、弾性体層８上に配線層９と接続したコンタク
トパッド１０が形成されているので、マザー・ボードな
どの配線基板１５への実装後に、配線基板１５と半導体
装置との熱膨張率差によって接続部に加わる応力が弾性
体層８の弾性によって吸収することができ、すなわち、
応力の緩和機能の高い半導体装置を実現できる構成とな
っていることに加えて、基板実装時に要するアンダーフ
ィル材をさらに有しているので、より効率的で信頼性の
高い基板実装を実現できる構成となっている。さらに説
明すると、本実施形態の半導体装置は、半導体ウェハ状
で形成可能な構造を有し、小型で薄型の半導体装置であ
り、また従来のようにリードによる電極の接続ではな
く、金属配線層９により電極と接続するものであるた
め、微細加工に適し、多ピン化に対応できる半導体装置
である。さらに弾性体層８を下地として、その上に外部
電極（１０）と一体化された配線層９が形成されている
ため、配線層９の断線を防止し、また外部電極の熱応力
を緩衝でき、基板実装時の接合の信頼性を向上すること
ができる。そして何より、基板実装時に要するアンダー
フィル材１３を有しているので、より効率的で信頼性の
高い基板実装を実現できる構造を有している。
【００７９】また、本実施形態の半導体装置の製造方法
によると、基板実装に適したチップ状で高密度タイプの
半導体装置を製造することができる。そして、当該製造
方法は、基板実装に適したチップ状で高密度タイプの半
導体装置を効率よく実現できることに加えて、量産レベ
ルに対応した製造方法である。さらに、本実施形態の半
導体装置の実装方法は、アンダーフィル材層１３を有し
た半導体装置を配線基板１５の配線電極１４と当接さ
せ、アンダーフィル材を加熱処理することにより、高効
率で信頼性の高い基板実装を実現することができる。
によると、基板実装に適したチップ状で高密度タイプの
半導体装置を製造することができる。そして、当該製造
方法は、基板実装に適したチップ状で高密度タイプの半
導体装置を効率よく実現できることに加えて、量産レベ
ルに対応した製造方法である。さらに、本実施形態の半
導体装置の実装方法は、アンダーフィル材層１３を有し
た半導体装置を配線基板１５の配線電極１４と当接さ
せ、アンダーフィル材を加熱処理することにより、高効
率で信頼性の高い基板実装を実現することができる。
【００８０】以上、本発明の好ましい例について説明し
たが、こうした記述は限定事項ではなく、勿論、種々の
変形が可能である。
たが、こうした記述は限定事項ではなく、勿論、種々の
変形が可能である。
【００８１】
【発明の効果】本発明によれば、突起電極の頂部を露出
させるアンダーフィル材層が絶縁性樹脂層上に形成され
ているので、基板実装の実装効率を向上させることがで
きる。また、アンダーフィル材層を有する半導体装置を
配線基板の配線電極と当接させ、アンダーフィル材を加
熱処理することにより、高効率で信頼性に優れた基板実
装を実現することができる。
させるアンダーフィル材層が絶縁性樹脂層上に形成され
ているので、基板実装の実装効率を向上させることがで
きる。また、アンダーフィル材層を有する半導体装置を
配線基板の配線電極と当接させ、アンダーフィル材を加
熱処理することにより、高効率で信頼性に優れた基板実
装を実現することができる。
【００８２】また、本発明の半導体装置の製造方法で
は、半導体チップに分割される前の半導体ウェハの状態
で、多数の半導体チップ領域における弾性体層や配線
層、アンダーフィル材層を形成することができるので、
製造に用いる半導体チップを半導体ウェハの状態で用意
した場合、製造コストを大幅に低減することが可能とな
る。 加えて、半導体装置が有する突起電極を半田ボー
ルとし、その頂部を、熱可塑性樹脂から構成アンダーフ
ィル材層の上面から突出して露出した構成にした場合に
おいて、半田ボールの融点の温度よりも低い融点を有す
る半田ペーストを配線基板の配線電極上に付与した後
に、突起電極と配線電極と当接させ、次いで、半田ボー
ルの融点よりも低い温度で半田ペーストを溶融させる
と、セルフアライメント機能を効果的に発揮させること
ができる。
は、半導体チップに分割される前の半導体ウェハの状態
で、多数の半導体チップ領域における弾性体層や配線
層、アンダーフィル材層を形成することができるので、
製造に用いる半導体チップを半導体ウェハの状態で用意
した場合、製造コストを大幅に低減することが可能とな
る。 加えて、半導体装置が有する突起電極を半田ボー
ルとし、その頂部を、熱可塑性樹脂から構成アンダーフ
ィル材層の上面から突出して露出した構成にした場合に
おいて、半田ボールの融点の温度よりも低い融点を有す
る半田ペーストを配線基板の配線電極上に付与した後
に、突起電極と配線電極と当接させ、次いで、半田ボー
ルの融点よりも低い温度で半田ペーストを溶融させる
と、セルフアライメント機能を効果的に発揮させること
ができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態にかかる半導体装
置の前提構造を模式的に示す斜視図であり、（ｂ）は、
（ａ）中のＩＢ−ＩＢ’線に沿った断面図である。
置の前提構造を模式的に示す斜視図であり、（ｂ）は、
（ａ）中のＩＢ−ＩＢ’線に沿った断面図である。
【図２】（ａ）は、本発明の実施形態にかかる半導体装
置の構成を模式的に示す断面図であり、（ｂ）は、本発
明の実施形態にかかる半導体装置の改変例の構成を模式
的に示す断面図である。
置の構成を模式的に示す断面図であり、（ｂ）は、本発
明の実施形態にかかる半導体装置の改変例の構成を模式
的に示す断面図である。
【図３】（ａ）から（ｄ）は、本発明の実施形態にかか
る半導体装置の製造方法を説明するための工程断面図で
ある。
る半導体装置の製造方法を説明するための工程断面図で
ある。
【図４】（ａ）および（ｂ）は、本発明の実施形態にか
かる半導体装置の製造方法を説明するための工程断面図
である。
かる半導体装置の製造方法を説明するための工程断面図
である。
【図５】（ａ）から（ｃ）は、本発明の実施形態にかか
る半導体装置の実装方法を説明するための工程断面図で
ある。
る半導体装置の実装方法を説明するための工程断面図で
ある。
【図６】本発明の実施形態にかかる半導体装置と、配線
基板との構成を示す断面図である。
基板との構成を示す断面図である。
【図７】（ａ）から（ｄ）は、セルフアライメント機能
を説明するための工程断面図である。
を説明するための工程断面図である。
【図８】リフロー工程のリフロープロファイルを示すグ
ラフである。
ラフである。
【図９】従来の半導体装置の構成を模式的に示す断面図
である。
である。
【図１０】従来の半導体装置の実装方法を示す工程断面
図である。
図である。
【図１１】従来の半導体装置の他の実装方法を示す工程
断面図である。
断面図である。
１ 半導体チップ
２ 突起電極
３ 配線基板
４ 配線電極
５ アンダーフィル材
６ 電極パッド
７ 半導体チップ
８ 弾性体層
９ 配線層
１０ コンタクトパッド
１１ 絶縁性樹脂層
１２ 突起電極
１３ アンダーフィル材層
１４ 配線電極
１５ 配線基板
１６ アンダーフィルシート
２０ 半田ペースト
２１ ソルダレジスト
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60,23/12
Claims (11)
- 【請求項１】 複数の電極パッドが設けられた主面を有
する半導体チップと、 前記半導体チップの主面のうち前記複数の電極パッドを
除く領域上に形成された絶縁層と、 前記半導体チップの主面内の領域で且つ前記絶縁層上に
配置された複数のコンタクトパッドと、 前記複数の電極パッドの少なくとも１つと電気的に接続
し且つ前記複数のコンタクトパッドの少なくとも１つと
を電気的に接続し、それによって再配線接続を行う配線
層と、 前記複数のコンタクトパッドを除く領域で且つ前記半導
体チップの主面内の領域上に形成された絶縁性樹脂層
と、 前記複数のコンタクトパッド上に各々設けられた突起電
極と、 前記突起電極の頂部を露出させ、前記絶縁性樹脂層上に
設けられたアンダーフィル材層とを備え、 前記コンタクトパッドのうちの最外周のコンタクトパッ
ドより外方に位置するアンダーフィル層の上面は前記突
起電極の頂部よりも上方になるように形成された 半導体
装置。 - 【請求項２】 複数の電極パッドが設けられた主面を有
する半導体チップと、 前記半導体チップの主面のうち前記複数の電極パッドを
除く領域上に形成された弾性体層と、 前記半導体チップの主面内の領域で且つ前記弾性体層上
に、二次元的に配置された複数のコンタクトパッドと、 前記複数の電極パッドの少なくとも１つと電気的に接続
し且つ前記複数のコンタクトパッドの少なくとも１つと
を電気的に接続し、それによって再配線接続を行う配線
層と、 前記複数のコンタクトパッドを除く領域で且つ前記半導
体チップの主面内の領域上に形成された絶縁性樹脂層
と、 前記複数のコンタクトパッド上に各々設けられた突起電
極と、 前記突起電極の頂部を露出させ、前記絶縁性樹脂層上に
設けられたアンダーフィル材層とを備え、 前記コンタクトパッドのうちの最外周のコンタクトパッ
ドより外方に位置するアンダーフィル層の上面は前記突
起電極の頂部よりも上方になるように形成された 半導体
装置。 - 【請求項３】 前記突起電極は、半田ボールである、請
求項１または２に記載の半導体装置。 - 【請求項４】 前記突起電極は、半田ボールであり、そ
して、前記アンダーフィル材層は、熱可塑性樹脂から構
成されている、請求項１または２に記載の半導体装置。 - 【請求項５】 前記弾性体層のヤング率は、１０〜２０
００［ｋｇ／ｍｍ2］の範囲である、請求項２に記載の
半導体装置。 - 【請求項６】 前記アンダーフィル材層は、エポキシ樹
脂層である、請求項１または２に記載の半導体装置。 - 【請求項７】 前記弾性体層の端部は、断面形状におい
て斜辺を有している、請求項２に記載の半導体装置。 - 【請求項８】 複数の電極パッドが形成された主面を有
する半導体チップを用意する工程と、 前記半導体チップの主面のうち前記複数の電極パッドを
除く領域上に、低弾性材料から構成された弾性体層を形
成する工程と、 前記複数の電極パッドの少なくとも１つに一端を接続
し、且つ、他端を前記弾性体層上に延在させてコンタク
トパッドを二次元的に配置させる構成を有する配線層を
形成する工程と、 前記半導体チップの主面内の領域上に、前記複数のコン
タクトパッドを除いて、少なくとも前記配線層および前
記電極パッドを被覆する絶縁性樹脂層を形成する工程
と、 前記コンタクトパッド上に、導電性材料から構成された
突起電極を形成する工程と、 前記半導体チップの主面内の領域上に、前記突起電極の
頂部を露出させて、アンダーフィル材層を形成する工程
とを包含し、前記アンダーフィル材層を形成する工程は、前記コンタ
クトパッドのうちの最外周のコンタクトパッドより外方
に位置するアンダーフィル層の上面を前記突起電極の頂
部よりも上方になるように形成する 半導体装置の製造方
法。 - 【請求項９】 前記半導体チップを用意する工程は、そ
の面内に半導体チップが複数個形成された半導体ウェハ
として用意する工程である、請求項８に記載の半導体装
置の製造方法。 - 【請求項１０】 複数の電極パッドが設けられた主面を
有する半導体チップと；前記半導体チップの主面のうち
前記複数の電極パッドを除く領域上に形成された弾性体
層と；前記半導体チップの主面内の領域で且つ前記弾性
体層上に、二次元的に配置された複数のコンタクトパッ
ドと；前記複数の電極パッドの少なくとも１つと電気的
に接続し且つ前記複数のコンタクトパッドの少なくとも
１つとを電気的に接続し、それによって再配線接続を行
う配線層と；前記複数のコンタクトパッドを除く領域で
且つ前記半導体チップの主面内の領域上に形成された絶
縁性樹脂層と；前記複数のコンタクトパッド上に各々設
けられた突起電極と；前記突起電極の頂部を露出させ、
前記絶縁性樹脂層上に設けられたアンダーフィル材層
と；を備える半導体装置を、配線電極を有する配線基板
に電気的に接続して基板実装する、半導体装置の製造方
法であって、 前記半導体装置の前記主面側と前記配線基板の主面側と
を対向させ、前記半導体装置の前記突起電極と前記配線
基板の前記配線電極とを位置合わせする工程と、 前記アンダーフィル材層から露出した前記突起電極の前
記頂部を、前記配線基板の配線電極に押圧して食い込ま
せて当接させる工程と、 前記半導体装置の前記アンダーフィル材層を加熱により
軟化溶融させ、前記半導体装置の主面と前記配線基板の
主面との間隙を前記アンダーフィル材層によって充填封
止する工程とを包含する、 半導体装置の製造方法。 - 【請求項１１】 複数の電極パッドが設けられた主面を
有する半導体チップと；前記半導体チップの主面のうち
前記複数の電極パッドを除く領域上に形成された弾性体
層と；前記半導体チップの主面内の領域で且つ前記弾性
体層上に、二次元的に配置された複数のコンタクトパッ
ドと；前記複数の電極パッドの少なくとも１つと電気的
に接続し且つ前記複数のコンタクトパッドの少なくとも
１つとを電気的に接続し、それによって再配線接続を行
う配線層と；前記複数のコンタクトパッドを除く領域で
且つ前記半導体チップの主面内の領域上に形成された絶
縁性樹脂層と；前記複数のコンタクトパッド上に各々設
けられた半田ボールと；前記半田ボールの頂部を露出さ
せ、前記絶縁性樹脂層上に設けられ、熱可塑性樹脂から
なるアンダーフィル材層と；を備える半導体装置を、配
線電極を有する配線基板に電気的に接続して基板実装す
る、半導体装置の製造方法であって、 前記半田ボールの融点よりも低い融点を有する半田ペー
ストを、前記配線基板の前記配線電極上に付与する工程
と、前記半導体装置の前記主面側と前記配線基板の主面側と
を対向させ、頂部が前記アンダーフィル材層の上面から
突出して露出した前記半田ボールと前記配線基板の前記
配線電極とを位置合わせする工程と、 前記半田ボールと前記配線基板の前記配線電極とを当接
させる工程と、 前記半田ペーストを、前記半田ボールの融点よりも低い
温度で溶融させる工程と、前記半導体装置の前記アンダーフィル材層を加熱により
軟化溶融させ、前記半導体装置の主面と前記配線基板の
主面との間隙を前記アンダーフィル材層によって充填封
止する工程と を包含する、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029376A JP3500378B2 (ja) | 2001-02-07 | 2002-02-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-30577 | 2001-02-07 | ||
| JP2001030577 | 2001-02-07 | ||
| JP2002029376A JP3500378B2 (ja) | 2001-02-07 | 2002-02-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313990A JP2002313990A (ja) | 2002-10-25 |
| JP3500378B2 true JP3500378B2 (ja) | 2004-02-23 |
Family
ID=26609038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002029376A Expired - Fee Related JP3500378B2 (ja) | 2001-02-07 | 2002-02-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500378B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210050284A (ko) * | 2019-10-28 | 2021-05-07 | 주식회사 나노엑스 | 전기 소자 검사 장치용 프로브 헤드의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535676B2 (en) * | 2004-08-26 | 2009-05-19 | Hitachi Global Storage Technologies B.V. | Slider with bonding pads opposite the air bearing surface |
| JP4035733B2 (ja) | 2005-01-19 | 2008-01-23 | セイコーエプソン株式会社 | 半導体装置の製造方法及び電気的接続部の処理方法 |
-
2002
- 2002-02-06 JP JP2002029376A patent/JP3500378B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210050284A (ko) * | 2019-10-28 | 2021-05-07 | 주식회사 나노엑스 | 전기 소자 검사 장치용 프로브 헤드의 제조 방법 |
| KR102339327B1 (ko) | 2019-10-28 | 2021-12-15 | 주식회사 나노엑스 | 전기 소자 검사 장치용 프로브 헤드의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313990A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| EP3288077B1 (en) | Microelectronic package having a bumpless laminated interconnection layer | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| US9530744B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| US6717252B2 (en) | Semiconductor device | |
| TW200834853A (en) | Wiring board and semiconductor device | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| WO2012061199A2 (en) | No flow underfill | |
| JP3625815B2 (ja) | 半導体装置とその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4176961B2 (ja) | 半導体装置 | |
| JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
| TWI715970B (zh) | 低翹曲扇出型封裝結構 | |
| US7964493B2 (en) | Method of manufacturing semiconductor device | |
| US20120153507A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2018088505A (ja) | 半導体装置およびその製造方法 | |
| TWI277184B (en) | Flip-chip leadframe type package and fabrication method thereof | |
| US6571468B1 (en) | Traceless flip chip assembly and method | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |