KR102339327B1 - 전기 소자 검사 장치용 프로브 헤드의 제조 방법 - Google Patents

Abstract

본 발명은 프로브 직경이 100μm 이하의 협피치로 구비되되 변형 및 파손이 방지될 수 있는 전기 소자 검사 장치에 포함되는 프로브 헤드의 제조 방법을 제공한다. 이에 따라, 전극에 가해지는 스트레스를 분산시켜 측정의 신뢰성과 수명을 개선할 수 있다.

Description

전기 소자 검사 장치용 프로브 헤드의 제조 방법{MANUFACTURING METHOD OF PROBE-HEAD FOR LED PROBE DEVICE}

본 발명은 전기 소자 검사 장치에 포함되는 프로브 헤드의 제조 방법에 관한 것이다. 보다 자세하게는 웨이퍼 상에 형성된 마이크로 전기 소자의 정상 동작 여부를 검사하는 장치에 포함되는 프로브 헤드의 구조를 제조하는 방법에 관한 것이다.

일반적으로 반도체 제작 공정은 웨이퍼(Wafer)상에 전기 소자(Device)를 형성하는 공정과, 웨이퍼에 구성된 각 소자의 전기적 특성을 검사하는 공정과, 패턴이 형성된 웨이퍼를 각각의 칩(chip)으로 조립하는 패키지 공정을 통해서 제조된다. 검사 공정은 웨이퍼에 구성된 소자들을 독립된 칩으로 패키지 하기 전에 불량 소자들을 판별하기 위해 수행하는 것으로, 웨이퍼에 구성된 반도체 소자들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 된다. 이 때, 각 반도체 소자들에 형성된 패드(pad)에 접촉되어 외부의 검사 장비와 연결시켜 주는 역할을 하는 것이 프로브 카드이다.

종래의 프로브 카드는 전기적 신호를 외부의 검사 장비에 전달시키는 PCB와 PCB에 전기적으로 연결되어 다수개가 정열되고 타단부가 반도체 소자의 패드와 같은 검사대상물에 전기적으로 용이하게 접촉될 수 있도록 하방으로 굵기가 좁아지는 테이퍼 형태로 가공된 다수의 프로브, 그리고 정열된 상기 다수의 프로브를 기계적으로 고정하는 에폭시 고정부로 구성된다.

이러한 종래의 프로브 카드는 반도체 웨이퍼에 구성된 소자와 외부의 검사 장비를 연결시켜 상기 소자들의 특성을 파악할 수 있도록 하며, 소자들의 불량을 판정할 수 있도록 한다.

한편, 최근 반도체산업이 급격히 발달하여 반도체 디바이스가 점차 미세한 사이즈로 축소되면서 회로(21)의 집적도 가 증가하고, 이에 따라 반도체 소자가 가지는 패드와 패드 사이의 간격(pitch:피치)이 좁아지면서, 프로브 카드를 구성하는 프로브와 프로브 사이의 피치(pitch)도 좁아진 협피치(수 내지 수십 마이크로)의 프로브 카드가 요구되고 있다.

이러한 문제를 해결하기 위해 더욱 직경이 작은 프로브를 쓰게 되었으나 프로브 직경이 100μm 이하로 내려가면서 프로브의 가공 및 취급 중에 조그만 힘에도 변형이 일어나기 쉬워지고, 낮은 접촉 저항을 위한 적절한 핀압(Pin Force)를 얻기가 어려워져서, 피치가 좁아질수록 협피치의 프로브 카드를 만들기가 매우 어려워지고, 만들어진 프로브 카드의 신뢰성과 수명도 현저하게 저하되는 문제들이 발생하였다.

대한민국 등록특허 제10-1183978호 (2012.09.12 등록) 대한민국 등록특허 제10-1585818호 (2016.01.08 등록)

본 발명의 과제는 프로브 직경이 100μm 이하의 협피치로 구비되되 변형 및 파손이 방지될 수 있는 전기 소자 검사 장치를 제조하는 방법을 제공하는 것이다.

상기한 과제를 해결하기 위해 본 발명은 탄성부 및 상기 탄성부의 내부에 형성되고, 적어도 일부분은 상기 탄성부의 내부로부터 상기 탄성부를 관통하여 상기 탄성부의 외측으로 돌출되는 적어도 한 쌍 이상의 전극을 포함하는 프로브 헤드의 제조 방법을 제공한다.

본 발명에 따르면, 탄성력을 갖는 탄성체 위에 전기적 신호를 주고받을 수 있는 전극부와 소자 패드에 측정시 핀압을 견딜수 있는 탄성층을 여러 층 적층하여 사용함으로써, 측정시 프로브 핀의 스트레스를 분산시켜 측정의 신뢰성과 수명을 개선할 수 있다.

또한 기판상에 반도체 공정을 이용하여 팁 헤드 부분의 사이즈를 수 마이크로 미터 단위로 구현할 수 있으며, 핀과 핀 사이의 간격도 수십에서 수 마이크로 이내로 구현할 수 있다.

이는 하나의 헤드내에 많은 피치의 프로브팁을 같은 (혹은 다양한) 간격으로 가져 감으로써 한번에 다수의 칩을 측정하는 장점이 있으며, 탄성체 자체의 절연성으로 인해 각 프로브팁 간의 전기적 신호의 간섭을 최소화할 수 있다.

도 1은 전기 소자 검사 장치의 작동 방식을 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극 중 일 전극을 나타낸 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 프로브 헤드의 탄성부를 제외한 일 전극을 나타낸 사시도이다.
도 4는 도 2의 A부분을 나타낸 확대도이다.
도 5는 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법을 나타낸 순서도이다.
도 6은 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 접촉단을 형성하는 단계를 나타낸 순서도이다.
도 7은 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S1 단계를 나타낸 단면도이다.
도 8은 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S2 단계를 나타낸 단면도이다.
도 9는 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S3 단계를 나타낸 단면도이다.
도 10은 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S41 단계를 나타낸 단면도이다.
도 11은 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S42 단계를 나타낸 단면도이다.
도 12는 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S43 단계를 나타낸 단면도이다.
도 13은 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S44 단계를 나타낸 단면도이다.
도 14는 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S441 단계를 나타낸 단면도이다.
도 15는 본 발명의 제 1 실시예에 따른 프로브 헤드의 제조 방법 중 S45 단계를 나타낸 단면도이다.
도 16은 본 발명의 접촉단의 여러 실시예를 나타낸 단면도이다.
도 17은 본 발명의 제 2 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극 중 일 전극을 나타낸 단면도이다.
도 18은 본 발명의 제 3 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극 중 일 전극을 나타낸 단면도이고, 도 19는 탄성부를 생략하여 도시한 사시도이다.
도 20은 도 18의 A부분을 나타낸 확대도이다.
도 21은 본 발명의 제 4 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극 중 일 전극을 나타낸 단면도이고, 도 22는 탄성부를 생략하여 도시한 사시도이다.
도 23은 본 발명의 제 5 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극 중 일 전극을 나타낸 단면도이고, 도 24는 탄성부를 생략하여 도시한 사시도이다.
도 25는 본 발명의 제 5 실시예에 따른 프로브 헤드의 탄성부를 제외한 일 전극을 일 방향(D1)으로부터 타 방향(D2)으로 바라본 평면도이다.
도 26은 본 발명의 제 6 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극 중 일 전극을 나타낸 단면도이고, 도 27은 탄성부를 생략하여 도시한 사시도이다.
도 28은 본 발명의 제 6 실시예에 따른 프로브 헤드의 탄성부를 제외한 일 전극을 일 방향(D1)으로부터 타 방향(D2)으로 바라본 평면도이다.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명의 일 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.

이하, 첨부된 도면을 통해 본 발명에 따른 실시예를 상세히 설명하기로 한다.

본 설명에서 '일 방향'이란 프로브 헤드의 전극(20)이 형성되는 방향을 의미하며 도면에서 D1로 표시된 방향을 의미한다. '타 방향'이란 상기 일 방향(D1)의 반대 방향으로서, 프로브 헤드의 기판(S)이 형성된 방향을 의미하고, 도면에서 D2로 표시된 방향을 의미한다.

도 1은 전기 소자 검사 장치의 작동 방식을 나타낸 단면도이다. 전기 소자 검사 장치의 일 단에는 프로브 헤드가 구비되고, 프로브 헤드는 기판(S) 및 기판(S)으로부터 일 방향(D1)으로 돌출되어 형성되는 복수의 전극(20)을 포함한다. 제조된 전기 소자(Device)를 향해 프로브 헤드가 이동하여 각 전극(20)이 각 소자의 단자에 접촉됨으로써 각 소자가 통전되어 불량 여부를 판단할 수 있다. 따라서, 상기 전극(20)은 양극(+) 및 음극(-)의 쌍으로 형성되어 각 소자의 배열에 따라 복수개 구비되는 것이 바람직하다.

반도체 산업이 발달하여 각 전기 소자의 집적도가 증가하고, 이에 따라 전기 소자가 가지는 단자의 크기가 감소하고 단자 사이의 간격 또한 좁아지면서, 프로브 헤드의 전극(20) 또한 작은 크기 및 좁은 간격으로 형성하기 위한 기술이 요구된다. 또한, 전극(20)의 크기게 작아짐에 따라 전기 소자에 접촉되는 순간 충격에 의하여 쉽게 파손되는 문제를 해결하기 위한 기술이 요구된다.

도 2는 본 발명의 제 1 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극을 나타낸 단면도이다.

본 발명에 따르면, 프로브 헤드는 탄성부(10) 및 상기 탄성부(10)의 내부에 형성되고, 적어도 일부분은 상기 탄성부(10)의 내부로부터 상기 탄성부(10)를 관통하여 상기 탄성부(10)의 외측으로 돌출되는 적어도 한 쌍 이상의 전극(20)을 포함하는 것을 특징으로 한다.

탄성부(10)는 전극(20)이 전기 소자에 접촉하면서 발생하는 충격을 흡수하기 위한 구성이다. 상세하게, 기판(S)에 탄성부(10)가 형성되고, 전극(20)은 탄성부(10)를 통해 기판(S)에 결합됨으로써 전극(20)이 전기 소자에 접촉하는 순간 충격을 탄성부(10)가 흡수하여 전극(20)의 파손을 방지한다. 바람직하게, 탄성부(10)는 PDMS, Si 에폭시, 또는 UV 레진 등의 물질 중 적어도 하나 이상의 물질이 사용된다.

본 발명의 일 실시예에 따라, 탄성부(10)는 제 1 탄성층(11) 및 상기 제 1 탄성층(11)의 일 방향(D1) 면에 결합되어 형성되는 제 2 탄성층(12)을 포함한다.

제 1 탄성층(11)은 기판(S) 및 전극(20)의 사이에 구비되어 충격을 흡수하기 위한 구성이다. 바람직하게, 기판(S)의 일 방향(D1) 면에 제 1 탄성층(11)이 형성되고, 제 1 탄성층(11)의 일 방향(D1) 면에 전극(20)이 형성된다. 따라서, 전극(20) 및 제 1 탄성층(11)이 기판(S)에 의해 지지되며 전극(20)이 전기 소자에 접촉함에 따라 발생하는 충격은 제 1 탄성층(11)에 의해 흡수된다. 바람직하게, 제 1 탄성층(11)은 PDMS, Si 에폭시, 또는 UV 레진 등의 물질 중 적어도 하나 이상의 물질이 사용된다.

제 2 탄성층(12)은 전극(20)을 덮도록 구비되어 추가적으로 충격을 흡수하기 위한 구성이다. 상세하게, 제 2 탄성층(12)은 제 1 탄성층(11)의 일 방향(D1) 면에 결합되어 형성되고, 전극(20)은 제 1 탄성층(11) 및 제 2 탄성층(12)의 사이에 형성된다. 따라서, 제 2 탄성층(12)이 전극(20)과 결합되어 추가적으로 전극(20)으로부터 전해지는 충격을 흡수한다. 바람직하게, 제 2 탄성층(12)은 PDMS, Si 에폭시, 또는 UV 레진 등의 물질 중 적어도 하나 이상의 물질이 사용된다. 제 2 탄성층(12)은 제 1 탄성층(11)과 동일한 물질이 사용될 수 있다.

이와 같이, 제 1 탄성층(11) 및 제 2 탄성층(12)을 포함하는 탄성부(10)가 구비됨에 따라 충격을 흡수하여 프로브 헤드의 파손 또는 변형이 방지될 수 있다. 아울러, 탄성부(10) 자체의 절연성으로 인해 전기적 신호의 간섭을 최소화할 수 있다.

상기한 바와 같이, 전극(20)은 제 1 탄성층(11) 및 제 2 탄성층(12)의 사이에 형성되어 충격을 각 탄성층으로 전달하게 된다. 단, 전극(20)은 전기 소자와 접촉되기 위하여 탄성부(10)로부터 외측으로 돌출되어야 한다. 이를 위해 본 발명에 따른 전극(20)은, 탄성부(10) 내부에 위치하는 회로(21) 및 탄성부(10)로부터 외측으로 돌출되는 접촉단(22)을 포함한다.

회로(21)는 탄성부(10)의 내부에 구비되어 전기적인 연결을 제공하는 구성이다. 상세하게, 회로(21)는 제 1 탄성층(11)의 일 방향(D1) 면에 임프린팅 되어 형성된다. 바람직하게, 회로(21)는 양극으로 작동되는 회로(21) 및 음극으로 작동되는 회로(21)가 한 쌍으로 구비된다. 아울러 제 2 탄성층(12)이 제 1 탄성층(11)의 일 방향(D1) 면에 결합되어 형성됨으로써, 회로(21)가 제 1 탄성층(11) 및 제 2 탄성층(12)의 사이에 위치하게 된다. 바람직하게, 회로(21)는 Ti, Cr, Al, Ni, W, Cu 또는 Au 등의 금속 물질 중 하나이거나, 상기한 금속 중 적어도 하나 이상을 포함하는 합금일 수 있다.

접촉단(22)은 전기 소자의 단자와 접촉되어 전기 소자 및 상기 회로(21)를 전기적으로 연결하기 위한 구성이다. 상세하게, 접촉단(22)은 제 2 탄성층(12)을 관통하도록 형성되어, 상기 회로(21)의 일면으로부터 제 2 탄성층(12)의 일 방향(D1) 면보다 일 방향(D1)으로 돌출된다. 따라서, 상기 회로(21)는 탄성부(10) 내부에 구비되더라도 접촉단(22)을 통해 프로브 헤드가 전기 소자와 전기적으로 연결될 수 있게 된다. 바람직하게, 접촉단(22)은 Cu, Ni, BeCu 또는 BeNi 중 하나이거나, 상기한 물질 중 적어도 하나 이상을 포함하는 조합 물질 또는 합금일 수 있다.

도 3은 본 발명의 제 1 실시예에 따른 프로브 헤드의 탄성부(10)를 제외한 일 전극을 나타낸 사시도이다. 도 3을 참조하면, 회로(21)는 제 1 탄성층(11)의 일 방향(D1) 면에 긴 막대 형상으로 형성되어 구비될 수 있다. 프로브 헤드에 구비되는 양극 또는 음극 중 적어도 하나는 전기적 병렬 연결로 구성될 수 있다. 전기적 병렬 연결로 구성되는 경우 상기 회로(21) 에는 복수의 접촉단(22)이 형성될 수 있다. 본 설명에서는 한 개의 회로(21)에 한 개의 접촉단(22)이 형성된 것을 기준으로 설명하였다.

한편, 본 설명에서 접촉단(22)의 상기 일 방향(D1)에 대한 단면은 원형인 것을 기준으로 도시되었다. 하지만, 접촉단(22)은 전기적 연결을 위해 물리적으로 전기 소자에 접촉되기만 하면 되므로 단면의 형상은 이에 제한되지 않는 것은 당연하다.

도 4는 도 2의 A부분을 나타낸 확대도이다. 도 4에 표시된 화살표는 회로(21)가 제 1 탄성층(11) 및 제 2 탄성층(12)에 전달하는 충격을 나타낸 것이다. 도 4에 도시된 바와 같이, 제 1 탄성층(11) 및 제 2 탄성층(12)에 의해 회로(21)가 지지됨으로써 충격이 분산되어 흡수될 수 있다.

도 5를 참조하면, 상기한 제 1 실시예에 따른 프로브 헤드를 제조하기 위한 방법은 기판(S) 상면에 제 1 탄성층(11)을 적층시키는 단계(S1), 상기 제 1 탄성층(11)의 일 방향(D1) 면에 회로(21)를 형성하는 단계(S2), 상기 제 1 탄성층(11)의 일 방향(D1) 면에 제 2 탄성층(12)을 적층시키는 단계(S3) 및 상기 제 2 탄성층(12)을 관통하여 접촉단(22)을 형성하는 단계(S4)를 포함할 수 있다.

상기 S1 단계는 제 1 탄성층(11)을 형성하는 단계이다(도 7 참조). 상세하게, 기판(S)의 일 방향(D1) 면에 제 1 탄성층(11)을 적층시킨다. 바람직하게, 제 1 탄성층(11)은 PDMS, Si 에폭시, 또는 UV 레진 등의 물질 중 적어도 하나 이상의 물질을 기판(S) 상에 코팅함으로서 형성된다.

상기 S2 단계는 회로(21)를 형성하는 단계이다. 상세하게, 제 1 탄성층(11)의 일 방향(D1) 면에 회로(21)를 형성한다(도 8 참조). 따라서, 회로(21)는 제 1 탄성층(11)에 의해 지지되어 충격을 제 1 탄성층(11)에 전달하게 된다. 바람직하게, 회로(21)는 제 1 탄성층(11)의 일 방향(D1) 면에 Ti, Cr, Al, Ni, W, Cu 또는 Au 중 어느 하나의 금속 또는 상기한 금속 중 적어도 하나 이상을 포함하는 합금이 임프린팅 됨으로써 형성될 수 있다.

상기 S3 단계는 제 2 탄성층(12)을 형성하는 단계이다. 상세하게, 제 1 탄성층(11)의 상기 일 방향(D1) 면에 제 2 탄성층(12)을 적층시킨다. 바람직하게, 제 2 탄성층(12)은 PDMS, Si 에폭시, 또는 UV 레진 등의 물질 중 적어도 하나 이상의 물질을 기판(S) 상에 코팅함으로서 형성된다. 제 2 탄성층(12)은 제 1 탄성층(11)과 동일한 물질일 수 있다. 또한, 제 2 탄성층(12)은 접촉단(22)이 형성될 수 있도록 관통되어 형성될 수 있다(도 9 참조). 상세하게, 상기 회로(21)의 일면이 노출되도록, 상기 일면에 해당하는 부분이 상기 일 방향(D1) 및 타 방향(D2)으로 관통되어 형성된다.

상기 S4 단계는 접촉단(22)을 형성하는 단계이다. 상세하게, 접촉단(22)은 제 2 탄성층(12)을 관통하도록 형성되어, 회로(21)의 일면으로부터 제 2 탄성층(12)의 상기 일 방향(D1) 면보다 상기 일 방향(D1)으로 돌출되도록 형성된다. 접촉단(22)은 Cu, Ni, BeCu 또는 BeNi 중 하나이거나, 적어도 하나 이상을 포함하는 조합 물질 또는 합금일 수 있다.

이하, 도 6 및 도 10 내지 도 15를 참조하여 상기 S4 단계에 대하여 상세히 설명한다.

도 6은 본 발명의 일 실시예에 따른 제 2 탄성층(12)을 관통하여 접촉단(22)을 형성하는 단계(S4)를 나타낸 순서도이다. 본 발명의 일 실시예에 따라, S4 단계는 상기 제 2 탄성층(12)의 상기 일 방향(D1)의 면에 희생층(T1)을 형성하는 단계(S41), 상기 희생층(T1)의 상기 일 방향(D1)의 면에 임시 탄성층(T2)을 적층시키는 단계(S42), 상기 희생층(T1) 및 임시 탄성층(T2) 상면을 관통하도록 소정의 폭으로 식각하는 단계(S43), 접촉단(22)을 형성하는 단계(S44) 및 상기 희생층(T1) 및 임시 탄성층(T2)을 제거하는 단계(S45)를 포함한다.

S41 단계는 희생층(T1)을 형성하는 단계이다. 희생층(T1)은 후술한 임시 탄성층(T2)의 제거가 용이하도록 제 2 탄성층(12)의 상기 일 방향(D1)의 면에 형성되는 제거가 용이한 물질의 층이다. 바람직하게, 희생층(T1)은 Photo resist, PMGI 또는 LOR 중 어느 한 물질일 수 있다. 희생층(T1)은 제 2 탄성층(12)의 상기 일 방향(D1) 면에 소정의 두께로 형성된다(도 10 참조).

S42 단계는 임시 탄성층(T2)을 형성하는 단계이다. 임시 탄성층(T2)은 접촉단(22)의 형성이 용이하도록 식각 패턴을 제공하는 구성이다. 상세하게, 임시 탄성층(T2)은 상기 일 방향(D1) 및 타 방향(D2)으로 관통되도록 식각되어 접촉단(22)이 형성되기 위한 틀로서 기능한다. 바람직하게, 임시 탄성층(T2)은 PDMS, Si epoxy 또는 UV resin 중 어느 한 물질이 접촉단(22)이 형성될 두께와 일치하는 두께로 적층되어 형성될 수 있다(도 11 참조).

S43 단계는 희생층(T1) 및 임시 탄성층(T2)에 상기 식각 패턴을 형성하는 단계이다. 상세하게, 희생층(T1) 및 임시 탄성층(T2)은 접촉단(22)이 형성될 위치가 상기 일 방향(D1) 및 타 방향(D2)으로 관통되도록 소정의 폭으로 식각됨으로써, 접촉단(22)을 형성하기 위한 패턴이 형성된다(도 12 참조). 이를 위한 식각 방법은 건식 식각 또는 습식 식각이 모두 이용될 수 있다.

S44 단계는 상기 식각 패턴에 접촉단(22)을 형성하는 단계이다. 상세하게, Cu, Ni, BeCu 또는 BeNi 중 어느 한 물질 또는, 적어도 하나 이상을 포함하는 조합 물질 또는 합금이 희생층(T1) 및 임시 탄성층(T2)에 형성된 상기 식각 패턴에 도금됨으로써 접촉단(22)이 형성된다(도 13 참조). 바람직하게, 상기 도금은 전해 또는 무전해 도금일 수 있다.

또한, S44 단계는 접촉단(22)의 상기 일 방향(D1)의 끝단을 깎아내어 평탄화 시키는 단계(S441)를 포함할 수 있다. 도 13을 참조하면, 도금되어 형성된 최초의 접촉단(22)은 상기 일 방향(D1)의 끝단이 불규칙적일 수 있다. 따라서 전기 소자와의 접촉이 원활하지 않아 프로브 헤드가 오작동할 수 있으며, 이를 방지하기 위해 접촉단(22)의 상기 일 방향(D1)의 끝단이 평탄화 되는 것이 바람직하다(도 14 참조).

S45 단계는 희생층(T1) 및 임시 탄성층(T2)을 제거하는 단계이다. 상세하게, 접촉단(22)이 형성된 후에 희생층(T1) 및 임시 탄성층(T2)은 불필요해지므로 제거된다. 임시 탄성층(T2)은 희생층(T1)을 통해 결합되어 있으므로 희생층(T1)을 제거하게 되면 임시 탄성층(T2)이 함께 제거될 수 있다. 따라서 희생층(T1)은 용해됨으로써 용이하게 제거 가능한 Photo resist, PMGI 또는 LOR 중 어느 하나로 구비될 수 있다.

상기한 S1 내지 S4 단계를 통해 본 발명의 일 실시예에 따른 프로브 헤드가 제조된다(도 15 참조).

한편, 접촉단(22)의 상기 일 방향(D1)의 끝단은 전기 소자와의 접촉이 용이하도록 하기 위하여 가공되어질 수 있다. 상세하게, 접촉단(22)의 상기 일 방향(D1)의 끝단은 상기 일 방향(D1)으로 갈수록 폭이 좁아지는 형상으로 구비될 수 있다. 도 16의 <i>는 일 실시예에 따른 접촉단(22)을 나타낸 단면도이다. 일 실시예에 따라, 접촉단(22)의 상기 일 방향(D1)의 끝단은 상기 일 방향(D1)으로 갈수록 폭이 일정하게 좁아지도록 가공될 수 있다. 도 16의 <ii>는 다른 실시예에 따른 접촉단(22)을 나타낸 단면도이다. 다른 실시예에 따라, 접촉단(22)의 상기 일 방향(D1)의 끝단은 상기 일 방향(D1)으로 갈수록 곡률을 이루어 좁아지도록 가공될 수 있다. 이에 따라, 접촉단(22)의 상기 끝단이 전기 소자의 단자와 비정상 접촉되어 프로브 헤드의 작동 오류가 발생하는 것을 방지할 수 있다.

도 17은 본 발명의 제 2 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극을 나타낸 단면도이다. 제 2 실시예에 따르면, 제 2 탄성층(12)은 상기 회로(21)의 일면을 노출시키도록 관통될 수 있다. 노출되는 정도는 전기 소자의 형태에 따라 달라질 수 있다.

도 18은 본 발명의 제 3 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극을 나타낸 단면도이고, 도 19는 탄성부(10)를 생략하여 도시한 사시도이다. 제 3 실시예에 따르면, 접촉단(22)은 제 1 완충전극(221) 및 핀(220)을 포함할 수 있다.

제 1 완충전극(221)은 상기 회로(21)와 더불어 충격을 분산시키기 위한 구성이다. 상세하게, 제 1 완충전극(221)은 제 2 탄성층(12)을 관통하도록 형성되어, 회로(21)의 일면으로부터 제 2 탄성층(12)의 상기 일 방향(D1) 면보다 상기 일 방향(D1)으로 돌출되어 구비된다. 또한, 제 1 완충전극(221)의 상기 돌출된 부분은 제 2 탄성층(12)의 상기 일 방향(D1) 면 위로 확장되어 구비될 수 있다. 이에 따라, 제 2 탄성층(12)이 제 1 완충전극(221)을 통해 충격을 추가적으로 흡수할 수 있게 된다.

핀(220)은 전기 소자의 단자와 접촉되어 전기 소자 및 제 1 완충전극(221)을 전기적으로 연결하기 위한 구성이다. 상세하게, 핀(220)은 제 1 완충전극(221)의 상기 일 방향(D1) 면에 형성된다.

바람직하게, 제 1 완충전극(221) 및 핀(220)은 Cu, Ni, BeCu 또는 BeNi 중 하나이거나, 상기한 물질 중 적어도 하나 이상을 포함하는 조합 물질 또는 합금이 도금되어 형성될 수 있다.

도 20은 도 18의 A부분을 나타낸 확대도이다. 도 20에 표시된 화살표는 회로(21) 및 제 1 완충전극(221)이 제 1 탄성층(11) 및 제 2 탄성층(12)에 각각 전달하는 충격을 나타낸 것이다. 도 20에 도시된 바와 같이, 제 1 탄성층(11) 및 제 2 탄성층(12)에 의해 회로(21) 및 제 1 완충전극(221)이 지지됨으로써 충격이 분산되어 흡수될 수 있다.

도 21은 본 발명의 제 4 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극을 나타낸 단면도이고, 도 22는 탄성부(10)를 생략하여 도시한 사시도이다.

제 4 실시예에 따르면, 접촉단(22)은 제 3 실시예에 더하여 제 2 완충전극(222)을 더 포함할 수 있다. 이와 같이 접촉단(22)이 복수의 층으로 구비됨으로써 상기 일 방향(D1) 및 타 방향(D2) 외에 다른 각도로 가해지는 충격을 분산시킬 수 있게 된다. 따라서 프로브 헤드의 파손이 방지되는 효과가 상승하게 된다.

도 23은 본 발명의 제 5 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극을 나타낸 단면도이고, 도 24는 탄성부(10)를 생략하여 도시한 사시도이다.

제 5 실시예에 따르면, 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극 및 타 전극의 각 회로(21, 21')는 상기 제 1 탄성층(11)의 상기 일 방향(D1) 면에 서로 소정의 제 1 간격(g1)만큼 이격되어 구비되고, 각 상기 핀(220, 220')은 상기 제 1 간격(g1)보다 짧은 소정의 제 2 간격(g2)만큼 이격되어 위치될 수 있다. 이에 따라, 전기 소자의 크기가 이전 실시예보다 작아지더라도 각 회로(21, 21')의 구성이 용이해질 수 있다. 또한, 도 25에 도시된 바와 같이 복수의 층으로 구성된 접촉단(22)의 폭을 조절하여 상기 제 2 간격(g2)을 용이하게 조절할 수 있다. 본 실시예에서는 제 2 완충전극(222, 222')의 폭이 이전 실시예에 비해 확장됨으로써 제 2 간격(g2)이 조절된 것을 기준으로 도시하였다.

도 25는 본 발명의 제 5 실시예에 따른 프로브 헤드의 탄성부(10)를 제외한 일 전극을 일 방향(D1)으로부터 타 방향(D2)으로 바라본 평면도이다. 도 25에 도시된 바와 같이, 제 2 완충전극(222, 222')의 확장에 의해 제 2 간격(g2)이 제 1 간격(g1)보다 짧도록 조절될 수 있다.

도 26은 본 발명의 제 6 실시예에 따른 프로브 헤드에 포함된 한 쌍의 전극(20) 중 일 전극을 나타낸 단면도이고, 도 27은 탄성부(10)를 생략하여 도시한 사시도이다.

제 6 실시예에 따르면, 한 쌍의 전극(20) 중 일 전극은 제 2 완충전극(222')의 상기 타 방향(D2) 면에 구비되는 제 3 완충전극(223) 및 상기 제 3 완충전극(223) 및 상기 회로(21')의 사이에 위치되는 제 4 완충전극(224)을 더 포함할 수 있다. 이와 같이 접촉단(22)이 다층 구조로 형성됨에 따라, 접촉단(22)에 가해지는 충격을 보다 용이하게 분산시킬 수 있다.

또한, 상기 일 전극 및 타 전극의 제 2 완충전극(222, 222')이 서로 다른 층에 위치됨으로써 각 제 2 완충전극(222, 222')을 이격시키는 것이 보다 용이해질 수 있다. 상세하게, 도 26에 도시된 바와 같이 일 전극의 제 2 완충전극(222') 및 타 전극의 제 2 완충전극(222)은 서로 다른 층에 위치되므로 각 제 2 완충전극(222, 222')의 폭에 무관하게 서로 이격된다. 도 26에서 각 핀(220, 220')은 도면 기준 앞 뒤로 이격된 상태로(도 27 및 도 28 참조), 도면상에서는 겹쳐져 보이도록 도시되었다.

도 28은 본 발명의 제 6 실시예에 따른 프로브 헤드의 탄성부(10)를 제외한 일 전극을 일 방향(D1)으로부터 타 방향(D2)으로 바라본 평면도이다. 도 28에 도시된 바와 같이, 제 2 완충전극(222, 222')이 서로 다른 층에 위치됨에 따라 제 5 실시예에 비해 제 2 간격(g2)을 조절하는 것이 보다 용이해진다. 즉, 제 2 간격(g2)을 제 5 실시예보다 더 짧게 형성할 수 있으므로 이전 실시예에 비해 보다 작은 전기 소자에 대해서도 프로브 헤드를 제조하는 것이 가능해진다.

한편, 도 23 및 도 26을 참조하면, 본 발명의 일 실시예에 따른 프로브 헤드는 제 3 탄성층(13) 및 제 4 탄성층(14)을 더 포함할 수 있다. 상세하게, 상기 제 2 탄성층(12)의 상기 일 방향(D1) 면에 형성되어 상기 제 1 완충전극(221, 221')의 외면을 덮는 제 3 탄성층(13)이 더 포함되고, 접촉단(22)은 상기 회로(21, 21')의 일면으로부터 상기 제 3 탄성층(13)을 관통하여 상기 제 3 탄성층(13)의 상기 일 방향(D1) 면보다 상기 일 방향(D1)으로 돌출된다.

또한, 상기 제 3 탄성층(13)의 상기 일 방향(D1) 면에 형성되어 상기 제 2 완충전극(222, 222')의 외면을 덮는 제 4 탄성층(14)이 더 포함되고, 접촉단(22)은 상기 회로(21, 21')의 일면으로부터 상기 제 3 탄성층(13) 및 상기 제 4 탄성층(14)을 관통하여 상기 제 4 탄성층(14)의 상기 일 방향(D1) 면보다 상기 일 방향(D1)으로 돌출된다.

제 3 탄성층(13) 및 제 4 탄성층(14)이 더 구비됨에 따라, 충격의 흡수가 보다 용이해진다. 또한, 전극(20)이 노출되는 면적이 감소하므로 절연 효과가 상승한다.

상기한 본 발명의 바람직한 실시예는 예시의 목적으로 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경 및 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 상기의 특허청구 범위에 속하는 것으로 보아야 할 것이다.

본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서, 여러 가지 치환, 변형 및 변경이 가능하므로, 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

1: 프로브 헤드 S: 기판
10: 탄성부 20: 전극
11: 제 1 탄성층 12: 제 2 탄성층
13: 제 3 탄성층 14: 제 4 탄성층
21: 회로 22: 접촉단
T1: 희생층 T2: 임시 탄성층
220: 핀
221: 제 1 완충전극 222: 제 2 완충전극
223: 제 3 완충전극 224: 제 4 완충전극
g1: 제 1 간격 g2: 제 2 간격

Claims (5)

1. 전기 소자의 전기적 특성을 검사하는 장치에 포함되는 프로브 헤드의 제조 방법에 있어서,
   기판 상면에 제 1 탄성층을 적층시키는 단계(S1);
   상기 제 1 탄성층의 일 방향 면에 회로를 형성하는 단계(S2);
   상기 제 1 탄성층의 일 방향 면에 제 2 탄성층을 적층시키는 단계(S3); 및
   상기 제 2 탄성층을 관통하여 접촉단을 형성하는 단계(S4);를 포함하되,
   상기 접촉단은, 상기 제 2 탄성층을 관통하도록 형성되어, 상기 회로의 일면으로부터 상기 제 2 탄성층의 일 방향(D1) 면보다 상기 일 방향(D1)으로 돌출되도록 형성되고,
   상기 접촉단은,
   상기 제 2 탄성층을 관통하도록 형성되어, 상기 회로의 일면으로부터 상기 제 2 탄성층의 일 방향 면보다 상기 일 방향으로 돌출되는 제 1 완충전극(221); 및
   상기 제 1 완충전극(221)의 상기 일 방향 면에 형성되는 핀(220);을 포함하며,
   상기 제 1 완충전극(221)의 상기 돌출된 부분은 상기 제 2 탄성층(12)의 상기 일 방향(D1) 면 위로 확장되는 것을 특징으로 하는 프로브 헤드의 제조 방법.
   
2. 제 1 항에 있어서,
   상기 S4 단계는,
   상기 제 2 탄성층의 상기 일 방향의 면에 희생층을 형성하는 단계(S41);
   상기 희생층의 상기 일 방향의 면에 임시 탄성층을 적층시키는 단계(S42);
   상기 희생층 및 임시 탄성층 상면을 관통하도록 소정의 폭으로 식각하는 단계(S43);
   접촉단을 형성하는 단계(S44); 및
   상기 희생층 및 임시 탄성층을 제거하는 단계(S45);를 포함하는 것을 특징으로 하는 프로브 헤드의 제조 방법.
   
3. 제 2 항에 있어서,
   상기 접촉단을 형성하는 단계(S44)는,
   접촉단의 상기 일 방향의 끝단을 깎아내어 평탄화 시키는 단계(S441)를 포함하는 것을 특징으로 하는 프로브 헤드의 제조 방법.
   
4. 제 2 항에 있어서,
   상기 S45 단계는,
   희생층을 용해시켜 희생층 및 임시 탄성층을 제거하는 것을 특징으로 하는 프로브 헤드의 제조 방법.
   
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 회로는 상기 제 1 탄성층의 상기 일 방향 면에 임프린팅을 통해 형성되는 것을 특징으로 하는 프로브 헤드의 제조 방법.
   

Images