KR102276512B1 - 전기 검사용 지그 및 그의 제조 방법 - Google Patents

전기 검사용 지그 및 그의 제조 방법 Download PDF

Info

Publication number
KR102276512B1
KR102276512B1 KR1020150037960A KR20150037960A KR102276512B1 KR 102276512 B1 KR102276512 B1 KR 102276512B1 KR 1020150037960 A KR1020150037960 A KR 1020150037960A KR 20150037960 A KR20150037960 A KR 20150037960A KR 102276512 B1 KR102276512 B1 KR 102276512B1
Authority
KR
South Korea
Prior art keywords
conductive
electrical inspection
jig
conductive posts
pitch
Prior art date
Application number
KR1020150037960A
Other languages
English (en)
Other versions
KR20160112346A (ko
Inventor
김명규
전승호
남효승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150037960A priority Critical patent/KR102276512B1/ko
Publication of KR20160112346A publication Critical patent/KR20160112346A/ko
Application granted granted Critical
Publication of KR102276512B1 publication Critical patent/KR102276512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07321—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support the probes being of different lengths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 전기 검사용 지그 및 그의 제조 방법에 관한 것으로, 본 발명에 따른 전기 검사용 지그는 복수의 전도성 와이어(wire)가 구비된 전극부; 및 상기 전극부 하부에 장착되되, 상기 전도성 와이어 간의 피치(pitch)를 줄이는 공간 변형기 및 상기 공간 변형기의 하면에 복수의 전도성 포스트(post)가 구비된 헤드부;를 포함함으로써, 미세 피치 제품의 전기검사에 대응 가능하다.

Description

전기 검사용 지그 및 그의 제조 방법{JIG FOR ELECTRIC INSPECTION AND METHOD OF MANUFACTURING THE SAME}
본 발명은 회로기판의 전기적 특성을 검사하는 검사 장치 및 그의 제조 방법에 관한 것이다.
인쇄회로기판에서의 각종부품의 정확한 실장 및 적절한 회로의 형성여부는 제품의 신뢰성과 직결된다. 이로 인해, 일반적으로 반도체 집적회로 칩 제조 공정은 패키징 공정 전, 반도체 칩들 각각의 양부를 판별하는 검사 공정을 포함하고 있다.
여기서, 상기 검사 공정은 반도체 칩들에 대한 전기적 특성을 검사하는 공정으로, 반도체 집적회로 칩에 대한 오픈(Open)이나 쇼트(Short) 등의 상태를 점검하는 공정을 포함한다.
상기 검사 공정은 반도체 집적회로 칩들에 전기적으로 접속되는 프로브 핀(probe pin)들을 구비한 프로브 장치를 이용하여 주로 수행되고 있다. 이는 테스터에 연결된 다수의 프로브 핀을 반도체 집적회로 칩의 해당검사부위에 전기적으로 접촉시켜 전류의 흐름을 감지함으로써 검사를 수행하는 기본 원리에 따른 것이다.
최근, 전자제품이 소형화 및 다기능화됨에 따라, 피검사 기판의 동일 면적 내 입출력 단자의 수는 늘어나고, 회로의 선폭 및 선간폭은 좁아지고 있으며, 피검사 기판의 전기검사를 위한 프로브 핀 또한 미세 피치(Pitch)화가 요구되고 있다.
그러나, 미세회로의 신뢰성 강화를 위해 하나의 입출력 단자에 2개의 프로브 핀이 접촉되어야 하는 4단자 전기검사가 요구되는 현 상황에서, 고집적화된 피검사 기판에 대응하여, 보다 미세 피치화된 프로브 장치를 구현하는 데 한계가 있다.
국내공개특허공보 제2011-0025246호
본 발명의 목적은 미세 피치 제품의 전기검사 대응이 가능한 전기 검사용 지그(Jig) 및 그의 제조 방법을 제공하는데 있다.
상기 발명의 목적은, 복수의 전도성 와이어(wire)가 구비된 전극부; 및 상기 전극부 하부에 장착되되, 상기 전도성 와이어 간의 피치(pitch)를 줄이는 공간 변형기 및 상기 공간 변형기의 하면에 복수의 전도성 포스트(post)가 구비된 헤드부;를 포함하는 전기 검사용 지그가 제공됨에 의해서 달성된다.
이때, 상기 전도성 포스트 간 피치는 상기 전도성 와이어 간 피치보다 작다.
상기 공간 변형기는 절연체 내에 회로 패턴을 구비한 인쇄회로기판으로 형성되고, 상기 회로 패턴은 상기 전도성 와이어 간 피치보다 상기 전도성 포스트 간 피치가 작게 상기 전도성 와이어와 상기 전도성 포스트 각각을 연결할 수 있다.
상기 복수의 전도성 포스트는 서로 높이가 동일하거나, 혹은 서로 높이가 상이할 수 있다.
상기 복수의 전도성 포스트는 피전기검사 기판에 형성된 복수의 입출력 단자 각각의 높이에 대응 가능한 높이 단차를 가질 수 있다.
또한, 상기 발명의 또 다른 목적은, 복수의 전도성 와이어가 구비된 전극부를 준비하는 단계; 및 상기 전극부 하부에, 상기 전도성 와이어의 피치를 줄이는 공간 변형기 및 상기 공간 변형기의 하면에 복수의 전도성 포스트가 구비된 헤드부를 결합하는 단계;를 포함하는 전기 검사용 지그의 제조 방법 이 제공됨에 의해서 달성된다.
이때, 상기 복수의 전도성 포스트는 시드층 형성 공정 및 도금 공정을 이용하여 서로 높이가 동일하거나 혹은 서로 높이가 상이하게 형성될 수 있다.
상기 도금 공정 시, 상기 시드층 형성 영역별 전류의 크기를 다르게 인가하거나, 혹은 상기 시드층 형성 영역별 전류 인가 시간을 달리하여 서로 높이가 상이한 상기 복수의 전도성 포스트를 형성할 수 있다.
본 발명에 따른 전기 검사용 지그는 아래와 같은 효과가 있다.
첫번째, 공간 변형기 도입을 통해 전도성 와이어 간 피치보다 피치가 작은 전도성 포스트를 구현하므로 미세 피치 제품의 전기검사 대응이 가능하다.
두번째, 전극부에 구비된 전도성 와이어의 평균직경은 상대적으로 크게 유지하므로, 저항을 낮춰 신호전달 특성을 향상시킬 수 있다.
세번째, 전도성 포스트가 피검사체의 입출력 단자 높이에 대응 가능한 서로 상이한 높이를 가질 수 있기 때문에, 전기 검사 시 오픈 오버킬(Open overkill) 및 상처 불량을 줄여 내구성을 향상시킬 수 있다.
네번째, 피검사체의 입출력 단자 높이나 제품의 디자인에 따라 헤드부만을 교체하면 되기 때문에 제작비를 절감할 수 있다.
도 1은 본 발명의 실시예에 따른 전기 검사용 지그의 개략적인 단면도이다.
도 2는 도 1에 도시된 전극부 및 헤드부의 확대 단면도이다.
도 3 및 도 4는 도 2의 전도성 포스트의 높이에 따른 다른 일례들을 나타낸 단면도들이다.
도 5는 전기 검사 시, 피검사 기판 상의 입출력 단자와 도 3에 도시된 전도성 포스트의 접촉 상태를 보여주는 도면이다.
도 6은 본 발명의 실시예에 따른 전기 검사용 지그의 제조 방법을 나타낸 순서도이다.
도 7은 본 발명의 실시예에 따른 전기 검사용 지그의 전도성 포스트 제조 방법을 나타낸 순서도이다.
도 8 내지 도 13은 도 7에 따른 전기 검사용 지그의 전도성 포스트 제조 방법이 도시된 공정도로서,
도 8은 공간 변형기의 일면에 관통홀을 포함한 절연층이 형성된 단면도이고,
도 9는 관통홀 및 절연층의 표면을 따라 시드층이 형성된 단면도이고,
도 10은 시드층 상에 관통홀 영역을 오픈시키는 포토레지스트 패턴이 형성된 단면도이고,
도 11은 관통홀을 포함한 노출된 시드층 상에 전도성 도금 패턴이 형성된 단면도이고,
도 12는 전도성 도금 패턴 사이의 포토레지스트 패턴이 제거된 후의 단면도이고,
도 13은 노출된 시드층이 제거되어 전도성 포스트가 형성된 후의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예에 따른 전기 검사용 지그 및 그의 제조 방법에 관하여 상세히 설명하기로 한다.
이하에서, 전기 검사용 지그(도 1의 100)는 인쇄회로기판에서 복수의 회로 패턴이 디자인 설계에 따라 정상적으로 형성되었는지 여부를 확인하기 위한 오픈/쇼트 테스트(Open/Short Test)를 수행하는 전기 검사 장치의 지그를 의미하는 것이다.
도 1은 본 발명의 실시예에 따른 전기 검사용 지그의 개략적인 단면도이고, 도 2는 도 1에 도시된 전극부 및 헤드부의 확대 단면도이고, 도 3 및 도 4는 도 2의 전도성 포스트의 높이에 따른 다른 일례들을 나타낸 단면도들이며, 도 5는 전기 검사 시, 피검사 기판 상의 입출력 단자와 도 3에 도시된 전도성 포스트의 접촉 상태를 보여주는 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 실시예의 전기 검사용 지그(100)는, 본체부(110), 전극부(120) 및 헤드부(130)를 포함하여 구성될 수 있다.
본체부(110)는 전극 플레이트(112)와, 전극 플레이트(112) 내 삽입홀(미도시)에 삽입되어 전기 검사 장치(미도시)로 검출된 신호를 전달하는 전도성 와이어(미도시)를 포함하여 구성될 수 있다.
전극부(120)는 본체부(110) 하부에 장착되며, 전극 플레이트(121) 및 전극 플레이트(121) 내에 구비된 복수의 전도성 와이어(125)를 포함할 수 있다.
전극부(120)는 전극 플레이트(121) 내에, 전극 플레이트(121) 상면에 대해 수직한 방향으로 복수의 삽입홀(123)이 가공되어 있으며, 이 복수의 삽입홀(123) 각각에 본체부(110)의 전도성 와이어와 연결된 전도성 와이어(125)가 삽입될 수 있다.
이러한 전도성 와이어(125)는 전도성 재질, 예컨대 구리(Cu)로 형성될 수 있다. 한편, 전도성 와이어(125)는 전기적 접속을 위한 단부를 제외하고 측면이 절연재(미도시)로 코팅되어 있을 수 있다.
전극부(120)의 미세화를 위해서는, 상대적으로 얇은 전도성 와이어가 필요하지만, 이는 가격이 높고, 지그 자체의 높은 저항으로 인한 신호전달 문제와 전도성 와이어가 얇아 자주 끊어지는 내구성의 단점이 있다.
따라서, 본 실시예는 전도성 와이어(125)의 평균직경은 상대적으로 크게 유지하는 대신 공간 변형기(Space Transformer)를 도입하였으며, 공간 변형기의 구체적인 적용예와 그에 따른 효과 등은 아래에서 후술하기로 한다.
한편, 전도성 와이어(125) 간 피치(pitch)는, 현 삽입홀(123) 가공 시의 한계치인 대략 10㎛일 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 전극부(120)는 복수의 삽입홀(123)을 포함하는 영역의 전극 플레이트(121) 상부에 홈(127)이 추가로 형성될 수 있으며, 이 홈(127) 내부의 전도성 와이어(125)들 사이 또는 전도성 와이어(125)의 외각부에 절연성 고정 부재(129)가 개재되어, 전도성 와이어(125)의 삽입 안정성(고정성)을 향상시킬 수 있다.
도시하지는 않았으나, 절연성 고정 부재(129)는 삽입홀(123) 내 잔류 공간까지 더 충진되어 보다 전도성 와이어(125)의 삽입 안정성을 향상시킬 수 있다.
이러한 절연성 고정 부재(129)는 수지와 같은 절연재로 형성될 수 있으며, 이 외에 통상의 공지된 절연재가 제한 없이 채용될 수 있다.
한편, 전도성 와이어(125)의 개수는 피검사 기판의 입출력 단자의 수에 종속하여 결정됨은 물론이다. 예컨대, 피검사 기판은 반도체 집적회로 칩(IC)들이 형성된 기판일 수 있다.
헤드부(130)는 전극부(120) 하부에 장착되며, 공간 변형기(Space Transformer)(140) 및 공간 변형기(140)의 하면 상에 형성된 복수의 전도성 포스트(150)를 포함한다.
공간 변형기(140)는 피치(pitch)를 변환하는 역할을 하며, 본 실시예에서는 전극부(120)에 구비된 전도성 와이어(125) 간의 피치를 줄인다.
이러한 공간 변형기(140)는 인쇄회로기판(Print Circuit Board; PCB)으로 제작될 수 있으며, 이때, PCB의 절연체(142) 내에 구비된 제1 회로 패턴(144)이 전도성 와이어(125) 간의 피치를 줄이는 역할을 한다. 따라서, 제1 회로 패턴(144)은 일단은 전도성 와이어(125)와 접속되고, 타단은 전도성 포스트(150)와 접속된다.
일례로, PCB 내에 구비된 제1 회로 패턴(144)은 전도성 와이어(125)보다 평균직경이 작고, 적어도 공간 변형기(140)의 중심부를 향하여 절곡된 내절곡부(146)를 포함하면서 전도성 포스트(150)와 접속되는 타단부가 수직 하방을 향하도록 형성될 수 있다.
이러한 구성에 의해, 전도성 포스트(150)와 접속되는 제1 회로 패턴(144)의 하단부 간 피치는 전도성 와이어(125) 간 피치보다 작게 형성되므로, 공간 변형기(140)를 통해 전도성 와이어(125) 간의 피치를 줄일 수 있다.
한편, 도 2에서는 내절곡부(146)를 갖는 제1 회로 패턴(144)을 도시하였으나, 반드시 이에 한정되는 것은 아니며, 전도성 와이어(125) 간의 피치를 줄일 수 있는 한 제1 회로 패턴(144)의 형상은 사선형을 포함하는 등 다양하게 변형될 수 있음은 물론이다.
한편, 복수의 제1 회로 패턴(144)은 복수의 전도성 포스트(150)의 개수에 상응하는 임의의 개수만큼 구성될 수 있다.
제1 회로 패턴(144)의 상대적으로 작은 평균직경으로 인한 전도성 와이어(125)와의 접속성 향상을 위하여, 공간 변형기(140)는 전도성 와이어(125)와 접속되는 제1 회로 패턴(144)의 일단부 각각에 패드로 사용되는 복수의 제2 회로 패턴(148)을 더 포함되어 구성될 수 있다.
제1 회로 패턴(144) 및 제2 회로 패턴(148)은 통상의 전도성 패턴으로 형성될 수 있다.
한편, 절연체(142)는 통상의 PCB용 절연 재질로 형성될 수 있으며, 이와는 달리 제작 과정에서 시간 또는 온·습도 변화에 영향을 덜 받는 저온 동시소성 세라믹(Low temperature co-fired ceramic; LTCC) 재질로 형성될 수도 있다. 후자의 경우, 절연체(142)는, 일례로 알루미나(Al2O3) 분말과 글라스(glass)의 복합 분말로 구성된 세라믹 분말로 형성될 수 있다.
복수의 전도성 포스트(150)는 피검사 기판의 검사 위치, 예컨대 입출력 단자와 접촉되는 외부 접속 수단이다.
복수의 전도성 포스트(150)는 공간 변형기(140)의 하면에 일단부가 제1 회로 패턴(144)과 접속되어, 공간 변형기(140)의 하면으로부터 아래 방향으로 상하 수직하게 형성된다. 이때, 전도성 포스트(150) 간 피치는 전도성 와이어(125) 간 피치보다 작다.
이러한 전도성 포스트(150)는 아래의 전도성 포스트 제조 방법에서 더 구체적으로 설명되겠지만, 시드(seed)를 이용한 도금(plating) 공정, 포토리소그래피(photo-lithography) 공정 및 식각(etching) 공정 등의 조합에 의해 제조되어, 시드층 패턴과 시드층 패턴 상에 적층된 전도성 도금 패턴의 적층막으로 형성될 수 있다. 예컨대, 전도성 포스트(150)의 시드층 패턴 및 전도성 도금 패턴은 구리(Cu) 재질일 수 있다.
또한, 복수의 전도성 포스트(150)는 도 2에 도시된 바와 같이, 서로 동일한 높이를 가지거나, 이와는 달리 도 3 및 도 4에 도시된 바와 같이, 서로 상이한 높이를 가질 수도 있다.
전도성 포스트(150)의 높이, 위치, 개수 등은 피검사 기판의 입출력 단자의 높이, 위치, 개수 등에 종속하여 결정되는 인자들이다.
따라서, 복수의 전도성 포스트(150)가 서로 상이한 높이를 갖음은 원하는 영역에 따라 자유롭게 피검사 기판에 구비된 입출력 단자의 높이에 대응할 수 있는 전도성 포스트(150)를 구현할 수 있음을 의미한다.
즉, 복수의 전도성 포스트(150) 각각의 높이를 A, 복수의 전도성 포스트(150) 각각에 대응되는 피검사 기판에 형성된 복수의 입출력 단자 각각의 높이를 B라고 정의할 때, 각각에 대해 A와 B의 합이 동일한 값을 갖도록 전도성 포스트(150)의 높이가 제어될 수 있다.
이러한 구성에 의해, 도 5에 도시된 바와 같이, 전기 검사 시, 도 3의 복수의 전도성 포스트(150)와 그에 대응되는 피검사 기판(510) 상의 복수의 입출력 단자(520)는 각각의 높이의 합이 동일하도록 서로 접촉될 수 있다.
이 경우, 전도성 포스트(150)가 피검사체(500)의 입출력 단자(520)에 닿지 않아 발생하는 오픈 오버킬(open overkill)과 전도성 포스트(150)가 입출력 단자(520)를 과하게 접촉하여 발생하는 상처 불량을 줄여 피검사체(500)의 내구성을 향상시킬 수 있다.
한편, 도면으로 도시하지는 않았으나, 전도성 포스트(150)들 사이의 공간 변형기(140) 상에는 전도성 포스트(150)보다 높이가 낮은 절연층이 더 형성되어 있을 수 있다.
또한, 도 5에서는 피검사 기판(510)의 일면에 형성된 입출력 단자(520)를 도시하였으나, 입출력 단자(520)는 피검사 기판(510)의 양면에 형성될 수도 있음은 물론이다.
예컨대, 본 실시예의 전기 검사용 지그(100)를 이용하여 양단에 입출력 단자가 구비된 피검사체(미도시)의 전기 검사 방법을 살펴보면 아래와 같다.
먼저, 피검사체의 양면 상에 각 헤드부(130)가 서로 마주보도록 한 쌍의 전기 검사용 지그(100)를 배치하고, 이후 한 쌍의 전기 검사용 지그(100)를 구동시켜 피검사체 양단의 입출력 단자에 전기 검사용 지그(100)의 헤드부(130)에 구비된 전도성 포스트(150)를 접촉시킨 다음 전기적인 신호를 인가한다.
이때에, 전기 검사 장치(미도시)가 전기 신호를 송신하면, 차례로 본체부(110)의 전도성 와이어와 전극부(120)의 전도성 와이어(125)와 공간 변형기(140)의 제1 회로 패턴(144)을 타고 헤드부(130)의 전도성 포스트(150)에 전기 신호가 전송되고, 전도성 포스트(150)에 전송된 전기 신호는 피검사체 양면의 입출력 단자를 타고 피검사체에 전송된다. 이후, 피검사체로부터 전달되는 전기 신호가 전도성 포스트(150)를 통해 공간 변형기(130), 전극부(120) 및 본체부(110)의 각 연결 부재로 순차 전송되어 전기 검사 장치로 수신되며, 검출 결과에 따라 오픈/쇼트 (Open/Short) 등의 불량 여부를 판별하게 된다.
여기서, 오픈 불량은 연결되어야 할 회로가 끊어져 정상적으로 신호 전송이 안되는 불량을 의미하고, 쇼트 불량은 연결되지 말아야 할 회로가 연결되어 신호 전송이 이루어지는 불량을 의미한다.
이때, 피검사체 양단의 입출력 단자에 전류를 인가하고, 입출력 단자 양단의 전압을 측정하여 저항을 계산한 후, 저항이 특정값 이상이면 오픈 불량으로 판정한다.
반면에, 피검사체 양단의 입출력 단자에 전압을 인가하고, 양단의 입출력 단자 사이에 흐르는 전류를 측정하여 저항을 계산한 후, 저항이 특정값 이하이면 쇼트 불량으로 판정한다.
이와 같이 구성된 본 실시예의 전기 검사용 지그는 전도성 와이어의 평균직경은 상대적으로 크게 유지한 채 전도성 와이어 간 피치보다 피치가 작은 전도성 포스트를 갖기 때문에, 저항을 낮춰 신호 전달 특성은 향상시키면서 미세 피치 제품의 전기검사 대응이 가능하다.
또한, 본 실시예의 전기 검사용 지그는 높이가 제어된 전도성 포스트를 구비하여, 피검사체의 입출력 단자 높이가 서로 다르더라도 전도성 포스트와 입출력 단자 간의 접촉 불량과, 전도성 포스트와의 균일한 압력으로의 접촉을 통해 입출력 단자의 손상을 방지할 수 있다.
또한, 본 실시예의 전기 검사용 지그는 피검사체의 입출력 단자 높이나 제품의 디자인에 따라 헤드부만을 교체하면 되기 때문에 제작비를 절감할 수 있다.
즉, 본 실시예에 따르면, 검사 신뢰성을 향상시키고, 전기 검사 장치의 내구성을 향상시킬 수 있다.
이와 같이 구성된 본 실시예의 전기 검사용 지그 및 전기 검사용 지그의 전도성 포스트에 대한 제조방법을 살펴보면 다음과 같다.
본 실시예의 전기 검사용 지그에서 아래의 제조방법은 도 1, 2에 도시된 실시예를 중심으로 설명하며, 도 3, 4에 도시된 실시예와의 제조방법적 차이는 영역별 전도성 포스트의 높이만 다를 뿐 이외의 제조방법은 동일함에 따라 대표적인 제조방법을 중심으로 설명하기로 한다. 또한, 앞서 설명된 도 1, 2의 실시예와 동일한 구성요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 구성요소에 대하여 중복되는 설명은 생략하고, 차이점에 대해서만 설명하기로 한다.
도 7은 본 발명의 실시예에 따른 전기 검사용 지그의 제조 방법을 나타낸 순서도이다.
도 7에 도시된 바와 같이, 도 1, 2의 전기 검사용 지그의 제조 방법은, 복수의 전도성 와이어가 구비된 전극부를 준비하는 단계(S610) 및 공간 변형기의 일면에 복수의 전도성 포스트가 구비된 헤드부를 전극부와 결합하는 단계(S620)를 포함할 수 있다.
전극부 준비 단계(S610)는 전극 플레이트 내 전도성 와이어 삽입 예정 영역에 일정한 크기와 피치를 갖는 삽입홀을 형성한 후, 이 삽입홀에 전도성 와이어를 삽입시킬 수 있다.
전극부 준비 단계(S610)의 전극 플레이트의 상부는 삽입홀을 포함하는 영역에 홈이 형성될 수 있고, 전극부 준비 단계(S610)에서 전도성 와이어 삽입 후에는 홈 내부의 전도성 와이어들 사이 또는 전도성 와이어의 외각부, 나아가 삽입홀에 절연성 고정 부재가 충진될 수 있다.
헤드부와 전극부 결합 단계(S620)는, 공간 변형기의 하면에 전극부의 전도성 와이어 간 피치보다 피치가 작은 복수의 전도성 포스트를 형성하여 헤드부를 구성한 후, 헤드부의 상면이 전극부의 하면과 마주보도록 헤드부와 전극부를 결합시킨다.
헤드부 구성 시, 복수의 전도성 포스트 간의 피치는 전극부의 전도성 와이어 간의 피치보다는 작고, 전도성 포스트와 접속되는 공간 변형기 내 회로 패턴 단부 간의 피치와는 동일하게 형성할 수 있다. 이를 위해, 회로 패턴은 전극부의 전도성 와이어와 접속되는 단부에서보다 전도성 포스트와 접속되는 단부에서의 피치를 작게 구성한다.
또한, 헤드부 구성 시, 복수의 전도성 포스트는 서로 높이가 동일하거나, 혹은 피검사체의 입출력 단자 각각의 높이에 대응 가능하도록 서로 높이가 상이하게 형성할 수 있다.
도 7은 본 발명의 실시예에 따른 전기 검사용 지그의 전도성 포스트 제조 방법을 나타낸 순서도이고, 도 8 내지 도 13은 도 7에 따른 전기 검사용 지그의 전도성 포스트 제조 방법이 도시된 공정도이다.
도 7 및 도 8에 도시된 바와 같이, 본 실시예의 전기 검사용 지그의 전도성 포스트 제조 방법은, 먼저, 공간 변형기(140)의 일면 상에 제1 회로 패턴(144)을 노출시키는 관통홀(165)을 포함한 절연층(160)을 형성한다(S710).
관통홀(165)은 CO2 레이저(laser), YAG 레이저 등의 레이저 드릴링(laser drilling)을 통해 절연층(160)을 가공하여 형성할 수 있다.
다음, 도 7 및 도 9에 도시된 바와 같이, 관통홀(165) 및 절연층(160)의 표면을 따라 관통홀(165)의 일부를 채우는 시드층(152a)을 형성한다(S720).
시드층(152a)은 도전성 재질, 일례로 구리(Cu)로 형성할 수 있다.
다음, 도 7 및 도 10에 도시된 바와 같이, 시드층(152a) 상에 관통홀(165) 영역을 오픈시키는 포토레지스트 패턴(photoresist pattern)(170)을 형성한다(S730).
PR 패턴(170)은 통상의 포토리소그래피(photo-lithography) 공정을 이용하여 형성한다. 일례로, PR 패턴(170)은 스크린인쇄법 또는 스핀 코팅(Spin Coating) 등의 방법을 이용하여 시드층(152a) 상의 전면에 걸쳐 PR 물질을 도포하여 PR막(미도시)을 형성한 후, 기 설계된 마스크를 이용하여 이 PR막을 노광(exposure) 및 현상(develop)을 통해 패터닝하여 형성할 수 있다.
다음, 도 7 및 도 11에 도시된 바와 같이, PR 패턴(170)들 사이의 노출된 시드층(152a) 상에 관통홀(165)을 채우는 전도성 도금 패턴(154)을 형성한다(S740).
전도성 도금 패턴(154)은 도금(plating) 공정, 예컨대 전해도금 또는 무전해 도금 공정을 이용하여 시드층(152a)을 성장시켜 형성할 수 있다.
다음, 도 7 및 도 12에 도시된 바와 같이, 전도성 도금 패턴(154)들 사이의 PR 패턴(도 11의 170 참조)을 제거한다(S750).
제거 공정은 통상의 PR 스트립(strip) 공정을 이용하여 수행할 수 있으며, 이에 따라 전도성 도금 패턴(154)들 사이의 시드층(152a)이 노출된다.
다음, 도 7 및 도 13에 도시된 바와 같이, 도 12의 노출된 시드층(152a)을 제거한다(S760).
도 12의 시드층(152a)의 노출부 제거 공정은 전도성 도금 패턴(154)보다 시드층(152a)에 대한 식각 선택비(또는 식각비)가 높은 에천트(etchant)를 이용한 식각 공정을 통해 실시할 수 있다. 이에 따라, 도 12의 시드층(152a) 노출부가 제거되어 시드층 패턴(152)이 형성된다.
이로써, 시드층 패턴(152)과 시드층 패턴(152) 상에 적층된 전도성 도금 패턴(154)의 적층막으로 이루어진 전도성 포스트(150)가 완성된다.
한편, 도 11의 전도성 도금 패턴 형성 단계(S740)에서 시드층(152a) 형성 영역별 전류값을 다르게 인가하거나, 혹은 전류 인가 시간을 달리하여 영역별 전도성 도금 패턴(154)의 높이를 조절함으로써, 도 3, 4에 도시된 서로 높이가 상이한 복수의 전도성 포스트(150)를 구현할 수 있다.
즉, 전도성 도금 패턴(154) 형성 시, 전류의 크기와 시간을 달리하면 높이가 다른 전도성 포스트(150)를 얻을 수 있다.
이러한 제조 공정에 의해, 피검사체의 입출력 단자의 높이 단차에 대응 가능한 전도성 포스트를 구현하여, 전기 검사 시 오픈 오버킬과 상처 불량을 방지할 수 있는 전기 검사용 지그를 제작할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 전기 검사용 지그 110 : 본체부
112, 121 : 전극 플레이트 120 : 전극부
123 : 삽입홀 125 : 전도성 와이어
127 : 홈 129 : 절연성 고정 부재
130 : 헤드부 140 : 공간 변형기
142 : 절연체 144 : 제1 회로 패턴
148 : 제2 회로 패턴 150 : 전도성 포스트
152a : 시드층 154 : 전도성 도금 패턴
160 : 절연층 165 : 관통홀
170 : 포토레지스트 패턴

Claims (12)

  1. 복수의 전도성 와이어(wire)가 구비된 전극부; 및
    상기 전극부 하부에 장착되되, 복수의 회로 패턴을 포함하여 상기 복수의 전도성 와이어 간의 피치(pitch)를 줄이는 공간 변형기, 및 상기 공간 변형기의 하면에 복수의 전도성 포스트(post)가 구비된 헤드부; 를 포함하고,
    상기 복수의 전도성 포스트 각각은, 상기 공간 변형기의 상기 복수의 회로 패턴에 접하는 시드층 패턴 및 상기 시드층 패턴에 배치된 전도성 도금 패턴을 가지는,
    전기 검사용 지그.
  2. 제1항에 있어서,
    상기 복수의 전도성 포스트 간 피치는
    상기 복수의 전도성 와이어 간 피치보다 작은 전기 검사용 지그.
  3. 제2항에 있어서,
    상기 공간 변형기는
    절연체 내에 상기 복수의 회로 패턴을 구비한 인쇄회로기판으로 형성되고,
    상기 복수의 회로 패턴은 상기 복수의 전도성 와이어 간 피치보다 상기 복수의 전도성 포스트 간 피치가 작게 상기 복수의 전도성 와이어와 상기 복수의 전도성 포스트 각각을 연결하는 전기 검사용 지그.
  4. 제3항에 있어서,
    상기 절연체는
    저온 동시 소성 세라믹(LTCC) 재질로 형성되는 전기 검사용 지그.
  5. 제1항에 있어서,
    상기 복수의 전도성 포스트는
    서로 높이가 동일한 전기 검사용 지그.
  6. 제1항에 있어서,
    상기 복수의 전도성 포스트는
    서로 높이가 상이한 전기 검사용 지그.
  7. 제6항에 있어서,
    상기 복수의 전도성 포스트 각각의 높이를 A, 상기 복수의 전도성 포스트 각각에 대응되는 피검사 기판에 형성된 복수의 입출력 단자 각각의 높이를 B로 정의할 때,
    각각의 상기 A와 상기 B의 합은 동일한 값을 가지는 전기 검사용 지그.
  8. 삭제
  9. 복수의 전도성 와이어가 구비된 전극부를 준비하는 단계; 및
    상기 전극부 하부에, 복수의 회로 패턴을 포함하여 상기 복수의 전도성 와이어의 피치를 줄이는 공간 변형기 및 상기 공간 변형기의 하면에 복수의 전도성 포스트가 구비된 헤드부를 결합하는 단계;를 포함하고,
    상기 복수의 전도성 포스트는, 상기 복수의 회로패턴과 접하는 시드층을 형성하는 공정과, 상기 시드층에 도금을 수행하는 공정을 이용하여 형성되는 전기 검사용 지그의 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 전도성 포스트는
    서로 높이가 동일하거나 혹은 서로 높이가 상이하게 형성되는 전기 검사용 지그의 제조 방법.
  11. 제10항에 있어서,
    상기 도금 공정 시,
    상기 시드층 형성 영역별 전류의 크기를 다르게 인가하여 상기 서로 높이가 상이한 복수의 전도성 포스트를 형성하는 전기 검사용 지그의 제조 방법.
  12. 제10항에 있어서,
    상기 도금 공정 시,
    상기 시드층 형성 영역별 전류 인가 시간을 달리하여 상기 서로 높이가 상이한 복수의 전도성 포스트를 형성하는 전기 검사용 지그의 제조 방법.
KR1020150037960A 2015-03-19 2015-03-19 전기 검사용 지그 및 그의 제조 방법 KR102276512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150037960A KR102276512B1 (ko) 2015-03-19 2015-03-19 전기 검사용 지그 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150037960A KR102276512B1 (ko) 2015-03-19 2015-03-19 전기 검사용 지그 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160112346A KR20160112346A (ko) 2016-09-28
KR102276512B1 true KR102276512B1 (ko) 2021-07-14

Family

ID=57101525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150037960A KR102276512B1 (ko) 2015-03-19 2015-03-19 전기 검사용 지그 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102276512B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7101457B2 (ja) * 2017-04-13 2022-07-15 株式会社日本マイクロニクス 電気的接続装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002116224A (ja) 2000-08-24 2002-04-19 Texas Instruments Inc 多重チッププローブおよび汎用テスター接点組み合わせ部材およびその製造方法
KR101363368B1 (ko) 2012-09-04 2014-02-25 주식회사 에스피에스테크 인쇄회로기판 검사장치
KR101455540B1 (ko) * 2013-10-07 2014-11-04 주식회사 세디콘 프로브 카드

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473430B1 (ko) * 2002-07-04 2005-03-10 주식회사 파이컴 수직형 프로브 카드
KR100906497B1 (ko) * 2007-05-30 2009-07-08 (주)엠투엔 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
KR101051136B1 (ko) * 2008-11-28 2011-07-21 윌테크놀러지(주) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
KR101033400B1 (ko) * 2009-06-05 2011-05-09 남주한 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
KR20110025246A (ko) 2009-09-04 2011-03-10 하상운 반도체 디바이스 테스트용 프로브 카드
KR101280419B1 (ko) * 2011-08-17 2013-06-28 (주)기가레인 프로브카드
KR20130072396A (ko) * 2011-12-22 2013-07-02 윌테크놀러지(주) 프로브 카드용 공간변환기 및 프로브 카드용 공간변환기의 제조방법
KR20140134287A (ko) * 2012-03-07 2014-11-21 주식회사 아도반테스토 전자 프로브 어셈블리의 공간 변환기로의 트랜스퍼

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002116224A (ja) 2000-08-24 2002-04-19 Texas Instruments Inc 多重チッププローブおよび汎用テスター接点組み合わせ部材およびその製造方法
KR101363368B1 (ko) 2012-09-04 2014-02-25 주식회사 에스피에스테크 인쇄회로기판 검사장치
KR101455540B1 (ko) * 2013-10-07 2014-11-04 주식회사 세디콘 프로브 카드

Also Published As

Publication number Publication date
KR20160112346A (ko) 2016-09-28

Similar Documents

Publication Publication Date Title
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
JP4171513B2 (ja) コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、及び、試験装置
KR100733945B1 (ko) 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
JP6246507B2 (ja) プローブカード及びその製造方法
US20080157792A1 (en) Probe Card and Method of Manufacturing the Same
JP4343256B1 (ja) 半導体装置の製造方法
JP2007171140A (ja) プローブカード、インターポーザおよびインターポーザの製造方法
JP2004347591A (ja) 集積回路用プローブ・カード
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
KR101112749B1 (ko) 반도체 디바이스 테스트 소켓 및 그 제조 방법
JP4960854B2 (ja) 電子部品検査装置用配線基板
JP2006275579A (ja) 検査基板および検査装置
KR20080105346A (ko) 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
TWM553422U (zh) 用於晶圓量測之垂直式探針卡與探針頭
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
KR20140020627A (ko) 전기 검사용 지그의 제조방법
KR20090079273A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
JP5764897B2 (ja) 半導体パッケージ基板の検査方法
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP4492976B2 (ja) 半導体装置
JP5164543B2 (ja) プローブカードの製造方法
KR20090030442A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant