JP5764897B2 - 半導体パッケージ基板の検査方法 - Google Patents

Description

本発明は、半導体パッケージ基板の検査方法に関し、特に、受動部品が実装されたフリップチップＢＧＡパッケージ用の半導体パッケージ基板の検査方法に関する。

半導体装置の製造プロセスの技術向上により、半導体チップの高機能化、高集積化が進み、半導体装置のピン数も増加の一途を辿っている。これに対応するため、フリップチッププロセスを利用した半導体パッケージが開発されている。フリップチッププロセスは、半導体チップの素子形成面全体に外部との電気的接続のための電極を配置することができるため、多ピン化に対応することができ、現在多くの半導体装置に採用されている。

また、多ピン化の一方で、半導体装置の高速化、低電圧化も進んでおり、わずかな電源ノイズが半導体回路の誤動作につながるケースが増えている。それを防止するには電源とグラウンドの間にコンデンサを挿入することが効果的であることが知られており、半導体パッケージを実装するプリント基板には多数のコンデンサが同時に実装されることが多い。

電源ノイズによる誤動作防止を目的としたコンデンサは、一般に半導体チップの電源端子と物理的に近い距離に実装することが効果的であることが知られている。このため、フリップチップＢＧＡ（Flip Chip Ball Grid Array）パッケージにおいては、図５に示すように、フリップチップＢＧＡパッケージ用基板１に直接コンデンサ１３を実装するケースが増えている。

ここで、フリップチップＢＧＡパッケージ用基板１の電気検査に関して説明する。フリップチップＢＧＡパッケージ用基板１には、配線のオープン不良やショート不良を取り除くため、通常出荷前に電気検査が行われる。オープン不良を検出するための検査(以後、導通検査と呼ぶ)では、同一配線の両端にプロービングを行い、配線の抵抗値を測定し、決められたしきい値より高い抵抗値を示すものが不良として取り除かれる。ショート不良を検出するための検査(以後、絶縁検査と呼ぶ)では、互いに導通していない配線にプロービングを行い、抵抗値を測定し、決められたしきい値より低い抵抗値を示すものが不良として取り除かれる。絶縁検査においては配線間の絶縁性を保証するため、実使用電圧よりも高い電圧が印加される場合もある。すなわち、本明細書でいう「電気検査」とは、「導通検査」と「絶縁検査」とを含む概念とする。

特許第３９４４８０２号公報

絶縁検査においては、コンデンサの耐電圧（コンデンサが破壊しない最高電圧）を越える電圧が印加される場合があり、フリップチップＢＧＡパッケージ用基板の電気検査における問題となっている。つまり、コンデンサの実装後にフリップチップＢＧＡパッケージ用基板を出荷する場合、コンデンサ実装後に電気検査を行うとコンデンサを破壊してしまうため、コンデンサ実装前に電気検査を行わなければならない。

しかしながら、このような場合、コンデンサ実装時に発生するオープン不良やショート不良を取り除くためコンデンサ実装後に再度電気検査を行わなければならず、電気検査工程が長く複雑になってしまう。さらに、コンデンサ実装後はコンデンサを破壊しないようにコンデンサの耐電圧以下の低い電圧で検査を行う必要があり、フリップチップＢＧＡパッケージ用基板絶縁性を十分に保証することができなかった。

図６は、コンデンサ１３実装後のフリップチップＢＧＡパッケージ基板１の電気検査の様子を示した図である。フリップチップＢＧＡパッケージ基板１の上面には上側電極３、下面には下側電極としてのパッド１０が設けられている。上側電極としての半導体チップ接続用金属バンプ３に対しては上側検査プローブ１１、パッド１０に対しては下側検査プローブ１２が接触され、電気検査が行われる。上側検査プローブ１１、下側検査プローブ１２は図示しない電気検査装置に接続され、必要な電圧または電流が印加されて抵抗値が測定される。ここで、下側検査プローブ１２Ａ、１２Ｂはコンデンサ１３に接続されているため、下側検査プローブ１２Ａ−１２Ｂ間の絶縁を保証するため高電圧を印加して絶縁検査を行うと、コンデンサ１３が破壊される可能性がある。

本発明は、上記した点に鑑みてなされたものであって、半導体パッケージ用基板のコンデンサ等の受動部品実装後の電気検査において、受動部品を破壊することなく、検査工程を追加せず、しかも絶縁性を保証できる半導体パッケージ基板の検査方法を提供することを目的とする。

本発明の半導体パッケージ基板の検査方法は、半導体パッケージ基板の検査方法であって、前記半導体パッケージ基板上に受動部品を実装するための１対の電極のうち、少なくとも一方の電極へ接続する金属配線の一部が電気検査用プローブとの接触のため絶縁部材から露出され、当該露出されている部分が前記受動部品と電気的に導通する第１の領域と、前記受動部品と電気的に導通せず、前記半導体パッケージ基板の絶縁試験に使用される第２の領域とに分離されていて、前記第１の領域に電気検査用プローブを接触させて前記受動部品の耐電圧以下の電圧を加えると共に、前記第２の領域に前記電気検査用プローブと異なる他の電気検査用プローブを接触させて前記耐電圧よりも高い電圧を印加して電気検査を行うことを特徴とする。

以上説明した本発明によれば、受動部品を実装するための１対の電極のうち、少なくとも一方の電極へ接続する配線を、電気検査用プローブを接触させるため絶縁部材から露出させ、露出部分を第１の領域と第２の領域に分離し、それぞれの領域に電気検査用プローブを接触させて異なる電圧を印加して電気検査を行うため、半導体パッケージ用基板のコンデンサ等受動部品の実装後の電気検査において、受動部品を破壊することなく、検査工程を追加せず、しかも絶縁性を保証できる半導体パッケージ基板の検査方法を提供することができる。

本発明の一実施形態を説明するための図である。 本発明の一実施形態の半導体パッケージ基板の製造方法のうち、工程（ａ）〜（ｄ）を説明するための図である。 本発明の一実施形態の半導体パッケージ基板の製造方法のうち、工程（ｅ）〜（ｈ）を説明するための図である。 本発明の一実施形態の半導体パッケージ基板の製造方法のうち、工程（ｉ）〜（ｌ）を説明するための図である。 本発明の半導体パッケージの検査方法の一実施例を説明するための図である。 本発明の半導体パッケージの検査方法の一実施例を説明するための他の図である。 フリップチップＢＧＡパッケージ用基板に直接コンデンサを実装した状態を示した図である。 コンデンサ実装後のフリップチップＢＧＡパッケージ基板の電気検査の様子を示した図である。

以下、本発明の一実施形態を説明する。
（半導体パッケージ基板）
図１は、本発明の一実施形態を説明するための図である。図１に示した半導体パッケージ基板は、フリップチップＢＧＡパッケージ用基板１として構成されている。フリップチップＢＧＡパッケージ用基板１は、絶縁基板を用いて構成されている。本実施形態では、絶縁基板絶縁性基板２１が、絶縁層９、絶縁層９の上面に設けられた絶縁層７、絶縁層９の下面に設けられた絶縁層７’絶縁層７上のソルダーレジスト層４、絶縁層７’下のソルダーレジスト層４’を含むものとする。

絶縁層９にはスルーホール８が形成されていて、スルーホール８内の導線の両端は金属配線５と接続されている。スルーホール８の図中上端の金属配線５は、絶縁層７内に設けられたビア６によってソルダーレジスト層４内の金属配線５と接続される。なお、スルーホール８及びビア６の内部には、導電層を有する材料が挿入されているものとする。フリップチップＢＧＡパッケージ用基板１上面にはコンデンサ１３、半導体チップ接続用金属バンプ３が設けられている。

また、スルーホール８の図中下端の金属配線５は、絶縁層７’内に設けられたビア６によってフリップチップＢＧＡパッケージ用基板１下面の金属配線に接続される。本実施形態では、フリップチップＢＧＡパッケージ用基板１下面の金属配線の一部がソルダーレジスト層４’から露出されていて、露出部分が後に図示する金属バンプと接続されるパッド部１０となる。

本実施形態では、複数のパッド部１０のうちの一部が、図１に示したように２つのパッド部１０ａ、１０ｂに分離されている（以下、パッド部１０ａ、１０ｂをまとめてパッド部１０と記す場合もある）。これにより、パッド部１０はコンデンサ１３と電気的に導通するパッド部１０ａと導通しないパッド部１０ｂとに分かれるため、コンデンサ１３と接続しないパッド部１０ｂに対しては高電圧を印加した検査を行ってフリップチップＢＧＡパッケージ用基板１の絶縁性を保証することができる。また、コンデンサ１３と接続するパッド部１０ａに対しては低電圧を印加した検査のみ行って、コンデンサ１３の破壊を防止することができる。

また、以上説明した本発明によれば、コンデンサ実装後に絶縁検査を行う場合でもコンデンサへ接続する配線には高電圧を印加せずに検査を行うことができ、コンデンサを破壊せず絶縁性の保証が可能となる。さらに、その後の工程で露出部分に金属バンプを形成することで分離した領域を再び短絡させるため、コンデンサの実装後に絶縁検査を行う場合でもコンデンサに接続される配線には高電圧を印加せずに検査を行うことができ、何ら工程を増やすことなく、コンデンサを破壊せず絶縁性の保証が可能となる。

（製造方法）
また、本実施形態の半導体パッケージ基板の製造方法は、絶縁性基板２１の一の面に受動部品であるコンデンサ１３を設置する工程と、コンデンサ１３を実装するための１対の金属バンプ１５’のうち、少なくとも一方の金属バンプ１５’へ接続される金属配線５の一部を、電気検査用プローブと接触させるために絶縁性基板２１表面のソルダーレジスト４’から露出させ、露出部分をコンデンサ１３と電気的に導通するパッド部１０ａと、コンデンサ１３と電気的に導通しないバッド部１０ｂとに分離する工程と、パッド部１０ａ、１０ｂのそれぞれに検査用プローブを接触させて電気検査を行う工程と、電気検査を行う工程の後、パッド部１０ａ、１０ｂにまたがって金属バンプ１５を形成することにより、分離されたパッド部１０ａ、１０ｂを再び短絡させる工程とを含んでいる。

パッド部１０の分離は、通常の配線形成工程においてなされ、本実施形態のために特別の工程を設ける必要はない。また、金属配線５の材料には銅等が用いられ、金属配線５の一部であるパッド部１０、１０ａ、１０ｂのパターン形成にはフォトリソグラフィ等のプロセスが用いられる。
図２−１〜２−３に示した（ａ）〜（ｌ）は、本実施形態の半導体パッケージ基板の製造方法を説明するための図である。なお、ここで説明する半導体パッケージ基板の製造方法は、一般的なビルドアップ工法を例にあげたものである。

本実施形態の半導体パッケージ基板の製造方法では、図２−１（ａ）に示すように、絶縁層９（本実施形態では樹脂基板とする）に銅箔５０が形成されたコア基板２６が用いられる。コア基板２６には、図２−１（ｂ）に示すように、ドリルを用いてスルーホール８が形成される。スルーホール８には無電解銅めっきが施され、図２−１（ｃ）に示すように、スルーホール８の内表面に銅箔２５が形成される。これによって、スルーホール８は、コア基板の表裏面で導通する。

次に、本実施形態では、図２−１（ｄ）に示すように、スルーホール８がスクリーン印刷等によって樹脂２７により埋め込まれる。スルーホール８の埋め込み後、図２−２（ｅ）に示すように、銅箔５０がパターニングされて金属配線５になる。金属配線５が形成されたコア基板２６の両面には、さらに、シート状の絶縁樹脂が積層されて絶縁層７、７’が形成される。絶縁層７、７’には、図２−２（ｆ）に示すように、ビア６が形成される。絶縁樹脂の積層には真空ラミネート法等が用いられ、ビア６の形成にはＣＯ₂またはＵＶ−ＹＡＧ等のレーザが用いられる。
ビア６の形成後、図２−２（ｇ）に示すように、コア基板２６には、両面に無電解銅メッキが施される。無電解メッキにより、コア基板２６の両面には銅箔５０が形成される。このとき、無電解メッキにビアのフィルド性が高いものを用いることにより、ビア６内部への銅の埋め込みを同時に行うことが一般的である。

次に、本実施形態では、図２−２（ｈ）に示すように、銅箔５０がフォトリソグラフィによってパターニングされる。銅箔５０のパターニングにより、金属配線５が形成される。金属配線５の一部は、後に金属バンプと接続されるパッド部となる。また、このパターニングにおいて、本実施形態では、金属配線５の必要な個所が金属配線５ａ、５ｂに分離される。さらに、本実施形態では、図２−３（ｉ）に示すように、コア基板２６の両面にソルダーレジスト層を形成して露光、現像し、金属配線５の必要な個所を絶縁するソルダーレジスト４、４’を形成する。ソルダーレジスト４、４’の形成により、金属配線５のうちのソルダーレジスト４、４’から露出している部分がパッド部１０となる。金属配線５の一部が金属配線５ａ、５ｂに分離されていることにより、パッド部１０の一部は、パッド部１０ａ、１０ｂに分離される。

ソルダーレジスト層を形成するソルダーレジスト材料には、シート状または液状のものが用いられる。液状のソルダーレジスト材料は、ロールコート法によって塗布されてソルダーレジスト層を形成する。また、シート状のソルダーレジスト材料は、真空ラミネート法によってソルダーレジスト層を形成する。ソルダーレジスト材料に感光性を有する材料を用いれば、ソルダーレジスト層を直接露光、現像することによってパッドのパターンが形成される。

次に、本実施形態では、図２−３（ｊ）に示すように、コア基板２６上面のパッド部１０に半導体チップ接続用金属バンプ３が形成される。半導体チップ接続用金属バンプ３の形成は、スクリーン印刷法等によるはんだペーストの塗布、リフローによって行われる。また、コア基板２６上面のパッド部１０に、金属バンプ１５’が形成され、図２−３（ｋ）のように、一対の金属バンプ１５’を介してコンデンサ１３が実装される。さらに、コア基板２６の下面のパッド部１０（１０ａ、１０ｂ）には、金属バンプ１５が形成される。金属バンプ１５の形成は、パッド部１０にフラックスを塗布し、その後はんだボールを搭載してリフローすることによって行われる。なお、このとき、コンデンサ１３の検査用に設けられたパッド部１０についても、全く同じ工程によって金属バンプ１５が形成される。

（検査方法）
次に、本発明の半導体パッケージの検査方法に係る実施例を説明する。図３は、本実施例のフリップチップＢＧＡパッケージ用基板１にコンデンサを実装した後に電気検査を行う場合の様子を示した模式図である。なお、図３において、図１に示した部材あるいは構成と同様の部材等については同様の符号を付して示し、説明を一部略するものとする。
図３に示したパッド部１０は、２つの領域１０ａ、１０ｂに分離されていて、２つの領域１０ａ、１０ｂのそれぞれに下側検査プローブ１２に含まれる検査用プローブＢ−１、Ｂ−２が接触されている。検査用プローブＢ−２はコンデンサ１３に接続されていないため、検査用プローブＢ−２に高電圧を印加し、フリップチップＢＧＡパッケージ用基板１の絶縁検査を行うことができる。

一方、検査用プローブＢ−１はコンデンサ１３に接続されているため、検査用プローブＢ−１にコンデンサの耐電圧以下の電圧を印加して絶縁検査が行われる。ここで、パッド部１０からコンデンサ１３の電極までの距離を可能な限り短くすることによって高電圧を印加できないことによる絶縁性保証に対するリスクを大きく低減することができる。
なお、パッド部１０の分離は、前記したように、通常の配線形成工程においてなされ、本実施例のために特別の工程を設ける必要はない。また、金属配線５の材料には銅等が用いられ、金属配線５のパターン形成にはフォトリソグラフィ等の工法が用いられる。検査用プローブＢ−１、Ｂ−２には図示しない電気検査装置に接続され、必要な電圧または電流が印加されて抵抗値測定が行われる。

コンデンサ１３は、電源−グラウンド間に挿入される電源ノイズ対策用のコンデンサとして設けられる部材である。このため、コンデンサ１３としては、大容量タイプの高誘電率系コンデンサが用いられる。高誘電率系コンデンサは一般に耐電圧が低く、１０数ボルト程度のものも市販されている。一方、フリップチップＢＧＡパッケージ用基板の絶縁検査は１００〜２００Ｖを印加して行う場合があり、高誘電率系コンデンサの耐電圧を越えることがある。

図４は、図３に示したフリップチップＢＧＡパッケージ用基板１に金属バンプを形成した状態を示した図である。本実施例によれば、パッド部１０ａと１０ｂとに分離された金属配線５がパッド部１０ａと１０ｂとにまたがって形成された金属バンプ１５によって電気的に短絡し、図６に示した従来の半導体パッケージ基板の状態と電気的に等価となっている。金属バンプ１５は、はんだボール搭載法等によるはんだバンプ形成等、一般に行われている工法により形成することができるので、何ら特殊な工法を用いる必要はない。

さらに、金属バンプ１５の形成は、フリップチップＢＧＡパッケージの製造では必須の工程であり、本実施例によれば、パッド部を分離するために工程を増やす必要はない。なお、本実施例においてコンデンサとした部分に関しては、抵抗素子、インダクタ等、コンデンサ以外の受動部品であっても、このような受動部品に高電圧が印加されることを防ぐという、同様の効果を得ることができる。

本発明は、半導体装置に関し、特にコンデンサを実装したフリップチップパッケージ用基板に関する。

１…フリップチップＢＧＡパッケージ用基板、３…半導体チップ接続用金属バンプ、４，４’…ソルダーレジスト、５…金属配線、６…ビア、７，９，７’…絶縁層、８…スルーホール、１０，１０ａ，１０ｂ…パッド部、１１…上側検査プローブ、１２…下側検査プローブ、１３…コンデンサ、１５，１５’…金属バンプ、２１…絶縁性基板

Claims (1)

1. 半導体パッケージ基板の検査方法であって、
   前記半導体パッケージ基板上に受動部品を実装するための１対の電極のうち、少なくとも一方の電極へ接続する金属配線の一部が電気検査用プローブとの接触のため絶縁部材から露出され、当該露出されている部分が前記受動部品と電気的に導通する第１の領域と、前記受動部品と電気的に導通せず、前記半導体パッケージ基板の絶縁試験に使用される第２の領域とに分離されていて、
   前記第１の領域に電気検査用プローブを接触させて前記受動部品の耐電圧以下の電圧を加えると共に、前記第２の領域に前記電気検査用プローブと異なる他の電気検査用プローブを接触させて前記耐電圧よりも高い電圧を印加して電気検査を行うことを特徴とする、半導体パッケージ基板の検査方法。

Images