JP5776230B2 - フリップチップパッケージ用基板の電気検査方法 - Google Patents

Description

本発明は半導体パッケージ基板の電気検査に関し、特にフリップチップパッケージ用基板の電気検査方法に関する。

半導体製造プロセスの技術向上により半導体チップは高機能化・高集積化が進み、ピン数も増加の一途を辿っている。これに対応するため図１に示すようなフリップチッププロセスを利用した半導体パッケージ、すなわちフリップチップパッケージが開発されている。フリップチッププロセスは半導体チップの素子形成面全体に外部との電気的接続のための電極を配置することができるため多ピン化に適しており、現在多くの半導体製品に採用されている。

フリップチップパッケージに用いられる、半導体チップを搭載するための基板（以降、「パッケージ基板」と呼ぶ）についてもさらなる多ピン化が進められており、特に半導体チップとの接続部であるバンプ電極については多ピン化とともに微細化及び狭ピッチ化も進められている。それに伴いパッケージ基板の電気検査において、いくつかの問題が顕在化している。
ここでパッケージ基板の電気検査について図２及び図３を用いて説明する。

図２はパッケージ基板が出荷される際の形態の一例であり、半導体チップ１は搭載されておらず、外部接続用バンプ電極４も形成されていない。パッケージ基板はこの状態で電気検査が実施され、導通及び絶縁の電気的特性が保証され出荷される。電気検査を行うためには半導体チップ接続用バンプ電極２及び電極５に図３に示すような検査治具のプローブ７およびプローブ８を接触させ、プローブ７およびプローブ８に接続した検査機(図示しない)によって導通及び絶縁を判定する必要がある。従ってプローブ７およびプローブ８についても、パッケージ基板の微細化に伴いより細いものが使用されるようになってきている。特に半導体チップとの接続に使用する半導体チップ接続用バンプ電極２は、現在では直径が１００μｍ以下のものもあり、このようなバンプに接触させるためには、プローブ７の直径も１００μｍ以下の微細なものでなければならない。
しかしプローブ７は細いものほど製造が難しく高度な技術を要するため価格が高くなり、プローブ費用の高額化が問題となっている。

図３はパッケージ基板の電気検査に用いる検査治具のプローブ部分を拡大した図である。このような検査治具を用いる場合、バンプ側の微細プローブ用電気検査治具６に使用する微細プローブ７はバンプの数に応じて数百本から数千本が必要となるため、プローブ費用が非常に高額となる。

また微細化に伴い４端子導通検査でも問題が顕在化している。４端子導通検査は微小な抵抗値を測定するための測定法であるが、パッケージ基板の電気検査においては導通検査において高度な信頼性を保証するための検査手法として利用されている。４端子導通検査では １つの電極に２本のプローブを接触させる必要がある。図２に示すようなパッケージ基板の半導体チップ接続用バンプ電極２に対しても２本のプローブを接触させなければならないが、バンプの微細化によりプローブを２本同時にバンプに接触させることが難しくなり、プローブがバンプからはみ出してしまうという問題が発生している。プローブがバンプからはみ出すとプローブとバンプの接触が確保できなくなり、安定した検査が実施できないという不具合が発生する。

このような問題を解決するための手段として、特許文献１で開示された発明が利用できる。この発明を用いれば、電気検査において異方導電性シートをパッケージ基板の電極に接触させることで導通・絶縁検査を行うことができる。これにより高価なプローブを使用する必要がなくなるため、電気検査のコストを低減することができる。しかしこのようなシート状導電膜は弾性を持ったゴムのような高分子物質であるため、異物が付着すると取り除くことが難しく、それにより検査でオープン不良を発生させ問題となる場合があった。また構造上４端子検査に対応できないという問題もあった。

特開２００８−８２９８３号公報

本発明は以上のような背景を鑑みてなされたものであり、微細化したパッケージ基板の電気検査において微細なプローブを使用せず、コスト低減が可能な電気検査方法及び製造方法の提供を課題とする。

上記の課題を解決するための手段として、請求項１の発明は半導体チップを接続する面の最外層の電極と半導体チップを接続しない面の最外層の電極が形成された段階のフリップチップパッケージ用基板の電気検査方法であって、
少なくとも前記フリップチップパッケージ用基板の半導体チップとの接続を行う面に金属層を形成する工程と、導通検査工程とからなり、
金属層を形成する前記工程が、半導体チップとの接続を行う前記面にレジストを形成すると共に、レジストに開口を形成して半導体チップを接続する面の最外層の電極を露出させ、このレジスト及び開口を覆って金属層を形成することにより、これら電極をショート
させる工程であり、
前記導通検査工程は、前記金属層の任意の位置にプローブを当て、同時に半導体チップを接続しない面の電極にプローブを当てて導通検査を実施することを特徴とするフリップチップパッケージ用基板の電気検査方法である。

また請求項２の発明は、前記導通検査を実施した後、フリップチップパッケージ用基板の半導体チップとの接続を行う面に形成した金属層を除去する工程と、半導体チップとの接続を行う面に半導体チップ接続用バンプ電極を形成する工程と、絶縁検査工程とからなり、
前記絶縁検査工程は、半導体チップを接続しない面の電極にプローブを当てて絶縁検査を実施することを特徴とする請求項１に記載のフリップチップパッケージ用基板の電気検査方法である。

本発明によれば、フリップチップパッケージ用基板において、最外層の電極群を露出させ、半導体チップとの接続を行う面に金属層を形成し前記電極群をショートさせ、前記金属層にプローブを当て、同時に半導体チップと接続しない面の電極群にもプローブを当てて表裏の導通検査を行う。そのため半導体チップとの接続面に使用するプローブは微細なバンプに接触させる必要がないため安価な太いプローブを使用することができ、さらに半導体チップとの接続面の電極は金属層によって全てショートしているためプローブの本数も１本で良いため、検査コストの大幅な削減となる。また本発明によれば４端子導通検査を行う場合においても微細なバンプにプローブを２本同時に接触させる必要がないため、安定した検査が実施できる。

さらに本発明によれば、前記導通検査を行った後に前記金属層を除去し、半導体チップと接続しない面の電極にプローブを当てることで絶縁検査を行うため、微細なプローブを必要とせず絶縁検査を実施できる。

フリップチップパッケージの一例を示す断面図 フリップチップパッケージ用基板の一例を示す断面図 フリップチップパッケージ用電気検査治具の一例を示す断面図 本発明の実施形態の一例を示す断面図 本発明の実施形態の一例を示す断面図 本発明の実施形態の一例を示す断面図 本発明の実施例１を説明する断面図 本発明の実施例２を説明する断面図

図４から図６に本発明の実施形態の例を示す。
図４はパッケージ基板３に最外層のはんだレジスト１０を形成後、はんだレジスト開口１８及び１９を形成し電極５及び電極１７を露出させ、半導体チップ１との接続を行う面に金属層１６を形成し、おのおのの電極１７をショートさせた状態である。これに導通検査を行うためプローブ８を電極５及び金属層１６に接触させている。プローブ８は微細プローブ用電気検査治具６及び電気検査治具９に固定され、図示しない検査装置に接続される。従来技術では半導体チップ接続面には電極１７上に図２で示すような半導体チップ接続用バンプ電極２を形成後、図３で示すような微細プローブ７を用いてそれぞれの被検査バンプに接触させた上で導通検査を行う必要があったが、本発明によれば半導体チップ接続面のプローブは微細なバンプに接触させる必要がないため安価な太いプローブを使用することができ、さらにプローブは１本あれば導通検査が可能であるため検査コストの大幅な削減が可能になる。

図５は本発明で４端子導通検査を行う場合の実施形態の例である。図５はパッケージ基板３に最外層のはんだレジスト１０を形成後、はんだレジスト開口１８及び１９を形成し、電極５及び１７を露出させ、半導体チップとの接続を行う面に金属層１６を形成しおのおのの電極１７をショートさせた状態である。これに４端子導通検査を行うためプローブ８を電極５及び金属層１６に接触させている。プローブ８は微細プローブ用電気検査治具６及び電気検査治具９に固定されている。従来技術では電極１７上に図２で示すような半導体チップ接続用バンプ電極２を形成し、微細プローブを用いてそれぞれの被検査バンプに２本のプローブを接触させた上で４端子導通検査を行う必要があったが、本発明によれば微細なバンプにプローブを接触させる必要がないため安定して４端子導通検査を行うことができる。

図６は本発明で絶縁検査を行う場合の実施形態の例である。図６は図４または図５で示す導通検査の後、金属層１６を除去し、電極バンプ２１を形成した状態である。これに絶縁検査を行うためプローブ８を電極５に接触させている。これによって絶縁検査においても微細なプローブを使用せずに実施できる。

＜実施例１＞
本発明の第１の実施例を図７を用いて説明する。

図７（ａ）はパッケージ基板に最外層のはんだレジスト１０を形成した状態を示す。パッケージ基板は、ＦＲ−４などのガラスエポキシ材料からなるコア層１５に、エポキシ樹脂などからなる絶縁層１１を積層して形成される。各層の配線は銅からなり、サブトラクティブ法、セミアディティブ法などの工法を使用し電極５、１７及び配線１３が形成される。電極１７が半導体チップ接続面、電極５が半導体チップ非接続面の電極となる。各配線層間の接続のためにドリル加工またはレーザー加工により貫通スルーホール１４及びビア１２が形成され、銅めっきにより層間の導通がなされる。

図７（ｂ）ははんだレジスト１０にはんだレジスト開口１８、１９を明け、電極を露出した状態を示す。はんだレジストへの開口はレーザー加工またはフォトリソグラフィを用いることができる。

図７（ｃ）はパッケージ基板の表裏両面に金属層１６を形成した状態を示す。金属層１６は銅の無電解めっきなどにより形成することができる。

図７（ｄ）は半導体チップ接続面にレジスト２０を形成した状態を示す。
レジスト２０は図７（ｅ）で示すエッチング工程に耐えるものであれば良く、サブトラクティブ法用フォトレジストなどが使用できる。このとき半導体チップ非接続面にはレジストを形成しない。従ってレジスト２０の形成にロールラミネータ等を使用する場合は、半導体チップ非接続面は、レジストが塗布されたり付着するのを防ぐため、ＰＥＴフィルム等で保護する必要がある。

図７（ｅ）は半導体チップ非接続面の金属層１６を除去した状態を示す。金属層１６はエッチングにより除去する。例えば金属層１６が銅である場合は塩化第二鉄溶液または硫酸−過酸化水素水混合液などが使用できる。

図７（ｆ）はレジスト２０を剥離した状態を示す。レジストの剥離は使用するレジストに適合した剥離液を用いる。例えばサブトラクティブ法に用いるフォトレジストの場合、水酸化ナトリウム水溶液などを用いることができる。

図７（ｇ）は導通検査のためにパッケージ基板にプローブを接触させた状態を示す。半導体チップ搭載面は金属層１６によりおのおのの電極１７がショートしているためプローブ８は金属層１６上に１箇所接触させれば良く、また微細なバンプ電極に接触させる必要がないため安価な太いプローブを用いることができる。半導体チップ非搭載面はおおのおのの電極５に対しそれぞれプローブを接触させる必要があるが半導体チップ搭載面の電極に対し大面積でピッチも広いため安価な太いプローブで検査が可能である。

図７（ｈ）は４端子導通検査のためにパッケージ基板にプローブを接触させた状態を示す。半導体チップ搭載面は金属層１６によりおのおのの電極１７がショートしているためプローブ８は金属層１６上に２本１組接触させれば良く、また微細なバンプ電極に接触させる必要がないため安価な太いプローブを用いることができる。半導体チップ非搭載面はおのおのの電極５に対しそれぞれプローブを２本接触させる必要があるが半導体チップ搭載面の電極に対し大面積でピッチも広いため安価な太いプローブで検査が可能である。なお図７（ｇ）で示す導通検査と図７（ｈ）で示す４端子導通検査は必ずしも両方実施する必要はなく必要に応じどちらか一方を選択しても良い。

図７（ｉ）は半導体チップ接続面の金属層１６を除去した状態を示す。金属層１６はエッチングにより除去する。例えば金属層が銅である場合は塩化第二鉄溶液または硫酸−過酸化水素水混合液などの銅のエッチング液が好適に使用できる。

図７（ｊ）は金属バンプ２１を形成した後、絶縁検査のためにプローブ８を電極５に接触させた状態を示す。金属バンプ２１は、例えばはんだペースト印刷などの工法で形成することができる。絶縁検査は半導体チップ非搭載面の電極にのみプローブを接触させればよいため、微細なプローブは必要としない。

なお上記の例では、導通検査及び４端子導通検査を図７（ｆ）で示す工程の次に行う場
合を示したが、必ずしもこの順番で行う必要はなく、検査の目的が達成できるのであればこれに限定するものではない。例えば図７（ｅ）で示す工程の次に行っても良い。また絶縁検査についても上記の例では金属バンプ２１の形成後に行う場合を示したが、必ずしもこの順番で行う必要はなく、例えば図７（ｉ）で示す工程の直後、金属バンプ２１の形成前に行っても良い。

＜実施例２＞
本発明の第２の実施例を図８を用いて説明する。

図８（ａ）及び図８（ｂ）は図７（ａ）及び図７（ｂ）と同じ状態を示す。

図８（ｃ）はパッケージ基板の半導体チップ非搭載面にレジスト２０を形成した状態を示す。レジスト２０はアディティブ工法用のフォトレジストが使用できる。このとき半導体チップ接続面にはレジストを形成しない。従ってレジスト２０の形成にロールラミネータ等を使用する場合は、半導体チップ接続面はＰＥＴフィルム等で保護する必要がある。

図８（ｄ）は両面に金属層１６を形成した状態を示す。金属層は銅の無電解めっきや真空蒸着、スパッタリングなどの方法により形成できる。また導電性インキを塗布したり、導電性ジェルを使用することも可能である。

図８（ｅ）は半導体チップ搭載面にレジスト２０を形成した状態を示す。レジスト２０はアディティブ工法用のフォトレジストが使用できる。

図８（ｆ）は半導体チップ非搭載面の金属層１６を除去した状態を示す。金属層１６はエッチングにより除去する。例えば金属層が銅である場合は塩化第二鉄溶液または硫酸−過酸化水素水混合液などが使用できる。

図８（ｇ）は半導体チップ搭載面の電極に金属バンプを形成するため、レジスト２０にパターニングを施した状態を示す。レジスト２０のパターニングはフォトリソ法を用いることができる。

図８（ｈ）は半導体チップ搭載面の電極上に金属バンプ２２を形成した状態を示す。金属バンプ２２は電解銅めっきなどで形成できる。電解めっきを用いる場合は金属層１６を給電層として利用することができる。

図８（ｉ）はレジスト２０を除去した状態を示す。

図８（ｊ）は導通検査のためにパッケージ基板にプローブを接触させた状態を示す。半導体チップ搭載面は金属層１６によりおのおのの金属バンプ２２がショートしているためプローブ８は金属層１６上に１箇所接触させれば良く、また微細なバンプ電極に接触させる必要がないため安価な太いプローブを用いることができる。半導体チップ非搭載面はおのおのの電極５に対しそれぞれプローブを接触させる必要があるが半導体チップ搭載面の電極に対し大面積でピッチも広いため安価な太いプローブで検査が可能である。

図８（ｋ）は４端子導通検査のためにパッケージ基板にプローブ８を接触させた状態を示す。半導体チップ搭載面は金属層１６によりおのおのの金属バンプ２２がショートしているためプローブ８は金属層１６上に２本１組接触させれば良く、また微細なバンプ電極に接触させる必要がないため安価な太いプローブを用いることができ、接触も安定する。半導体チップ非搭載面はおのおのの電極５に対しそれぞれプローブを２本接触させる必要があるが、半導体チップ搭載面の電極に対し大面積でピッチも広いため安価な太いプローブ
で検査が可能である。
なお図８（ｊ）で示す導通検査と図８（ｋ）で示す４端子導通検査は必ずしも両方実施する必要はなく、必要に応じどちらか一方を選択しても良い。

図８（ｌ）は半導体チップ接続面の金属層１６を除去した状態を示す。金属層１６はエッチングにより除去する。例えば金属層が銅である場合は塩化第二鉄溶液または硫酸−過酸化水素水混合液などが使用できる。

図８（ｍ）は絶縁検査のためにプローブ８を電極５に接触させた状態を示す。絶縁検査は半導体チップ非搭載面の電極５にのみプローブを接触させればよいため、微細なプローブは必要としない。

１・・・半導体チップ
２・・・半導体チップ接続用バンプ電極
３・・・パッケージ基板
４・・・外部接続用バンプ電極
５・・・電極
６・・・微細プローブ用電気検査治具
７・・・微細プローブ
８・・・プローブ
９・・・電気検査治具
１０・・・はんだレジスト
１１・・・絶縁層
１２・・・ビア
１３・・・配線
１４・・・貫通スルーホール
１５・・・コア層
１６・・・金属層
１７・・・電極
１８・・・はんだレジスト開口
１９・・・はんだレジスト開口
２０・・・レジスト
２１・・・金属バンプ
２２・・・金属バンプ

Claims (2)

1. 半導体チップを接続する面の最外層の電極と半導体チップを接続しない面の最外層の電極が形成された段階のフリップチップパッケージ用基板の電気検査方法であって、
   少なくとも前記フリップチップパッケージ用基板の半導体チップとの接続を行う面に金属層を形成する工程と、導通検査工程とからなり、
   金属層を形成する前記工程が、半導体チップとの接続を行う前記面にレジストを形成すると共に、レジストに開口を形成して半導体チップを接続する面の最外層の電極を露出させ、このレジスト及び開口を覆って金属層を形成することにより、これら電極をショートさせる工程であり、
   前記導通検査工程は、前記金属層の任意の位置にプローブを当て、同時に半導体チップを接続しない面の電極にプローブを当てて導通検査を実施することを特徴とするフリップチップパッケージ用基板の電気検査方法。
2. 前記導通検査を実施した後、フリップチップパッケージ用基板の半導体チップとの接続を行う面に形成した金属層を除去する工程と、半導体チップとの接続を行う面に半導体チップ接続用バンプ電極を形成する工程と、絶縁検査工程とからなり、
   前記絶縁検査工程は、半導体チップを接続しない面の電極にプローブを当てて絶縁検査を実施することを特徴とする請求項１に記載のフリップチップパッケージ用基板の電気検査方法。