KR101101552B1 - 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판 - Google Patents

세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판 Download PDF

Info

Publication number
KR101101552B1
KR101101552B1 KR1020090085932A KR20090085932A KR101101552B1 KR 101101552 B1 KR101101552 B1 KR 101101552B1 KR 1020090085932 A KR1020090085932 A KR 1020090085932A KR 20090085932 A KR20090085932 A KR 20090085932A KR 101101552 B1 KR101101552 B1 KR 101101552B1
Authority
KR
South Korea
Prior art keywords
wiring
repair
ceramic substrate
main wiring
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090085932A
Other languages
English (en)
Other versions
KR20110028031A (ko
Inventor
오광재
박윤휘
김주용
최윤혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090085932A priority Critical patent/KR101101552B1/ko
Priority to JP2009286539A priority patent/JP2011061178A/ja
Publication of KR20110028031A publication Critical patent/KR20110028031A/ko
Application granted granted Critical
Publication of KR101101552B1 publication Critical patent/KR101101552B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적어도 하나의 메인 배선 및 상기 메인 배선 중 손상된 메인 배선을 리페어하는 적어도 하나의 리페어 배선을 구비한 세라믹층을 마련하는 단계, 상기 세라믹층에 상기 메인 배선과 상기 리페어 배선이 각각 전기적 접속 가능하도록 제1 도전 패턴을 형성하는 단계, 상기 메인 배선의 손상 발생시, 상기 제1 도전 패턴을 제거하는 단계, 상기 도전 패턴이 제거된 상기 손상된 메인 배선 상에 절연 부재를 형성하는 단계, 상기 세라믹층에 상기 손상된 메인 배선과 상기 리페어 배선을 연결하도록 리페어 패턴을 형성하는 단계 및 상기 리페어 패턴이 형성된 부분을 제외한 상기 메인 배선 및 상기 리페어 배선 상에 제2 도전 패턴을 형성하는 단계를 포함하는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판을 제공한다.
본 발명의 실시예에 따르면, 불량 발생시 간단한 공정으로 리페어가 가능하며 제조 비용을 저감할 수 있는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹 기판을 제공할 수 있다.
세라믹 기판, 리페어, 전기적 불량

Description

세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판{Repairing method of ceramic substrate and repaired ceramic substrate using the same}
본 발명은 불량 발생시 간단한 공정으로 리페어가 가능하며 제조 비용을 저감할 수 있는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹 기판에 관한 것이다.
최근 제품의 고집적화 및 소형화 추세에 의하여 작은 면적에 많은 기능을 가진 기판이 요구되고 있다.
이러한 추세에 부응하기 위하여 전기적인 특성을 가지는 제품은 신호선의 두께를 점점 더 미세하게 고안하고 제작하게 된다.
이러한 경우, 공정의 수준이 높아지게 되고 이로 인하여 공정 수율이 나빠지게 된다. 특히 여러 개의 기능을 개별 회로 배선 기판에 사용하던 것이 현재는 소형화를 위하여 하나의 회로 배선 기판에 모두 집적하게 되고 따라서 그 회로 기판 에 사용되는 배선들의 밀도가 높아지게 된다. 이로 인하여 실제 연결되어야 할 네트(net)나 패스(path)가 기하 급수적으로 늘어나게 되고, 이러한 패스 중에 하나라도 불량이 발생하게 되는 경우에는 해당 기판은 폐기된다.
또한, 회로 배선 기판(PCB, LTCC, HTCC 및 세라믹 회로 배선 기판 등)의 제작시 기판 제작 후 소자의 패키징이나 혹은 다른 후공정을 하기 전에 기판의 양불 검사를 실시한다. 이 경우, 보통은 전기적인 신호의 흐름을 만드는 네트나 패스 등의 오픈(open) 불량 또는 쇼트(short) 불량 테스트를 실시하게 된다.
하지만, 이미 열을 가하여 소성한 제품은 불량이 발생할 경우 불량이 발생한 특정 네트나 패스에 대하여 리페어하기는 매우 어렵다. 따라서, 보통의 경우에는 불량이 발생한 기판은 폐기 처리하고 다시 제작을 한다.
특히, 기판 내층에서 특정 네트 연결되면 안돼는 다른 네트와 쇼트 불량이 발생한 결과가 검출되었을 때는 리페어가 어려우며 제품을 폐기해야 한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 불량 발생시 간단한 공정으로 리페어가 가능하며 제조 비용을 저감할 수 있는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹 기판을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
적어도 하나의 메인 배선 및 상기 메인 배선 중 손상된 메인 배선을 리페어하는 적어도 하나의 리페어 배선을 구비한 세라믹층을 마련하는 단계, 상기 세라믹층에 상기 메인 배선과 상기 리페어 배선이 각각 전기적 접속 가능하도록 제1 도전 패턴을 형성하는 단계, 상기 메인 배선의 손상 발생시, 상기 제1 도전 패턴을 제거하는 단계, 상기 도전 패턴이 제거된 상기 손상된 메인 배선 상에 절연 부재를 형성하는 단계, 상기 세라믹층에 상기 손상된 메인 배선 상에 형성된 절연 부재와 상기 리페어 배선을 연결하도록 리페어 패턴을 형성하는 단계 및 상기 리페어 패턴이 형성된 부분을 제외한 상기 메인 배선 및 상기 리페어 배선 상에 제2 도전 패턴을 형성하는 단계를 포함하는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판을 제공한다.
여기서, 전기적 불량 발생시, 상기 손상된 메인 배선에 전달되는 전기적 신호는 상기 리페어 패턴을 통하여 상기 리페어 배선에 전달되도록 리페어될 수 있다.
여기서, 상기 도전 패턴을 제거하는 단계는, 상기 도전 패턴을 연마하여 상기 손상된 메인 배선을 노출시키는 단계 및 상기 노출된 메인 배선의 일부 영역을 제거하여 홈부를 형성하는 단계로 포함할 수 있다.
그리고, 상기 홈부는 레이저 식각, 화학적 식각, 펀칭 또는 레이저 드릴링 중 적어도 하나의 방법에 의해 형성될 수 있다.
또한, 상기 절연 부재는 유전체로 구성된 페이스트로 형성될 수 있다.
그리고, 상기 도전 패턴 및 상기 리페어 패턴은 스크린 프린팅, 포토 리소그래피, 증착, 도금 또는 화학적 식각 중 적어도 하나의 방법에 의해 형성될 수 있다.
여기서, 상기 도전 패턴 및 상기 리페어 패턴은 상기 도전 패턴 및 상기 리페어 패턴은 은과 상기 은을 도금하는 금, 구리, 구리 합금, 금, 금 합금, 텅스텐 및 텅스텐 합금 중 적어도 어느 하나의 재질로 형성될 수 있다.
또한, 상기 세라믹 기판의 내부 또는 외부에 접지용 배선을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 세라믹 기판의 내부 또는 외부에 접지용 배선을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 세라믹 기판의 내부 또는 외부에 테스트용 배선을 형성하는 단계를 더 포함할 수 있다.
여기서, 전기적 테스트시, 상기 리페어 배선은 상기 테스트용 배선에 연결될 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,
적어도 하나의 메인 배선을 구비한 세라믹층, 상기 메인 배선과 전기적 접속이 가능하도록 상기 세라믹층에 형성된 도전 패턴, 상기 세라믹층에 형성되며, 상기 메인 배선 중 손상된 메인 배선을 리페어하는 적어도 하나의 리페어 배선, 상기 손상된 메인 배선과 상기 도전 패턴을 절연하는 절연 부재 및 상기 세라믹층에 형성되며, 상기 손상된 메인 배선 상에 형성된 절연 부재와 상기 리페어 배선을 연결하는 리페어 패턴을 포함하는 세라믹 기판을 제공한다.
여기서, 전기적 불량 발생시, 상기 손상된 메인 배선에 전달되는 전기적 신호는 상기 리페어 패턴을 통하여 상기 리페어 배선에 전달되도록 리페어될 수 있다.
여기서, 상기 절연 부재는 유전체로 구성된 페이스트로 이루어질 수 있다.
또한, 상기 도전 패턴 및 상기 리페어 패턴은 상기 도전 패턴 및 상기 리페어 패턴은 은과 상기 은을 도금하는 금, 구리, 구리 합금, 금, 금 합금, 텅스텐 및 텅스텐 합금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
여기서, 상기 세라믹 기판의 내부 또는 외부에 접지용 배선을 더 포함할 수 있다.
여기서, 상기 세라믹 기판의 내부 또는 외부에 테스트용 배선을 더 포함할 수 있다.
본 발명에 따르면, 불량 발생시 간단한 공정으로 리페어가 가능하며 제조 비용을 저감할 수 있는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹 기판을 제공할 수 있다.
또한, 리페어 배선과 접지용 배선을 연결함으로써 신호선 간에 발생할 수 있는 크로스-토크(cross-talk)를 방지하는 쉴딩(shielding) 기능을 할 수 있어 세라믹 기판의 전기적 특성을 더욱 양호하게 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는 도 1 내지 도 2d를 참조하여 본 발명의 실시예에 따른 세라믹 기판의 형성 공정을 설명한다.
도 1은 본 발명의 실시예에 따라 제조된 세라믹 기판을 개략적으로 나타내는 단면도이고, 도 2a 내지 도 2d는 본 발명의 실시예에 따른 세라믹 기판을 리페어하는 공정을 개략적으로 나타내는 단면도이다.
본 발명의 실시예에 따른 세라믹 기판(1)은 적어도 하나의 메인 배선(110a, 110b, 110c, 110d)을 구비한 세라믹층(100), 상기 메인 배선(110a, 110b, 110c, 110d)과 전기적 접속이 가능하도록 상기 세라믹층(100)에 형성된 도전 패턴(130), 상기 세라믹층(100)에 형성되며, 상기 메인 배선(110a, 110b, 110c, 110d) 중 손상된 메인 배선(110b)을 리페어하는 적어도 하나의 리페어 배선(120), 상기 손상된 메인 배선(110b)과 상기 도전 패턴(130)을 절연하는 절연 부재(150) 및 상기 세라믹층(100)에 형성되며, 상기 손상된 메인 배선(110b)과 상기 리페어 배선(120)을 연결하는 리페어 패턴(160)을 포함한다.
여기서, 세라믹 기판(1)에 전기적 불량이 발생하는 경우, 상기 손상된 메인 배선(110b)에 전달되는 전기적 신호는 상기 리페어 패턴(160)을 통하여 상기 리페어 배선(120)에 전달됨으로써 상기 세라믹 기판(1)이 리페어될 수 있다.
이때, 상기 손상된 메인 배선(110b)과 상기 도전 패턴(130)을 절연하는 절연 부재(150)는 유전체로 구성된 페이스트로 이루어질 수 있다.
그리고, 상기 도전 패턴(130) 및 상기 리페어 패턴(160)은 은과 상기 은을 도금하는 금, 구리, 구리 합금, 금, 금 합금, 텅스텐 및 텅스텐 합금 중 적어도 어느 하나의 재질로 이루어는 것이 바람직하지만, 상기 도전 패턴(130) 및 상기 리페 어 패턴(160)을 이루는 물질은 이에 한정되지 않으며, 전도성이 좋은 금속 또는 합금으로 이루어질 수 있다. 여기서, 상기 도전 패턴(130) 및 상기 리페어 패턴(160)이 은과 상기 은을 도금하는 금으로 구성되는 경우에는 은이 산화될 수 있으므로, 은 위에 금으로 도금을 하여 은의 산화를 방지할 수 있다.
또한, 세라믹 기판(1)은 내부 또는 외부에 접지용 배선(110d)과 테스트용 배선(110c)을 더 포함할 수 있다.
이하, 본 발명의 실시예에 따른 세라믹 기판의 리페어 방법에 대해 상세하게 설명한다.
도 2a를 참조하면, 적어도 하나의 메인 배선(110a, 110b, 110c, 110d) 및 상기 메인 배선(110a, 110b, 110c, 110d) 중 손상된 메인 배선(110b)을 리페어할 수 있는 적어도 하나의 리페어 배선(120)을 구비한 세라믹층(100)을 마련한다. 여기서, 마련된 세라믹층(100)은 소성될 수 있다.
다음, 세라믹층(100)에 상기 메인 배선(110a, 110b, 110c, 110d)과 상기 리페어 배선(120)이 각각 전기적 접속 가능하도록 제1 도전 패턴(130')을 형성한다.
상기 메인 배선(110a, 110b, 110c, 110d)에 손상이 발생한 경우, 도 2b에서 와 같이 세라믹층(100)에 형성된 제1 도전 패턴(130')을 제거한다.
우선, 제1 도전 패턴(130')을 연마하여 손상된 메인 배선(110b)을 노출시킨 후, 도 2c에서와 같이 노출시킨 손상된 메인 배선(110b)의 일부 영역을 제거하여 홈부(140)를 형성한다.
상기 홈부(140)는 레이저 식각, 화학적 식각, 펀칭 또는 레이저 드릴링 중 적어도 하나의 방법에 의해 형성될 수 있는데, 홈부(140)를 형성하는 방법은 이에 한정되지 않는다.
다음, 도 2d와 같이, 노출시킨 손상된 메인 배선(110b) 상에 형성된 홈부(140)에 절연 부재(150)를 형성한다. 여기서, 상기 절연 부재(150)는 유전체로 구성된 페이스트로 형성될 수 있다. 여기서, 마련된 절연 부재(150)는 홈부(140)에 잘 부착되도록 열처리될 수 있다.
다음, 도 1과 같이, 상기 세라믹층(100)에 상기 손상된 메인 배선(110b)과 상기 리페어 배선(120)을 연결하도록 리페어 패턴(160)을 형성한다. 그리고, 상기 리페어 패턴(160)이 형성된 부분을 제외한 상기 메인 배선(110a, 110b, 110c, 110d) 및 상기 리페어 배선(120) 상에 제2 도전 패턴(130)을 형성한다. 여기서, 공정 순서상 제2 도전 패턴(130)의 용어를 사용하였지만, 제2 도전 패턴(130)은 도 전 패턴(130)과 동일한 용어임을 밝혀 둔다. 또한, 세라믹 기판(1)에 불량이 발생하지 않은 경우에는 제1 도전 패턴(130')이 연마되어 제거되지 않고 도전 패턴(130)으로 사용될 것이다. 여기서, 도전 패턴(130) 형성 후, 도전 패턴(130)은 세라믹층(100)에 잘 부착되도록 열처리될 수 있다.
여기서, 세라믹 기판(1)에 전기적 불량이 발생하는 경우, 상기 손상된 메인 배선(110b)에 전달되는 전기적 신호는 상기 리페어 패턴(160)을 통하여 상기 리페어 배선(120)에 전달됨으로써 상기 세라믹 기판(1)이 리페어될 수 있다.
전술한 바와 같이, 세라믹 기판(1)에 전기적인 불량이 발생한 경우, 특히 쇼트 불량의 경우에 손상이 발생한 세라믹 기판(1) 내에 미리 형성한 리페어 배선(120)을 손상된 메인 배선과 연결함으로써, 새로운 기판으로의 교체 없이 상기 리페어 공정에 따라 양품으로 리페어된 세라믹 기판(1)을 사용할 수 있다. 따라서, 세라믹 기판(1)의 교체 비용에 따른 막대한 비용을 저감할 수 있는 경제적인 효과가 있다.
여기서, 상기 제1 도전 패턴(130'), 제2 도전 패턴(130) 및 상기 리페어 패턴(160)은 스크린 프린팅, 포토 리소그래피, 증착, 도금 또는 화학적 식각 중 적어도 하나의 방법에 의해 형성될 수 있으나, 상기 제1 도전 패턴(130'), 제2 도전 패턴(130) 및 상기 리페어 패턴(160)을 형성하는 방법은 이에 한정되지 않는다.
상기 방법 중에서, 상기 제1 도전 패턴(130'), 제2 도전 패턴(130) 및 상기 리페어 패턴(160)은 도금 방법을 이용하여 은과 상기 은을 도금하는 금, 구리, 구리 합금, 금, 금 합금, 텅스텐 및 텅스텐 합금 중 적어도 어느 하나의 재질로 형성하는 것이 바람직하나, 상기 제1 도전 패턴(130'), 제2 도전 패턴(130) 및 상기 리페어 패턴(160)을 형성하는 물질은 이에 한정되지 않으며, 전도성이 좋은 금속 또는 합금으로 형성하는 것도 가능하다. 여기서, 상기 도전 패턴(130) 및 상기 리페어 패턴(160)이 은과 상기 은을 도금하는 금으로 구성되는 경우에는 은이 산화될 수 있으므로, 은 위에 금으로 도금을 하여 은의 산화를 방지할 수 있다.
또한, 세라믹 기판(1)의 내부 또는 외부에 접지용 배선(110d)을 형성하여, 상기 리페어 배선(120)과 상기 접지용 배선(110d)을 연결할 수 있다. 이 경우, 신호선 간에 발생할 수 있는 크로스-토크(cross-talk)를 방지하는 쉴딩(shielding) 기능을 할 수 있어 세라믹 기판(1)의 전기적 특성을 더욱 양호하게 할 수 있는 효과가 있다.
또한, 세라믹 기판(1)의 내부 또는 외부에 테스트용 배선(110c)을 형성하여, 상기 리페어 배선(120)과 상기 테스트용 배선(110c)을 연결할 수 있다. 기존 기판 고안시 고려하지 못하였거나 또는 추가적인 테스트가 필요한 경우에 원하는 배선과 연결하여 테스트할 수 있는 기능을 할 수 있다.
본 발명의 실시예에 따르면, 불량 발생시 간단한 공정으로 리페어가 가능하며 제조 비용을 저감할 수 있는 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹 기판을 제공할 수 있다.
본 실시예에서 세라믹 기판은 단일 세라믹층으로 구성된 것을 일예로 하여 설명하였으나, 세라믹 기판은 다층의 세라믹층으로 구성될 수 있다.
또한, 본 발명의 실시예에 따라 제조된 세라믹 기판은 프로브 카드용 기판, 특히 테스트 장치로 이용되는 프로브 카드용 기판으로 사용될 수 있으나, 본 발명에 따른 세라믹 기판의 용도가 이에 한정되는 것은 아니다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 본 발명의 실시예에 따라 제조된 세라믹 기판을 개략적으로 나타내는 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 세라믹 기판을 리페어하는 공정을 개략적으로 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 세라믹 기판 100: 세라믹층
110: 메인 배선 120: 리페어 배선
130: 도전 패턴 140: 홈부
150: 절연 부재 160: 리페어 패턴

Claims (17)

  1. 적어도 하나의 메인 배선 및 상기 메인 배선 중 손상된 메인 배선을 리페어하는 적어도 하나의 리페어 배선을 구비한 세라믹층을 마련하는 단계;
    상기 세라믹층에 상기 메인 배선과 상기 리페어 배선이 각각 전기적 접속 가능하도록 제1 도전 패턴을 형성하는 단계;
    상기 메인 배선의 손상 발생시, 상기 제1 도전 패턴을 제거하는 단계;
    상기 도전 패턴이 제거된 상기 손상된 메인 배선 상에 절연 부재를 형성하는 단계;
    상기 세라믹층에 상기 손상된 메인 배선 상에 형성된 절연 부재와 상기 리페어 배선을 연결하도록 리페어 패턴을 형성하는 단계; 및
    상기 리페어 패턴이 형성된 부분을 제외한 상기 메인 배선 및 상기 리페어 배선 상에 제2 도전 패턴을 형성하는 단계
    를 포함하며, 상기 제1 도전 패턴을 제거하는 단계는 상기 제1 도전 패턴을 연마하여 상기 손상된 메인 배선을 노출시키는 단계; 및 상기 노출된 메인 배선의 일부 영역을 제거하여 홈부를 형성하는 단계를 포함하는 세라믹 기판의 리페어 방법.
  2. 제1항에 있어서,
    전기적 불량 발생시, 상기 손상된 메인 배선에 전달되는 전기적 신호는 상기 리페어 패턴을 통하여 상기 리페어 배선에 전달되도록 리페어되는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 홈부는 레이저 식각, 화학적 식각, 펀칭 또는 레이저 드릴링 중 적어도 하나의 방법에 의해 형성되는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  5. 제1항에 있어서,
    상기 절연 부재는 유전체로 구성된 페이스트로 형성되는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  6. 제1항에 있어서,
    상기 제1 및 제2 도전 패턴 및 상기 리페어 패턴은 스크린 프린팅, 포토 리소그래피, 증착, 도금 또는 화학적 식각 중 적어도 하나의 방법에 의해 형성되는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  7. 제1항에 있어서,
    상기 제1 및 제2 도전 패턴 및 상기 리페어 패턴은 은과 상기 은을 도금하는 금, 구리, 구리 합금, 금, 금 합금, 텅스텐 및 텅스텐 합금 중 적어도 어느 하나의 재질로 형성되는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  8. 제1항에 있어서,
    상기 세라믹 기판의 내부 또는 외부에 접지용 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  9. 제8항에 있어서,
    상기 리페어 배선과 상기 접지용 배선을 연결하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  10. 제1항에 있어서,
    상기 세라믹 기판의 내부 또는 외부에 테스트용 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  11. 제10항에 있어서,
    전기적 테스트시, 상기 리페어 배선은 상기 테스트용 배선에 연결되는 것을 특징으로 하는 세라믹 기판의 리페어 방법.
  12. 적어도 하나의 메인 배선을 구비한 세라믹층;
    상기 메인 배선과 전기적 접속이 가능하도록 상기 세라믹층에 형성된 도전 패턴;
    상기 세라믹층에 형성되며, 상기 메인 배선 중 손상된 메인 배선을 리페어하는 적어도 하나의 리페어 배선;
    상기 손상된 메인 배선의 일부 영역을 제거하여 형성된 홈부에 형성되며, 상기 손상된 메인 배선과 상기 도전 패턴을 절연하는 절연 부재; 및
    상기 세라믹층에 형성되며, 상기 손상된 메인 배선 상에 형성된 절연 부재와 상기 리페어 배선을 연결하는 리페어 패턴
    을 포함하는 세라믹 기판.
  13. 제12항에 있어서,
    전기적 불량 발생시, 상기 손상된 메인 배선에 전달되는 전기적 신호는 상기 리페어 패턴을 통하여 상기 리페어 배선에 전달되도록 리페어되는 것을 특징으로 하는 세라믹 기판.
  14. 제12항에 있어서,
    상기 절연 부재는 유전체로 구성된 페이스트로 이루어지는 것을 특징으로 하는 세라믹 기판.
  15. 제12항에 있어서,
    상기 도전 패턴 및 상기 리페어 패턴은 은과 상기 은을 도금하는 금, 구리, 구리 합금, 금, 금 합금, 텅스텐 및 텅스텐 합금 중 적어도 어느 하나의 재질로 이루어지는 것을 특징으로 하는 세라믹 기판.
  16. 제12항에 있어서,
    상기 세라믹 기판의 내부 또는 외부에 접지용 배선을 더 포함하는 것을 특징으로 하는 세라믹 기판.
  17. 제12항에 있어서,
    상기 세라믹 기판의 내부 또는 외부에 테스트용 배선을 더 포함하는 것을 특징으로 하는 세라믹 기판.
KR1020090085932A 2009-09-11 2009-09-11 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판 Expired - Fee Related KR101101552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090085932A KR101101552B1 (ko) 2009-09-11 2009-09-11 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
JP2009286539A JP2011061178A (ja) 2009-09-11 2009-12-17 セラミック基板のリペア方法及びこれを用いてリペアされたセラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090085932A KR101101552B1 (ko) 2009-09-11 2009-09-11 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판

Publications (2)

Publication Number Publication Date
KR20110028031A KR20110028031A (ko) 2011-03-17
KR101101552B1 true KR101101552B1 (ko) 2012-01-02

Family

ID=43934546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085932A Expired - Fee Related KR101101552B1 (ko) 2009-09-11 2009-09-11 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판

Country Status (2)

Country Link
JP (1) JP2011061178A (ko)
KR (1) KR101101552B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692136B2 (en) 2010-07-13 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974048A (en) 1989-03-10 1990-11-27 The Boeing Company Integrated circuit having reroutable conductive paths
JPH02307254A (ja) * 1989-05-23 1990-12-20 Fujitsu Ltd ウエハー上の半導体チップ配線接続方式
KR100683444B1 (ko) * 2005-12-29 2007-02-22 주식회사 파이컴 프로브 카드의 기판 및 그 기판의 재생 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335434A (ja) * 2006-06-12 2007-12-27 Nec Corp フレキシブル配線基板、回路基板およびフレキシブル配線断線時の修復方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974048A (en) 1989-03-10 1990-11-27 The Boeing Company Integrated circuit having reroutable conductive paths
JPH02307254A (ja) * 1989-05-23 1990-12-20 Fujitsu Ltd ウエハー上の半導体チップ配線接続方式
KR100683444B1 (ko) * 2005-12-29 2007-02-22 주식회사 파이컴 프로브 카드의 기판 및 그 기판의 재생 방법

Also Published As

Publication number Publication date
JP2011061178A (ja) 2011-03-24
KR20110028031A (ko) 2011-03-17

Similar Documents

Publication Publication Date Title
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
US8692136B2 (en) Method of repairing probe card and probe board using the same
JP2004226397A (ja) プリント基板の接触器,プリント基板,および,プリント基板の製造方法
US12019111B2 (en) Manufacturing method of a multi-layer for a probe card
TWM472195U (zh) 半導體晶片的測試裝置
US11570908B2 (en) Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
KR101572089B1 (ko) 인쇄회로기판 검사방법
CN103813634A (zh) 具有埋入式连接杆的电路板及其制造方法
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
TW201916757A (zh) 多層線路結構及其製作方法
JP2013134249A (ja) プローブカード及びその製造方法
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP6199010B2 (ja) プローブカード
CN109673099B (zh) 多层线路结构及其制作方法
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
KR100979500B1 (ko) 프로브카드용 기판
JP5776230B2 (ja) フリップチップパッケージ用基板の電気検査方法
KR20100099858A (ko) 인쇄회로기판의 리페어 방법
JP2006275579A (ja) 検査基板および検査装置
CN101969057B (zh) 线路基板
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
EP3346809A1 (en) Electronic circuit module and method for testing electronic circuit module
JP4544236B2 (ja) Tabテープ
CN118382228A (zh) Pcb制板阻镀方法、系统及pcb板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20141227

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20141227

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000