JP6199010B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP6199010B2
JP6199010B2 JP2012124813A JP2012124813A JP6199010B2 JP 6199010 B2 JP6199010 B2 JP 6199010B2 JP 2012124813 A JP2012124813 A JP 2012124813A JP 2012124813 A JP2012124813 A JP 2012124813A JP 6199010 B2 JP6199010 B2 JP 6199010B2
Authority
JP
Japan
Prior art keywords
substrate
plate surface
contact portion
contact
coaxial line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012124813A
Other languages
English (en)
Other versions
JP2013250145A (ja
Inventor
恭史 瀬上
恭史 瀬上
豊 桑原
豊 桑原
晃次 森川
晃次 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec SV Probe Pte Ltd
Original Assignee
SV Probe Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SV Probe Pte Ltd filed Critical SV Probe Pte Ltd
Priority to JP2012124813A priority Critical patent/JP6199010B2/ja
Priority to TW102112637A priority patent/TWI572865B/zh
Publication of JP2013250145A publication Critical patent/JP2013250145A/ja
Application granted granted Critical
Publication of JP6199010B2 publication Critical patent/JP6199010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、プローブカードに関する。
近年の半導体デバイスの高速化に伴い、プローブカードにおいて、優れた高周波数特性を確保するような様々な対策が講じられている。例えば、プローブカードにおける配線には同軸線が用いられており、当該同軸線は予め定められた値のインピーダンス(例えば、50Ω)となるように設計されている。
本発明に関連する技術として、例えば、特許文献1には、板面に複数の接続部、及び複数の接地用接続部が配設された基板と、第1プローブ針と、基板の板面上に配設されるとともに、第1プローブ針の中間部分を固定する固定樹脂部と、接続部と固定樹脂部の間の領域に配置されるとともに、接地用接続部に接合され、接地用接続部間を跨いで配設された導体板と、中心導体と外側導体を備えるとともに、中心導体の一端が導体板の領域上で第1プローブ針と接合され、中心導体の他端が複数の接続部のうち第1接続部と接合され、外側導体の一端が導体板と接合された同軸線と、を備えるプローブカードが開示されている。
特開2010−139479号公報
図7は、従来技術のプローブカード9を示す図である。上述したように、同軸線26は予め定められた値のインピーダンスとなるように設計されている。同軸線26の一端はプローブ針28に接続されており、他端は基板24内に設けられる接続配線25を介して表面側に配置される接触部22に接続される。接続配線25は、導電性を有する金属配線等を用いて構成されており、接続配線25においても予め定められた値(例えば、50Ω)となるように周囲にグランド配線が併設されている等の工夫が施されている。なお、グランド配線は、接地されて0V電位(グランドレベル)となっており、外部からのノイズを遮断するシールド効果を有する。
接続配線25は、製造する際の加工性等の観点から、余分な配線とされる、いわゆるスタブ25sが形成されてしまうことがあり、同じく加工性等の観点からスタブ25sの周囲にはグランド配線を併設することが難しい。このため、スタブ25sの存在によって、接続配線25と同軸線26との間のインピーダンスに不整合が生じ、これによって、プローブカード9における高周波数の特性に悪影響を及ぼす可能性がある。
本発明の目的は、優れた高周波数特性を確保するプローブカードを提供することである。
本発明に係るプローブカードは、検査装置が有する接触ピンが接触する複数の接触部が配設された基板表面である第1の板面、及び第1の板面と反対側の基板底面である第2の板面を有する基板であって、第1の板面と第2の板面との間の基板内部に配設されグランド層を含む基板と、検査装置によって検査される対象の被検査部に接触するためのプローブ針と、第2の板面に配設され、プローブ針の中間部分固定された固定部と、中心導体と外側導体とを有し、中心導体の一端がプローブ針と接続され、中心導体の他端が接触部に直接接続され同軸線と、第2の板面において基板を支持するための支持部が配置される領域のうち、同軸線が配置される領域の第2の板面に設けられた溝部であって同軸線を複数本配置するための凹加工が施された溝底面を有する溝部と、基板の第2の板面の溝部の溝底面から、基板の第1の板面側の複数の接触部の内で互いに隣接する接触部の間へ貫通した状態の貫通孔部であって、接触部に直接接続される中心導体を有する同軸線を通すための貫通孔部と、を備え、基板の第1の板面において、貫通孔部を通った後の状態の同軸線は、中心導体の他端が接触部に接続され、基板内部に配設されていたグランド層のうち、第1の板面の側から接触部を平面視したときに接触部と重なる領域である接触部直下領域の部分のグランド層が削除されている。
また、本発明に係るプローブカードにおいて、基板は、接部直下領域においてグランド層が削除された領域の面積が接触部直下領域の面積以上であることが好ましい。
本発明によれば、同軸線は、一端がプローブ針と接続され、他端が接触部に直接接続される。これにより、基板内に配置される接続配線を用いることなく、同軸線と接続部とを接続することができるため、インピーダンスの不整合を防止することができる。したがって、優れた高周波数特性を確保することができる。
本発明に係る実施の形態において、プローバーとプローブカードとLSIテスタとを有するウェーハテストシステムを示す図である。 本発明に係る実施の形態において、プローブカードを底面側から見た様子を示す図である。 本発明に係る実施の形態において、プローブ針と同軸線との関係を示す図である。 図1の点線X領域を表面側と底面側から見た様子を示す図である。 本発明に係る参考実施において、ウェーハテストシステムのプローブカードの変形例を示す図である。 本発明に係る実施の形態において、接触部の直下領域のグランド層を抜き取る処理を行わない場合及び抜き取る処理を行った場合の平面図及びインピーダンス特性図である。 従来技術のウェーハテストシステムを示す図である。
以下に図面を用いて、本発明に係る実施の形態を詳細に説明する。また、以下では、全ての図面において、同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
図1は、プローバー8とプローブカード10とLSIテスタ12とを有するウェーハテストシステム14を示す図である。図2は、プローブカード10を基板24の底面(板面)24B側から見た様子を示す図である。
プローバー8は、LSIチップが多数個形成されたウェーハ19とLSIテスタ12とをプローブカード10を介して電気的機械的に合体させるための位置決めハンドリング装置である。プローバー8は、プローブカード10を支持するための支持部であるカードホルダ16と、LSIテスタ12によって検査される対象である被検査部のウェーハ19を保持するためのウェハチャック18とを有する。
LSIテスタ12は、ウェーハ19の検査工程における主検査装置で、プログラミングによってLSIチップをテストするための電気的信号(テストパターン)を任意に作り出してLSIチップに印加し、LSIチップからの出力応答を受けて良品の場合の期待値と比較判断し、良否判定やクラス分けを行う機能を持つ装置である。LSIテスタ12は、上記テストパターンを印加するためにプローブカード10の接触部22と接触するための接触ピン20を有している。接触ピン20は、いわゆるポゴピンと呼ばれ、接触部22は、いわゆるポゴ座と呼ばれることがある。
プローブカード10は、エポキシ等の樹脂で構成される基板24と、基板24の表面(板面)24T上に配設される複数の接触部22と、複数の接触部22に接続される複数の同軸線26と、複数の同軸線26に接続される複数のプローブ針28と、基板24の底面24B上に配設される固定部30と、を備える。ここでは、プローブ針28と同軸線26と接触部22とはLSIチップの高周波数のテストを行うために用いられるものとして説明する。ここで、高周波数は、LSIチップの用途等により異なるが、例えば、10MHz以上を高周波数とすることができるが、もちろん、それより低い周波数を高周波数としてもよく、それよりも高い周波数を高周波数としてもよい。
図3は、同軸線26と、ウェーハ19に接触するプローブ針28との関係を示す図である。同軸線26は、図3のY−Y線断面図(図3の下側図)に示されるように、内部導体32と、内部導体32を被覆する誘電体34と、誘電体34を被覆する外側導体36と、外側導体36を被覆する保護被覆38とを備える。内部導体32と、誘電体34と、外側導体36と、保護被覆38は、軸を同じにした入れ子構造である。内部導体32は、例えば、銀めっき軟銅線、銀めっき銅被銅線を用いた単線や撚線で構成される。誘電体34は、例えば、ポリエチレンを用いて構成される。外側導体36は、例えば、銀めっき軟銅線、すずめっき軟銅線を用いた編組線で構成される。保護被覆38は、例えば、ビニルを用いて構成される。なお、外側導体36は、接地されて0V電位(グランドレベル)となっている。
同軸線26は、外側導体36の内径をDAmm、内部導体32の直径をdAmmとし、誘電体34の比誘電率をεAとすると、その特性インピーダンスZAは、138/√εA×log10(DA/dA)で定まる。ここで、同軸線26は、基板24のインピーダンスにマッチングされており、そのインピーダンスは、例えば、50Ωとなるように上記パラメータが設定される。また、同軸線26の外径DAallは、一例をあげると、620μm〜960μmであり、同軸線26の長さLAallは、一例をあげると、50mm〜100mmである。同軸線26の内部導体32の一端は、プローブ針28と接続され、他端は、後述するように、接触部22に直接接続される。
プローブ針28の基端部28Eは、上述したように、同軸線26の内部導体32と接続される。具体的には、半田付けによって接続固定され、連結部40が形成されることとなる。なお、連結部40の径は、接続のために必要な半田の量によって定まる。
固定部30は、プローブ針28が通過し、プローブ針28が動かないように固定する部分である。そして、固定部30の出力側からは、ウェーハ19を検査するためのプローブ針28の先端部28Tが突出するように取り付けられる。固定部30は、例えば、エポキシ樹脂で構成することができる。固定部30は、プローブ針28がウェーハ19の入出力端子に接触した際の応力に耐えられるように所定の幅を有している。
次に、基板24と同軸線26との配置関係等について、図1、図2及び図4を用いて、詳細に説明する。図4は、図1の点線X領域を表面24T側と底面24B側から見た様子を示す図である。なお、図1には、固定部30から外径方向に向かって同軸線26がそれぞれ1本ずつ配置されているものとして簡略して描かれているが、実際には図2及び図4に示されるように同軸線26は複数本存在し、それぞれが対応する接触部22に直接接続されることとなる。
基板24において、カードホルダ16が配置される領域のうち、同軸線26が配置される領域には、複数の同軸線26を収納できる程度の幅を有する溝を形成するための溝部42が設けられている。溝部42の幅は、例えば、4.25mmとすることができ、深さは、例えば、1.5mmとすることができる。なお、溝部42は、図示しない切削治具等を用いて凹加工を施すことにより形成することができる。
また、基板24において、溝部42が設けられる領域のうち、接触部22に直接接続される同軸線26を通すための貫通孔を形成する貫通孔部44が設けられている。貫通孔部44は、同軸線26の外径DAallよりも少し大きい幅の径を有しており、接触部22の近傍に配置されている。例えば、貫通孔部44の孔の径は、1.5mmとすることができる。ここで、接触部22の近傍とは、同軸線26が表面24T側に沿って引き回される長さが短くなるような位置を意味する。接触部22の近傍に配置されるとは、例えば、同軸線26の接続対象先である接触部22と隣接する接触部22との間に貫通孔部44が配置されることが好ましい。なお、貫通孔部44は、図示しない穴あけ治具等を用いて形成することができる。
上記のように、溝部42及び貫通孔部44が形成された後、同軸線26は、カードホルダ16が配置されない領域において基板24の底面24Bを沿うように配置され、カードホルダ16が配置される領域において溝部42の上面42Tを沿うように配置しつつ、貫通孔部44を通って基板24の表面24T側に引き出され、内部導体32が接触部22と直接接続される。
続いて、ウェーハテストシステム14のプローブカード10の作用について説明する。プローブカード10では、上述したように、基板24のインピーダンスにマッチングされた同軸線26が引き伸ばされ、貫通孔部44を通って、同軸線26の内部導体32が接触部22に直接接続される。すなわち、従来技術のように、基板24内の接続配線25を介して接触部22と接続されることがない。これにより、同軸線26と基板24との間におけるインピーダンスに整合が取れるため、優れた高周波数特性を確保することができる。
次に、プローブカード10の参考実施例であるプローブカード11について説明する。図5は、プローバー8とプローブカード11とLSIテスタ12とを有するウェーハテストシステム15を示す図である。プローブカード11とプローブカード10との相違点を中心に説明する。
プローブカード11は、プローブカード10と異なり、溝部42が形成されていない。また、プローブカード11の貫通孔部45は、プローブカード10の貫通孔部44と位置が異なるため、その相違点について詳説する。
貫通孔部45は、カードホルダ16が配置される以外の領域、すなわち、カードホルダ16が配置されない領域において、基板24の底面24Bから表面24Tまで貫通するように設けられる。すなわち、貫通孔部45は、カードホルダ16よりもプローブカード11の内径側に設けられる。貫通孔部45は、同軸線26の外径DAallよりも少し大きい幅の径を有しており、例えば、貫通孔部45の孔の径は、1.5mmとすることができる。なお、貫通孔部45は、図示しない穴あけ治具等を用いて形成することができる。
上記のように、貫通孔部45が形成された後、同軸線26は、カードホルダ16が配置されない領域において基板24の底面24Bを沿うように配置され、貫通孔部45を通って基板24の表面24T側に引き出され後、接触部22に向かって基板24の表面24Tを沿うように配置された後、内部導体32が接触部22と直接接続される。
このように、プローブカード11においても、プローブカード10と同様に、基板24内の接続配線25を介することなく、同軸線26が接触部22に直接接続されている。したがって、プローブカード10と同様の効果を奏する。また、プローブカード11では、上記のように、同軸線26が基板24の表面24Tを沿うように配置されるものとして説明したが、このとき溝部42と同様の溝を基板24の表面24Tに形成し、当該溝に同軸線26が収納されるように同軸線26を配置し、内部導体32が接触部22と直接接続されるようにしてもよい。
なお、上記プローブカード10,11は、全てのプローブ針28と同軸線26と接触部22はLSIチップの高周波数のテストを行うために用いられるものとして説明したが、もちろん、その中の一部を低周波数のテストを行うために用いてもよい。このとき、高周波数用の同軸線26は、上記のように接触部22に直接接続して、低周波数用の同軸線26は従来技術と同様に接続配線25を介して接触部22に接続してもよいが、もちろん高周波数用及び低周波数用の同軸線26の全てを接触部22に直接接続してもよい。
また、上記プローブカード10,11のいずれにおいても、接触部22が配置される直下領域においてグランド層を設けない、あるいは、削除(抜き取る)処理を行うことで接触部22におけるインピーダンス特性が改善することが分かった。ここで、接触部22の直下領域とは、基板24のうち、接触部22を平面視した場合に、接触部22と重なる領域を意味する。また、グランド層は、基板24の内部に設けられる配線である。グランド層は、接地されて0V電位(グランドレベル)となっており、外部からのノイズを遮断するシールド効果を有する。
図6の左上下図は、接触部22の直下領域において、グランド層を抜き取る処理を行わない場合の平面図及びインピーダンス特性図を示している。図6の真ん中上下図は、接触部22の直下領域において、グランド層を抜き取る処理を行い、接触部22の径とグランド層を抜き取った領域46とがほぼ同じ面積となる場合の平面図及びインピーダンス特性図を示している。図6の右側上下図は、接触部22の直下領域において、グランド層を抜き取る処理を行い、グランド層を抜き取った領域46が接触部22の径よりも大きい面積となる場合の平面図及びインピーダンス特性図を示している。なお、図6の各下図は、特性インピーダンスを測定する方法として知られるTDR(Time Domain Reflectometry)法によって測定されたインピーダンス特性図である。
図6の左図に示されるように、接触部22の直下領域にグランド層を抜き取る処理を行わない場合は、接触部22におけるインピーダンスは約24Ωである。これに対し、図6の真ん中の図に示されるように、接触部22の直下領域にグランド層を抜き取る処理を行い、接触部22の径とグランド層を抜き取った領域46とがほぼ同じ面積となる場合は、接触部22におけるインピーダンスは約30Ωとなる。さらに、図6の右図に示されるように、接触部22の直下領域にグランド層を抜き取る処理を行い、グランド層を抜き取った領域46が接触部22の径よりも大きい面積となる場合は、接触部22におけるインピーダンスは約40Ωとなる。
上記のことから、グランド層を抜き取る処理を行わない場合に比べ、接触部22の直下領域におけるグランド層を抜き取ることで、接触部22のインピーダンスをより理想的なインピーダンス(基板24及び同軸線26と整合するインピーダンス(例えば、50Ω))に近づけることができる事が分かった。また、グランド層を抜き取る場合においても、接触部22の径よりも大きくすることで、さらに理想的なインピーダンスにより近づけることができる事が分かった。このようにグランド層を抜き取ることでインピーダンスが改善するのは、接触部22とグランド層との間において存在し、インピーダンス特性に悪影響を与える浮遊容量をグランド層の削除により実現することができためである。このように、接触部22の直下領域におけるグランド層を抜き取ることで、接触部22におけるインピーダンスを改善し、優れた高周波数特性を確保することができる。
なお、ここでは、接触部22とグランド層を抜き取った領域46との間には、他の領域が設けられていないものとして説明したが、接触部22と領域46との間にその他の領域が設けられていてもよい。例えば、接触部22が設けられる表面24Tとグランド層との間に電源層、信号層又はダミー層が配置されている場合に、これらの層のうち、接触部22の直下領域が領域46とほぼ同じ大きさに抜き取られた場合であっても同様の効果を奏する。
なお、プローブカード10,11は、カンチレバー型であるとして説明したが、その他の構造であってもよく、例えば、垂直型、ブレード型等、その他の構造であっても同様の効果を奏する。
8 プローバー、9,10,11 プローブカード、12 LSIテスタ、14,15 ウェーハテストシステム、16 カードホルダ、18 ウェハチャック、19 ウェーハ、20 接触ピン、22 接触部、24 基板、25 接続配線、25s スタブ、26 同軸線、28 プローブ針、28E 基端部、28T 先端部、30 固定部、32 内部導体、34 誘電体、36 外側導体、38 保護被覆、40 連結部、42 溝部、44,45 貫通孔部。

Claims (2)

  1. 検査装置が有する接触ピンが接触する複数の接触部が配設された基板表面である第1の板面、及び前記第1の板面と反対側の基板底面である第2の板面を有する基板であって、前記第1の板面と前記第2の板面との間の基板内部に配設されグランド層を含む基板と、
    前記検査装置によって検査される対象の被検査部に接触するためのプローブ針と、
    前記第2の板面に配設され、前記プローブ針の中間部分固定された固定部と、
    中心導体と外側導体とを有し、前記中心導体の一端が前記プローブ針と接続され、前記中心導体の他端が前記接触部に直接接続され同軸線と、
    前記第2の板面において前記基板を支持するための支持部が配置される領域のうち、前記同軸線が配置される領域の前記第2の板面に設けられた溝部であって前記同軸線を複数本配置するための凹加工が施された溝底面を有する溝部と、
    前記基板の前記第2の板面の前記溝部の前記溝底面から、前記基板の第1の板面側の前記複数の接触部の内で互いに隣接する接触部の間へ貫通した状態の貫通孔部であって、前記接触部に直接接続される前記中心導体を有する前記同軸線を通すための貫通孔部と、
    を備え、
    前記基板の前記第1の板面において、前記貫通孔部を通った後の状態の前記同軸線は、前記中心導体の他端が前記接触部に接続され、
    前記基板内部に配設されていた前記グランド層のうち、前記第1の板面の側から前記接触部を平面視したときに前記接触部と重なる領域である接触部直下領域の部分の前記グランド層が削除されている、プローブカード。
  2. 請求項1に記載のプローブカードにおいて、
    前記基板は、前記接触部直下領域においてグランド層が削除された領域の面積が前記接触部直下領域の面積以上である、プローブカード。
JP2012124813A 2012-05-31 2012-05-31 プローブカード Active JP6199010B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012124813A JP6199010B2 (ja) 2012-05-31 2012-05-31 プローブカード
TW102112637A TWI572865B (zh) 2012-05-31 2013-04-10 探針卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012124813A JP6199010B2 (ja) 2012-05-31 2012-05-31 プローブカード

Publications (2)

Publication Number Publication Date
JP2013250145A JP2013250145A (ja) 2013-12-12
JP6199010B2 true JP6199010B2 (ja) 2017-09-20

Family

ID=49848975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012124813A Active JP6199010B2 (ja) 2012-05-31 2012-05-31 プローブカード

Country Status (2)

Country Link
JP (1) JP6199010B2 (ja)
TW (1) TWI572865B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913019A (zh) * 2017-09-15 2020-11-10 中华精测科技股份有限公司 探针卡装置的圆形探针
KR101895012B1 (ko) * 2017-10-12 2018-09-05 심민섭 삽입형 고주파수 신호 전송커넥터 및 상기 삽입형 고주파수 신호 전송커넥터를 사용하는 프로브카드
TWI640790B (zh) * 2018-02-26 2018-11-11 新加坡商美亞國際電子有限公司 測試用電路板及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911361A (en) * 1974-06-28 1975-10-07 Ibm Coaxial array space transformer
JPS60139276U (ja) * 1984-02-24 1985-09-14 日本電子材料株式会社 プロ−ブカ−ド
JPS6156981A (ja) * 1984-08-27 1986-03-22 Nec Corp 半導体検査装置
JPS6449236A (en) * 1987-08-20 1989-02-23 Tokyo Electron Ltd Prober
JPH11248748A (ja) * 1998-03-05 1999-09-17 Advantest Corp プローブカード
US7595651B2 (en) * 2007-02-13 2009-09-29 Mpi Corporation Cantilever-type probe card for high frequency application
JP2008205282A (ja) * 2007-02-21 2008-09-04 Toshiba Corp プローブカード
JP2008226880A (ja) * 2007-03-08 2008-09-25 Micronics Japan Co Ltd 回路基板およびこれを用いた電気的接続装置
JP2008232883A (ja) * 2007-03-22 2008-10-02 Yokogawa Electric Corp 半導体検査装置

Also Published As

Publication number Publication date
TWI572865B (zh) 2017-03-01
JP2013250145A (ja) 2013-12-12
TW201350861A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
CN105307380B (zh) 关于印刷电路板的层深度感测的步进钻孔测试结构
US10928422B2 (en) Semiconductor testing apparatus
US20010008377A1 (en) Non-contact board inspection probe
US8378346B2 (en) Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer
CN102396299A (zh) 反钻验证部件
JP5374079B2 (ja) 検査用接触構造体
TWI620940B (zh) 探針卡及其多重訊號傳輸板
JP5572066B2 (ja) テスト用ボード
JP6199010B2 (ja) プローブカード
KR20090082783A (ko) Eds 공정용 프로브 카드 어셈블리
US20220178969A1 (en) Probe device and method of assembling the same
JP2010122139A (ja) 高周波プローブカード
JP6109060B2 (ja) プリント基板検査装置
KR20190130603A (ko) 전기적 접속 장치
US8466704B1 (en) Probe cards with minimized cross-talk
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
CN110557882B (zh) 用于传输并供测试高速信号的电路板
US6891392B2 (en) Substrate impedance measurement
JP2013250142A (ja) プローブカード
JPH0964126A (ja) ウェーハプローバ用接続リング
US6717423B1 (en) Substrate impedance measurement
JP2006308528A (ja) プローブカード
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
CN118057183A (zh) 高频测试用探针卡
JP2008135623A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170823

R150 Certificate of patent or registration of utility model

Ref document number: 6199010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250