JP4668782B2 - 実装基板の製造方法 - Google Patents

実装基板の製造方法 Download PDF

Info

Publication number
JP4668782B2
JP4668782B2 JP2005363411A JP2005363411A JP4668782B2 JP 4668782 B2 JP4668782 B2 JP 4668782B2 JP 2005363411 A JP2005363411 A JP 2005363411A JP 2005363411 A JP2005363411 A JP 2005363411A JP 4668782 B2 JP4668782 B2 JP 4668782B2
Authority
JP
Japan
Prior art keywords
layer
mounting
wiring
support substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005363411A
Other languages
English (en)
Other versions
JP2007165776A5 (ja
JP2007165776A (ja
Inventor
功一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005363411A priority Critical patent/JP4668782B2/ja
Priority to US11/610,244 priority patent/US7410837B2/en
Priority to TW095147046A priority patent/TW200730065A/zh
Publication of JP2007165776A publication Critical patent/JP2007165776A/ja
Publication of JP2007165776A5 publication Critical patent/JP2007165776A5/ja
Application granted granted Critical
Publication of JP4668782B2 publication Critical patent/JP4668782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、半導体チップが実装された実装基板の製造方法に関する。
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化などが求められている。
半導体チップを実装する方法については様々なタイプの方法が提案されているが、例えば半導体チップをフリップチップ実装する方法がある（例えば特許文献１参照）。このようなフリップチップ実装技術を用いて、さらに半導体チップが実装基板に内蔵されるような実装基板を構成することも可能である。
特開平１１−１１２１５２号公報
しかし、半導体チップが実装された実装基板を形成する場合には、以下に示すような製造上の不具合が生じる場合があった。
図１Ａ〜図１Ｃは、半導体チップを実装する実装基板を製造する手順の一例を示す図である。
まず、図１Ａに示す工程において、例えばプリプレグ材よりなるコア基板１１の両面に、導電層（例えば銅箔など）１２、１３が形成されてなる支持基板を用意する。
次に、図１Ｂに示す工程において、前記導電層１２上に、該導電層１２を給電経路とした電解メッキにより、Ａｕ／Ｎｉ／Ｃｕよりなる、パターニングされた接続層１４を形成する。
次に、図１Ｃに示す工程において、前記接続層１４を覆うように、前記導電層１２上に、絶縁層（ビルドアップ層）１５を形成する。以下の工程においては、前記導電層１２および前記接続層１４を給電経路として、例えば電解メッキ法により該接続層１４上にビアプラグやパターン配線を形成して配線部を構成し、当該配線部に半導体チップを実装する。
しかし、上記の構造においては、半導体チップが実装されるための個々の配線部が、前記導電層１２により電気的に接続された状態で半導体チップが実装されるため、個々の配線部の接続試験（ショート・オープン・テスト、ＳＯＴと記載する場合がある）の実施が困難である問題があった。
例えば上記の場合、配線部の接続試験は、半導体チップを実装した後で、支持基板が除去された後に行うことになる。このため、半導体チップが実装基板に実装された後で回路（配線）の不具合が検出されることになり、不具合を有する実装基板に高価な半導体チップが実装されてしまうことになる。この場合、半導体チップを廃棄しなければならない問題が発生するため、製造コストが高くなってしまう懸念があった。
そこで、本発明では、上記の問題を解決した、新規で有用な実装基板の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、半導体チップが実装された実装基板であって、半導体チップに接続される配線部の信頼性が高い実装基板を、良好な歩留まりで製造することである。
本発明は、上記の課題を、半導体チップが実装された実装基板の製造方法であって、絶縁材料よりなる支持基板を貫通する第１のビアプラグを形成し、前記支持基板の第１の面に、前記第１のビアプラグに接続される第１の導電パターンを形成し、前記支持基板の第２の面に、導電層を形成する工程と、前記第１の導電パターン上に接続層を形成した後、前記支持基板の第１の面に、前記第１の導電パターンの側面及び前記接続層を覆うように絶縁層を形成し、前記絶縁層に、前記接続層に達するビアホールを形成し、前記導電層を給電層として、前記ビアホールに第２のビアプラグと、前記絶縁層上に前記第２のビアプラグに接続されるパターン配線と、を形成することで、電解メッキにより配線部を形成する配線部形成工程と、前記導電層をパターニングすることで、前記第１のビアプラグと個別に接続される第２の導電パターンを形成するパターニング工程と、前記第２の導電パターンと前記パターン配線との間の接続試験を行う試験工程と、前記配線部に半導体チップを実装する実装工程と、前記実装工程の後に、前記絶縁層の下面及び前記第１の導電パターンの下面を露出させるように前記支持基板を除去する除去工程と、を有することを特徴とする実装基板の製造方法により、解決する。
本発明によれば、半導体チップが実装された実装基板であって、半導体チップに接続される配線部の信頼性が高い実装基板を、良好な歩留まりで製造することが可能となる。
また、前記支持基板の前記第１の面には、前記ビアプラグととともに電解メッキの給電経路となる別の導電パターンが形成され、当該別の導電パターンは前記除去工程の後、除去されると、前記配線部の形成のための給電経路の構成が容易となる。
また、前記実装工程の後に、前記支持基板の前記第２の面に、別の給電層を形成する給電層形成工程と、前記別の給電層から給電することで、電解メッキにより、前記配線部上に上層配線部を形成する上層配線部形成工程と、をさらに有し、当該上層配線部形成工程の後で前記除去工程が実施されると、配線部の信頼性が高く、多層配線構造を有する実装基板を良好な歩留まりで製造することが可能となる。
また、前記配線部は、前記第１の面に形成された第１の絶縁層に形成され、前記上層配線部は、当該第１の絶縁層上に形成された第２の絶縁層に形成されると、配線部の信頼性が高く、多層配線構造を有する実装基板を良好な歩留まりで製造することが可能となる。
また、前記除去工程では、前記支持基板を研磨により除去すると、当該支持基板の除去が容易となる。
本発明によれば、半導体チップが実装された実装基板であって、半導体チップに接続される配線部の信頼性が高い実装基板を、良好な歩留まりで製造することが可能となる。
本発明は、半導体チップが実装された実装基板の製造方法であって、１）絶縁材料よりなる支持基板の第１の面に、該支持基板の第２の面に形成された給電層から該支持基板を貫通するビアプラグを介して給電することで、電解メッキにより配線部を形成する配線部形成工程と、２）前記給電層をパターニングすることで、前記ビアプラグを介して前記配線部に接続される導電パターンを形成するパターニング工程と、３）前記導電パターンを用いて、前記配線部の接続試験を行う試験工程と、４）前記配線部に半導体チップを実装する実装工程と、５）前記支持基板を除去する除去工程と、を有することを特徴としている。
従来の実装基板の製造方法では、半導体チップが接続される配線部を電解メッキで形成した後、電解メッキのための給電層によって個々の配線部が電気的に接続された状態で半導体チップが実装されていた。このため、半導体チップを実装する前に個々の配線部の接続試験を実施することが困難であり、配線部の接続の不具合を有する実装基板に高価な半導体チップが実装されてしまう問題が生じていた。
一方、本発明による実装基板の製造方法では、半導体チップが実装される前に当該配線部の接続試験（ＳＯＴ）を実施することが可能となる。このため、半導体チップに接続される配線部の信頼性が高い実装基板を良好な歩留まりで製造することが可能となる。また、配線部の不具合を有する基板に半導体チップが実装されてしまうという、製造上の問題が発生する確率が抑制される。
次に、本発明の具体的な製造方法の一例を、図面に基づき以下に説明する。
図２Ａ〜図２Ｋは、実施例１による実装基板の製造方法を手順を追って示した図である。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がる。
まず、図２Ａに示す工程において、例えばプリプレグ材などの絶縁材料よりなる支持基板（コア基板）１０１に該支持基板１０１を貫通するビアプラグ１０２を形成する。また、該支持基板１０１の第１の面（後の工程において半導体チップが実装される側の面）に、該ビアプラグ１０２に個別に接続される、例えばＣｕよりなる導電パターン１０３と、該支持基板１０１の第２の面全体に、例えばＣｕよりなる導電層（給電層）１０４を形成する。
また、上記の場合において、支持基板１０１に予め銅箔が形成されているものを用いて、上記の構造を形成してもよい。
次に、図２Ｂに示す工程において、前記導電層（給電層）１０４、前記ビアプラグ１０２、および前記導電パターン１０３を給電経路とする電解メッキ法により、当該導電パターン１０３上に、Ａｕ層１０５Ａ、Ｎｉ層１０５Ｂ、およびＣｕ層１０５Ｃが積層されてなる接続層１０５を形成する。当該接続層１０５は、後の工程において形成されるビアプラグと、半田バンプなどの電気的な接続手段の接続（密着）を良好とする機能を有する。
次に、図２Ｃに示す工程において、前記接続層１０５を覆うように、前記支持基板１０１の第１の面上に、例えばビルドアップ樹脂（エポキシ樹脂またはポリイミド樹脂など）よりなる絶縁層１０６を形成する。
次に、図２Ｄに示す工程において、前記絶縁層１０６に前記接続層１０５に到達するビアホールを形成する。さらに、前記導電層１０４、前記ビアプラグ１０２、前記導電パターン１０３、および前記接続層１０５を給電経路として、Ｃｕの電解メッキ法によって、該ビアホールにビアプラグ１０７Ａと、該絶縁層１０６上に該ビアプラグ１０７Ａに接続されるパターン配線１０７Ｂを形成する。このようにして、前記接続層１０５、前記ビアプラグ１０７Ａ，および前記パターン配線１０７Ｂで構成される配線部１０７が形成される。
このように前記配線部１０７は、前記支持基板１０１の第２の側（半導体チップが実装される側の反対側）に、実質的に全面に形成された導電層（給電層）１０４を給電経路とする電解メッキ法により形成される。前記導電層１０４は、個別に形成される複数の前記配線部１０７に対する共通の給電経路となるため、微細な配線部１０７を電解メッキ法によって効率よく形成することが可能となっている。
次に、前記導電層１０４を、例えばパターンマスクを用いたエッチングによってパターニングし、前記ビアプラグ１０２にそれぞれ個別に接続されるような複数の導電パターン１０４Ａを形成する。
次に、図２Ｅに示す工程において、前記導電パターン１０４Ａと前記配線部１０７（パターン配線１０７Ｂ）にプローブＰｒを接触させ、前記導電パターン１０４Ａを用いた、前記配線部１０７の接続試験（ＳＯＴ）を実施する。このように、前記導電層１０４をパターニングすることで、前記配線部１０７に対して個々に接続試験（ＳＯＴ）を行うことが可能になる。例えば、本工程において不具合が検出された基板は、製造ラインから除外されるか、または所定の配線の修正が実施される。
次に、図２Ｆに示す工程において、半田バンプやＡｕスタッドバンプなどの接続部１０９が形成された半導体チップ１０８を前記配線部１０７に実装する。この場合、前記接続部１０９と前記パターン配線１０７Ｂが電気的に接続されるようにする。また、実装後は、前記半導体チップ１０８と前記絶縁層１０６の間に、アンダーフィル１１０が浸透されることが好ましい。
次に、図２Ｇに示す工程において、前記半導体チップ１０８と前記パターン配線１０７Ｂを覆うように、前記絶縁層１０６上に、例えばビルドアップ樹脂（エポキシ樹脂またはポリイミド樹脂など）よりなる絶縁層１１１を形成する。
次に、図２Ｈに示す工程において、前記支持基板１０１の第２の面に、例えばスパッタリング法や無電解メッキ法などにより、例えばＣｕよりなる導電層（給電層）１０４Ｂを形成する。前記導電層１０４Ｂは、個別にパターニングされた前記導電パターン１０４Ａを、再び電気的に接続する。当該導電層１０４Ｂは、前記配線部１０７の上層に配線部を電解メッキ法により形成するための給電層（給電経路）となる。
次に、前記絶縁層１１１に前記配線部１０７（前記パターン配線１０７Ｂ）に到達するビアホールを形成する。さらに、前記導電層１０４、前記ビアプラグ１０２、前記導電パターン１０３、および前記配線部１０７を給電経路として、Ｃｕの電解メッキ法によって、該ビアホールにビアプラグ１１２Ａと、該絶縁層１１１上に該ビアプラグ１１２Ａに接続されるパターン配線１１２Ｂを形成する。このようにして、前記ビアプラグ１１２Ａ，および前記パターン配線１１２Ｂを含む配線部１１２が、前記配線部１０７の上層に形成される。
このように、半導体チップが実装された後で、再び支持基板１０１に導電層１０４Ｂを形成することで、前記配線部１０７の上層に、電解メッキ法によって前記配線部１１２を効率よく形成することが可能となる。
次に、図２Ｉに示す工程において、前記絶縁層１１１上に、前記パターン配線１１２Ｂの一部が露出する開口部を有するソルダーレジスト層１１３を形成する。さらに前記ソルダーレジスト層１１３より露出した前記パターン配線１１２Ｂ上に、前記導電層１０４Ｂ、前記導電パターン１０４Ａ、前記ビアプラグ１０２、前記導電パターン１０３、前記配線部１０７、１１２を給電経路とした電解メッキ法によって、例えばＮｉ／Ａｕ層よりなる接続層１１４を形成する。この場合、前記配線部１１２は、前記ビアプラグ１１２Ａ，前記パターン配線１１２Ｂに加えて前記接続層１１４を含むように構成される。
次に、図２Ｊに示す工程において、前記ビアプラグ１０２、前記導電パターン１０４Ａ，および前記導電層１０４Ｂが形成された前記支持基板１０１を、例えば研磨により除去する。また、前記支持基板１０１の除去方法は研磨に限定されるものではないが、前記支持基板１０１と前記絶縁層１０６の硬度が異なるため、研磨によれば当該支持基板１０１を容易に除去することが可能である。
また、実装基板を支持基板上で形成することで、実装基板の平面度が良好に保持され、その後の工程において支持基板が除去されることで、実装基板の薄型化が可能となる効果を奏する。
次に、図２Ｋに示す工程において、前記支持基板１０１を除去したことで露出した前記導電パターン１０３をエッチングにより除去する。次に、前記絶縁層１０６を覆うように、前記接続層１０５が露出する開口部を有するソルダーレジスト層１１５を形成し、露出した前記接続層１０５に半田ボール１１６を形成する。
このようにして、本実施例による、半導体チップが内蔵（実装）されてなる実装基板１００を形成することができる。
上記の製造方法では、支持基板１０１の第２の面（裏面）の導電層１０４から給電することで、半導体チップを実装する配線部１０７を、支持基板１０１の第１の面（表面）に電解メッキ法で形成することが可能となっている。さらに、当該導電層１０４をパターニングすることで、半導体チップが実装される前に当該半導体チップが実装される配線部１０７の接続試験（ＳＯＴ）を実施することが可能となっている。
このため、半導体チップに接続される配線部１０７の信頼性が高くなり、また実装基板１００を製造する場合の製造の歩留まりが良好となる。また、不具合を有する配線部１０７に対して高価な半導体チップが実装されてしまうという、製造上の問題が発生する確率が抑制される。
また、半導体チップを実装した後（図２Ｆの工程の後）には、図２Ｈに示したように、再び支持基板１０１の裏面に導電層（給電層）１０４Ｂを形成することで、前記配線部１０７の上層に、電解メッキによって配線部１１２を形成することが可能になっている。このように、本実施例による製造方法では、必要に応じた層数の多層配線を電解メッキにより、形成することが可能になっている。
また、上記の導電層１０４Ｂが形成されることで、例えば静電気などにより、実装された半導体チップが破壊されることを防止する効果も奏する。
また、本実施例による製造方法においては、給電層と電解メッキにより形成される配線部が支持基板の同じ面の側にある場合に比べて、絶縁層やデバイスなどが受けるダメージが少ないメリットがある。
例えば、給電層と配線部が同じ面の側にある場合とは、まず給電層を無電解メッキによって形成した後、該給電層上に電解メッキにより配線部を形成し、該給電層（無電解メッキ層）をエッチングにより除去する場合である。この場合、絶縁層（例えばビルドアップ層やソルダーレジスト層）上に形成された給電層をエッチングで除去する必要があるため、当該絶縁層がダメージを受ける場合がある。また、半導体チップが実装された後では、半導体チップがダメージを受ける可能性も考えられる。
一方、本実施例による実装基板の製造方法では、給電層は支持基板の裏面に形成され、さらに後の工程において支持基板は除去されるため、配線部が形成される絶縁層や、実装された半導体などが受けるダメージが少ないメリットがある。
このため、半導体チップが実装された後でさらに絶縁層（絶縁層１１１）や配線部（配線部１１２）が形成される場合には、本実施例による実装基板の製造方法は特に好ましい方法である。
また、上記に示した配線部の構造や絶縁層の層数などは、例えば次に示すように必要に応じて様々に変更することが可能である。
図３は、本発明の実施例２による実装基板の製造方法を示す図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
本実施例による実装基板の製造方法では、まず図３に示す工程に至るまでは、実施例１の図２Ａ〜図２Ｅの工程を実施する。
次に、図３に示す工程において、前記支持基板１０１の第２の面に、例えばスパッタリング法や無電解メッキ法などにより、例えばＣｕよりなる導電層（給電層）１０４Ｃを形成する。前記導電層１０４Ｃは、個別にパターニングされた前記導電パターン１０４Ａを、再び電気的に接続する。
次に、前記絶縁層１０６上に、前記パターン配線１０７Ｂの一部が露出する開口部を有するソルダーレジスト層１１７を形成する。さらに前記ソルダーレジスト層１１７より露出した前記パターン配線１０７Ｂ上に、前記導電層１０４Ｃ、前記ビアプラグ１０２、および前記導電パターン１０４Ａ，１０３を給電経路とした電解メッキ法によって、例えばＮｉ／Ａｕ層よりなる接続層１１５を形成する。このようにして、前記接続層１０５、前記ビアプラグ１０７Ａ，前記パターン配線１０７Ｂ，および前記接続層１１５より構成される配線部１１６が形成される。
次に、実施例１の図２Ｊ〜図２Ｋと同様の工程を実施して支持基板を除去することで、実装基板を形成することができる。
このように、配線部の構造や絶縁層の層数などは、必要に応じて様々に変更することが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、半導体チップが実装された実装基板であって、半導体チップに接続される配線部の信頼性が高い実装基板を、良好な歩留まりで製造することが可能となる。
実装基板の製造方法の一例を示す図（その１）である。 実装基板の製造方法の一例を示す図（その２）である。 実装基板の製造方法の一例を示す図（その３）である。 実施例１による実装基板の製造方法を示す図（その１）である。 実施例１による実装基板の製造方法を示す図（その２）である。 実施例１による実装基板の製造方法を示す図（その３）である。 実施例１による実装基板の製造方法を示す図（その４）である。 実施例１による実装基板の製造方法を示す図（その５）である。 実施例１による実装基板の製造方法を示す図（その６）である。 実施例１による実装基板の製造方法を示す図（その７）である。 実施例１による実装基板の製造方法を示す図（その８）である。 実施例１による実装基板の製造方法を示す図（その９）である。 実施例１による実装基板の製造方法を示す図（その１０）である。 実施例１による実装基板の製造方法を示す図（その１１）である。 実施例２による実装基板の製造方法を示す図である。
符号の説明
１０１ コア基板
１０２ ビアプラグ
１０３、１０４Ａ 導電パターン
１０４ 導電層
１０４Ａ，１０４Ｂ 導電層
１０５ 接続層
１０６，１１１ 絶縁層
１０７Ａ，１１２Ａ ビアプラグ
１０７Ｂ，１１２Ｂ パターン配線
１０７，１１２，１１６ 配線部
１０８ 半導体チップ
１０９ 接続部
１１０ アンダーフィル
１１３，１１５，１１７ ソルダーレジスト層
１１４ 接続層

Claims (5)

  1. 半導体チップが実装された実装基板の製造方法であって、
    絶縁材料よりなる支持基板を貫通する第１のビアプラグを形成し、前記支持基板の第１の面に、前記第１のビアプラグに接続される第１の導電パターンを形成し、前記支持基板の第２の面に、導電層を形成する工程と、
    前記第１の導電パターン上に接続層を形成した後、前記支持基板の第１の面に、前記第１の導電パターンの側面及び前記接続層を覆うように絶縁層を形成し、前記絶縁層に、前記接続層に達するビアホールを形成し、前記導電層を給電層として、前記ビアホールに第２のビアプラグと、前記絶縁層上に前記第２のビアプラグに接続されるパターン配線と、を形成することで、電解メッキにより配線部を形成する配線部形成工程と、
    前記導電層をパターニングすることで、前記第１のビアプラグと個別に接続される第２の導電パターンを形成するパターニング工程と、
    前記第２の導電パターンと前記パターン配線との間の接続試験を行う試験工程と、
    前記配線部に半導体チップを実装する実装工程と、
    前記実装工程の後に、前記絶縁層の下面及び前記第１の導電パターンの下面を露出させるように前記支持基板を除去する除去工程と、を有することを特徴とする実装基板の製造方法。
  2. 前記支持基板の前記第１の面には、前記第１のビアプラグとともに電解メッキの給電経路となる第１の導電パターンが形成され、当該第１の導電パターンは前記除去工程の後、除去されることを特徴とする請求項１記載の実装基板の製造方法。
  3. 前記実装工程の後に、
    前記支持基板の前記第２の面に、別の給電層を形成する給電層形成工程と、
    前記別の給電層から給電することで、電解メッキにより、前記配線部上に上層配線部を形成する上層配線部形成工程と、をさらに有し、
    当該上層配線部形成工程の後で前記除去工程が実施されることを特徴とする請求項１または２記載の実装基板の製造方法。
  4. 前記配線部は、前記第１の面に形成された第１の絶縁層に形成され、前記上層配線部は、当該第１の絶縁層上に形成された第２の絶縁層に形成されることを特徴とする請求項３記載の実装基板の製造方法。
  5. 前記除去工程では、前記支持基板を研磨により除去することを特徴とする請求項１乃至４のうち、いずれか１項記載の実装基板の製造方法。
JP2005363411A 2005-12-16 2005-12-16 実装基板の製造方法 Active JP4668782B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005363411A JP4668782B2 (ja) 2005-12-16 2005-12-16 実装基板の製造方法
US11/610,244 US7410837B2 (en) 2005-12-16 2006-12-13 Method of manufacturing mounting substrate
TW095147046A TW200730065A (en) 2005-12-16 2006-12-15 Method of manufacturing mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005363411A JP4668782B2 (ja) 2005-12-16 2005-12-16 実装基板の製造方法

Publications (3)

Publication Number Publication Date
JP2007165776A JP2007165776A (ja) 2007-06-28
JP2007165776A5 JP2007165776A5 (ja) 2008-11-13
JP4668782B2 true JP4668782B2 (ja) 2011-04-13

Family

ID=38174163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005363411A Active JP4668782B2 (ja) 2005-12-16 2005-12-16 実装基板の製造方法

Country Status (3)

Country Link
US (1) US7410837B2 (ja)
JP (1) JP4668782B2 (ja)
TW (1) TW200730065A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201325338A (zh) * 2011-12-14 2013-06-16 Wistron Corp 避免金手指結構沾錫之電路板
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US9508703B2 (en) * 2014-04-30 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked dies with wire bonds and method
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119131A (ja) * 1999-10-20 2001-04-27 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2004047666A (ja) * 2002-07-11 2004-02-12 Dainippon Printing Co Ltd 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法
JP2004247475A (ja) * 2003-02-13 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005101035A (ja) * 2003-09-22 2005-04-14 Toppan Printing Co Ltd 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板
JP2005315775A (ja) * 2004-04-30 2005-11-10 Fujitsu Autom Ltd 片面移動式プローブを用いた４端子検査方法及び４端子検査用治具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112152A (ja) 1997-10-03 1999-04-23 Matsushita Electric Ind Co Ltd フリップチップ実装の多層プリント基板
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119131A (ja) * 1999-10-20 2001-04-27 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2004047666A (ja) * 2002-07-11 2004-02-12 Dainippon Printing Co Ltd 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法
JP2004247475A (ja) * 2003-02-13 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005101035A (ja) * 2003-09-22 2005-04-14 Toppan Printing Co Ltd 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板
JP2005315775A (ja) * 2004-04-30 2005-11-10 Fujitsu Autom Ltd 片面移動式プローブを用いた４端子検査方法及び４端子検査用治具

Also Published As

Publication number Publication date
TW200730065A (en) 2007-08-01
US7410837B2 (en) 2008-08-12
US20070141758A1 (en) 2007-06-21
JP2007165776A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
US7838779B2 (en) Wiring board, method for manufacturing same, and semiconductor package
US7626270B2 (en) Coreless package substrate with conductive structures
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US7435618B2 (en) Method to manufacture a coreless packaging substrate
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
US20030102547A1 (en) Semiconductor device and production method thereof
US7226807B2 (en) Method of production of circuit board utilizing electroplating
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
KR20060061227A (ko) 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
US7419850B2 (en) Method to manufacture a coreless packaging substrate
JP4668782B2 (ja) 実装基板の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
TW201635869A (zh) 具有預先定義貫孔圖案之電子封裝以及其製造和使用方法
JP4718305B2 (ja) 配線基板の製造方法および半導体装置の製造方法
KR100959859B1 (ko) 전자부품 내장 기판 형성방법
JP2007220873A (ja) 半導体装置及びその製造方法
JP2016111350A (ja) 電子パッケージとその作製方法および使用方法
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
Hung et al. Processing characteristics and reliability of embedded DDR2 memory chips

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150