JP2010537403A - メッキによって形成されたポストを有する相互接続要素 - Google Patents

メッキによって形成されたポストを有する相互接続要素 Download PDF

Info

Publication number
JP2010537403A
JP2010537403A JP2010521052A JP2010521052A JP2010537403A JP 2010537403 A JP2010537403 A JP 2010537403A JP 2010521052 A JP2010521052 A JP 2010521052A JP 2010521052 A JP2010521052 A JP 2010521052A JP 2010537403 A JP2010537403 A JP 2010537403A
Authority
JP
Japan
Prior art keywords
metal
post
conductive
posts
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010521052A
Other languages
English (en)
Inventor
クォン，ジンス
仁誉 遠藤
モラン，ショーン
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2010537403A publication Critical patent/JP2010537403A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明によれば、その上側に超小型電子素子または配線の少なくとも１つを有する他の要素（１７２）と導電的な相互接続をするための相互接続要素（１７０，１９０）が提供される。相互接続要素は、主面を有する誘電体要素（１８７）を備えている。この誘電体要素の主面（１７６）を越えて、複数の露出した金属ポスト（１３０）を備えているメッキされた層（１３０，１９２）が外方に突出している。金属ポストのいくつかは、誘電体要素（１８７）によって、互いに電気的に絶縁されている。相互接続要素は、典型的には、金属ポストに導電的に連通している複数の端子（１５１）を備えている。これらの端子は、誘電体要素（１８７）を介して金属ポスト（１３０）に接続されている。ポストは、マンドレル（１２０）の露出した共平面およびマンドレルの開口（１０２）の内面上に金属（１２２，１２４）をメッキすることによって形成されるようになっており、その後、マンドレルが除去される。

Description

［関連出願の相互参照］
本出願は、（２００７年８月１５日に出願された）米国仮出願第６０／９６４，８２３号および（２００７年１１月２６日に出願された）米国仮出願第６０／００４，３０８号の出願日の利益を主張するものであり、これらの開示内容は、参照することによって、ここに含まれるものとする。
［技術分野］
本出願は、超小型電子相互接続要素および超小型電子アセンブリ、ならびにそれらの製造方法に関し、さらに詳細には、突出している金属ポスト、特に、メッキによって形成された金属ポストを有する超小型電子相互接続要素および超小型電子アセンブリに関する。
現在、ファインピッチ（fine-pitch）接点を有する超小型電子要素とのフリップチップ相互接続のための相互接続要素、例えば、チップキャリア、パッケージ基板、多チップモジュールの基板、および他の同様の要素を提供することが必要とされている。はんだ対はんだ相互接続（solder-to-solder interconnection）、例えば、高融点はんだバンプのアレイまたはスクリーン印刷技術のような従来技術では、特に、導電性バンプのピッチが１５０μｍよりも小さい場合、十分な容積の導電性バンプを形成することが、ますます困難になってきている。
本発明の態様によれば、その上側に超小型電子素子または配線の少なくとも１つを有する他の要素と導電的な相互接続をするための相互接続要素（interconnection element）、例えば、パッケージ基板、回路パネル、または他のこのような要素が提供されることになる。相互接続要素は、主面を有するシート状の誘電体要素を備えることができる。誘電体要素上には、誘電体要素の主面を越えて外方に突出する複数の露出した金属ポストを備えるメッキされた金属層が設けられている。金属ポストのいくつかまたは全ては、誘電体要素によって、互いに電気的に絶縁されていてもよい。金属ポストは、マンドレルの露出した共平面の部分とマンドレルの開口の内面とに金属をメッキし、続いて、マンドレルを除去することによって、形成することができる。相互接続要素は、金属ポストと導電的に連通している複数の端子をさらに備え得る。端子は、誘電体要素を介して金属ポストに接続され得る。
一実施形態によれば、相互接続要素は、誘電体要素の主面に沿った少なくとも一つの方向に延在する複数の金属配線トレースを備えている。金属配線トレースの１つまたは複数が、金属ポストから電気的に絶縁されていてもよいし、配線トレースの１つまたは複数が、ポストに導電的に接続されていてもよい。代替的に、金属配線トレースの１つ、いくつか、または全てが、ポストから電気的に絶縁されていてもよい。誘電体要素の一部が、このような金属配線トレースをポストから電気的に絶縁するために、例えば、誘電体要素の主面に沿った１つまたは複数の方向において、少なくとも１つの金属配線トレースとそれに隣接する金属ポストとの間に配置されていてもよい。他の代替例では、金属配線トレースの１つ、いくつか、または全てが、ポストに導電的に接続されていてもよい。例えば、金属配線トレースは、誘電体要素の主面に沿った方向において、トレースに隣接する金属ポストの１つに接続されていてもよい。
一実施形態では、１つまたは複数の配線トレースは、金属ポストの内の互いに隣接するものの間に配置され、これらの隣接する金属ポストから絶縁されている。
一実施形態では、金属層の一部が、誘電体要素の主面に沿った方向に延在し、金属ポストの少なくとも１つに接合されている。
一実施形態では、金属層は、第１の金属層であり、相互接続要素は、端子を誘電体要素を介して金属ポストに接続する少なくとも１つの第２の金属層を備えている。一実施形態では、第２の金属層は、金属ポストの基部に導電的に接合されている。
一実施形態では、金属ポストは、主面から少なくとも３５μｍの高さおよび約１５０μｍよりも短いピッチを有している。各金属ポストは、特定の形状、例えば、切頭円錐形状または円筒形状に形成されていてもよい。
一実施形態では、相互接続要素は、１つまたは複数の他の要素に導電的に接続され、アセンブリを形成するようになっている。例えば、一実施形態では、超小型電子アセンブリの例として、パッケージ化された超小型電子要素またはパッケージ化された半導体チップが挙げられる。上述のパッケージ化された超小型電子要素においては、相互接続要素の金属ポストが、集積回路を有するベア半導体チップのような１つまたは複数の超小型電子要素の接点、例えば、ボンドパッドに導電的に相互接続されている。また、上述のパッケージ化された半導体チップは、半導体チップと、チップのボンドパッド以外の端子を有しているパッケージとを備えるものである。半導体チップは、チップの前面を相互接続要素に向けた「フェイス−ダウン」または「フリップチップ」配向によって、相互接続要素に実装されてもよい。代替的に、半導体チップは、チップの前面を相互接続要素から離れる側に向けた「フェイス−アップ」配向によって実装されてもよい。一例では、超小型電子要素は、相互接続要素にフェイス−ダウン配向によって実装されている。超小型電子要素が、あるピッチを有する複数の露出した接点を備えている場合、金属ポストは、これらの接点のピッチと一致するピッチを有し、これらの接点に導電的に接合されるようになっている。
ある実施形態では、相互接続要素の金属層は、誘電体層に隣接する内側金属層と、内側金属層を覆う外側金属層とを備えている。内側金属層は、例えば、金属を外側金属層上にメッキすることによって形成されてもよい。一例では、外側金属層は、ニッケルを含んでおり、内側金属層は、銅を含んでいる。
一実施形態では、超小型電子アセンブリまたは超小型電子パッケージは、相互接続要素と、あるピッチで配置された複数の露出した接点を有する超小型電子要素とを備えている。このようなアセンブリにおいて、相互接続要素の金属ポストは、接点のピッチと一致するピッチを有することができ、これによって、金属ポストが接点に接合されるようになっている。
本発明の態様によれば、相互接続要素を製造する方法が提供される。ここで、相互接続要素が、その上側に超小型電子素子または配線の少なくとも１つを有する他の要素と導電的な相互接続をするために隆起した導電性ポストを有している。このような方法では、導電性ポストを第１の要素の複数の孔内に形成することができる。一例では、各導電性ポストは、孔の壁を覆う金属ライナを備えている。導電性ポストに導電的に連通している相互接続要素の端子が形成されてもよい。端子は、誘電体層を貫通する構造を通して、導電性ポストに接続されるとよい。次いで、導電性ポストは、例えば、第１の要素を部分的または全体的に除去することによって、相互接続要素の主面を越えて外方に突出されるようになっていてもよい。第１の要素またはその一部は、例えば、端子を形成した後、除去されてもよい。一例では、第１の要素は、第１の要素の孔の壁を覆っている各導電性ポストの金属ライナに対して第１の要素を選択的にエッチングすることによって、除去されるようになっている。
一実施形態では、第１の要素は、第１の金属を含んでおり、金属ライナは、第２の金属を含んでいる。第２の金属は、第１の要素を選択的にエッチングするのに用いられるエッチング液による浸食に対して耐性があるものであるとよい。
一実施形態では、金属ポストを形成するステップは、孔内の金属ライナと接触する第２の金属層を形成することを含んでいる。ある実施形態では、孔内の金属ライナは、メッキ処理を含む処理によって形成されるようになっている。第２の金属層は、メッキ処理を含むステップによって形成されてもよい。一実施形態では、第２の金属層は、孔を充填するようになっている。
第２の金属層は、第１の金属を含んでいるとよい。第１の金属は、例えば、銅とすることができ、第２の金属ライナは、例えば、ニッケルを含んでいるとよい。
一実施形態では、第１の要素は、本質的に銅からなる金属シートから構成されており、孔は、約１５０μｍよりも短いピッチを有している。第１の要素は、レーザ孔あけによって、貫通孔を金属シートに形成し、貫通孔を覆うようにキャリアを金属シートの面に接合することによって、形成され得る。第１の要素は、例えば、貫通孔を金属シートに機械的に形成し、貫通孔を覆うようにキャリアを金属シートに接合することによって、形成されてもよい。
特定の実施形態では、金属ポストまたは導電性ポストは、切頭円錐状である。ある実施形態では、金属ポストまたは導電性ポストは、円筒形状を有している。
本発明の態様によれば、相互接続要素を製造する方法が提供される。このような方法によれば、導電性ポストは、第１の金属を含む第１の要素の複数の止まり孔内に形成されてもよい。各導電性ポストは、孔を覆う第２の金属を含むライナと、孔内においてライナと接触する第３の金属を含む層とを有することができる。第２の金属は、第１の金属を侵食するエッチング液による浸食に対して耐性があるものになっている。複数の端子が、誘電体層の底面に露出して導電性ポストに導電的に連通するように形成されてもよい。第１の要素の少なくとも一部は、導電性ポストの少なくとも一部を誘電体層の表面を越えて突出させるために、エッチング液を用いて除去されてもよい。一実施形態では、これは、ポストおよび端子が形成された後になされるようになっている。
一実施形態による相互接続要素を製造する方法における予備段階を示す（図２の線１−１に沿った）部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている断面図に対応する部分平面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法において図１に示されている段階に続く一連の段階を示す部分断面図である。 一実施形態による相互接続要素の図１２Ａに対応する部分平面図である。 他の要素に外部的に相互接続された一実施形態による相互接続要素の部分断面図である。 図１２，１３Ａに示されている実施形態の変更例による相互接続要素の部分断面図である。 図１〜１２に示されている実施形態の変更例による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 図１〜１２に示されている実施形態の変更例による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 図１〜１２に示されている実施形態の変更例による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 図１〜１２に示されている実施形態の変更例による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。 一実施形態による相互接続要素を製造する方法における一連の段階を示す部分断面図である。
本実施形態によれば、メッキによって形成される隆起した導電性ポストを有する相互接続要素を製造する方法が記載されている。ポストは、相互接続要素を他の要素、例えば、超小型電子要素または回路パネルのような配線要素に導電的に接続するのに用いることができる。ここで説明するように、突出している導電性ポストを有する相互接続要素を用いることによって、露出した接点のアレイを有する超小型電子要素または他の要素への相互接続を得ることができる。具体的な例では、ここに述べる相互接続要素の導電性ポストは、ファインピッチ、例えば、中心間で測定された１５０μｍ未満のピッチで配列された超小型電子要素の接点に接続されるようになっている。
図１に示されているように、（部分断面図で示されている）要素１００が、該要素の上面１０４とこの上面から離れた底面１０６との間に延在する複数の貫通孔１０２を形成するように、パターン形成されている。要素１００は、上面と底面との間の厚み１０８を有している。この厚みは、数１０μｍから数１００μｍの範囲内とすることができる。厚み１０８は、図２（平面図）に示されているように、典型的には、要素１００の上面によって画定されている領域１０３の全体にわたって均一である。この要素は、導電性でもよいし、あるいは非導電性または半導電性要素であってもよい。一例では、要素は、本質的に金属からなるシートまたは箔である。例えば、要素は、本質的に銅からなる箔とすることができる。
貫通孔１０２（図１，２）は、実行可能なやり方の中でも、とりわけ、光学的融除（optical ablation）または機械的な切除によって形成されるようになっている。例えば、貫通孔は、レーザ、例えば、紫外線波長（ＵＶ）ＹＡＧレーザ、すなわち、典型的にはネオジウムまたは他のドーパントがドープされたイットリウム・アルミニウム・ガーネット（ＹＡＧ）から作製されたレーザを用いる孔あけによって形成されている。このようなＵＶＹＡＧレーザによって作製された孔は、壁１０９を有している。これらの壁は、ほぼ垂直である、すなわち、垂直方向に対して比較的小さい角度で傾斜している。ここで、「垂直」という用語は、上面１０４に対する鉛直角によって定義されている。従って、壁１０９は、貫通孔の幅１１０が上面から底面に向かう方向において小さくなるように、内方に傾斜している。
７０μｍの厚み１０８を有する要素の貫通孔が、例えば、５０μｍの幅１１０に穿孔され、例えば、６０μｍのピッチ１１２で配置されている。勿論、これより大きい幅およびピッチまたはこれより小さい幅およびピッチを有する貫通孔が、このような要素に形成されていてもよい。
貫通孔を形成した後、図３に示されているように、要素１００の底面１０６が、キャリア（carrier）１１６の主面１１４に接合され、これによって、構造体１２０が形成されることになる。キャリア１１６は、本質的に、例えば、貫通孔の底端１１８と整合された導電性の主面１１４を有する金属シートまたは他の要素から構成され得る。要素１００およびキャリア１１６のいずれもが本質的に銅から成っているとき、略３５０℃の接合温度で表面１０６，１１４（図１）を一緒に加圧することによって、これらの要素１００およびキャリア１１６を接合することができる。典型的には、キャリア１１６の上面１１４は、要素１００の平坦な底面１０６に接合されたときに、平坦な面をなし、その結果、貫通孔１０２の底端１１８は、図３に示されているように、キャリア１１６によって閉じられることになる。要素１００をキャリア１１６と組み合わせることによって形成されたこの構造体は、導電性マンドレル１２０をなし、このマンドレル１２０上に、導電性ポストのセットが、後続の処理におけるメッキによって形成されることになる。
図４に示されているように、第１の金属層１２２が導電性マンドレル１２０上に電気メッキされ、これによって、金属ライナ１２２が形成されることになる。代替的に、金属ライナ１２２は、（パターン化されたまたはパターン化されていない）金属貼合せシート、無電解メッキ、化学蒸着（ＣＶＤ）、または物理蒸着（ＰＶＤ）（スパッタリング）を用いることによって、形成されてもよい。第１の金属層は、本質的に、導電性マンドレル１２０の下層金属を侵食するエッチング液によって浸食されない金属から構成されている。例えば、導電性マンドレル１２０が本質的に銅から成っているとき、第１の金属は、ニッケルのような金属を含んでいるかまたはニッケルのような金属から本質的に成っているとよい。このようなニッケル層は、サブミクロンの厚みまたは数μｍ、例えば、３μｍの厚みにメッキされるかまたは堆積されることになる。銅形状部と接触しているニッケル形状部を選択的に保護しながら、銅形状部をエッチングするエッチング液は、周知である。第１の金属層に用いられる金属の種類の重要性は、後続の処理の以下の説明から明らかになる。
図５に示されているように、第２の金属層１２４が、第１の金属層１２２上に設けられる。第２の金属層は、金属ライナ１２２を覆って、孔１０２内の残存する空間を充填することになる。第２の金属層の配置は、前述したのと同様の技術を用いて行うことができる。一例では、電気メッキプロセスが用いられる。典型的には、電気メッキプロセスによって、第２の金属層は、マンドレルの上面１０４を覆うように形成される。特定の実施形態では、第２の金属層は、銅を含んでいるか、または本質的に銅からなっている。
図６は、第１の金属層および第２の金属層を個々の互いに分離した導電性ポスト１３０にパターン化した後の段階を示している。第１の金属層および第２の金属層は、例えば、これらの金属層を覆っているレジスト層をフォトリソグラフィーによってパターン化し、次いで、適切なエッチング液を用いて各金属層をエッチングすることによって、パターン化されることになる。
続いて、図７に示されているように、誘電体層１３２が、導電性ポスト１３０の露出した基部１３３を覆うように形成される。誘電体層は、適切なやり方で形成されればよく、例えば、熱の付加に関わらず、部分的に硬化された層を加圧するかまたは貼り合わせることによって形成されてもよいし、または、任意選択的に加熱のような後続の処理を行うことによって硬化または圧縮される流動性誘電材料（flowable dielectric material）を用いて形成されてもよい。
その後、図８に示されているように、誘電体層１３２は、開口１３４を設けるようにパターン形成される。開口１３４は、誘電体層１３０の上面１４０から下方に延在し、導電性ポストの少なくとも一部を露出させている。開口１３４は、導電性ポスト１３０と一直線に並んで、例えば、軸方向に一直線に並んで、形成されている。一例では、誘電体層１３２は、フォトリソグラフィーによって、誘電体層上のレジスト層（図示せず）に開口をパターン形成し、続いて、レジスト層の開口内の誘電体層をエッチングすることによって、パターン形成されている。代替的に、開口は、例えば、ＣＯ２レーザまたはエキシマレーザによるレーザ穿孔によって形成されてもよい。
その後、図９に示されているように、第３の金属層が構造体上に設けられ、孔を充填する導電性ビア（conductive via）１３６および上面１４０に沿って延在する金属層１４２が形成されることになる。一例では、第３の金属層は、構造体上に電気メッキされている。第３の金属層は、本質的に銅からなっているとよい。第３の金属層を誘電体層上にメッキする前に、シード層（seed layer）が、最初に誘電体層上に形成されているとよい。図９は、後続のパターン形成によって上面に沿って延在する個々のトレース１３８を形成した後の第３の金属層を示している。
続いて、図１０に示されているように、第２の誘電体層１４４が形成され、孔が第２の誘電体層１４４にパターン形成される。次いで、第４の金属層が、第２の誘電体層の孔を充填するように第２の誘電体層１４４上に電気メッキされ、これによって、誘電体層１４４上の第４の金属層１４８からなる第２の導電性ビア１４６およびトレース１５０が形成されることになる。第２の誘電体層１４４は、第１の誘電体層１３２と同様のやり方によって形成され、かつパターン形成されてもよく、第４の金属層は、第３の金属層と同様のやり方によって形成され、かつパターン形成されてもよい。一例では、第４の金属層は、本質的に銅からなっている。このような処理によって、この構造体は、導電ビア１４６によって導電的に相互接続された異なるレベルの２つの配線層１４２，１４８を備えることになる。配線層１４２，１４８の各々は、互いに同一方向または異なる方向に配向した金属ラインまたは金属トレース１３８，１５０を備えていてもよい。このようにして、金属ライン１３８は、ビア１３６に導電接続するのに用いることができ、金属ライン１５０は、ビア１４６に接続するのに用いることができる。配線層１４８は、ビア１４６を覆ういくつかの導電性パッド１５１を備えていてもよい。
その後、図１１に示されているように、導電性マンドレルが、構造体から取り外されることになる。例えば、導電性マンドレル１２０は、犠牲構造（sacrificial structure）とすることができる。この犠牲構造は、孔内の金属ライナ１２２の材料を保護しながら、マンドレルの材料を選択的にエッチングすることによって、除去されるものである。具体的な例では、マンドレルは、金属ライナ１２２の材料、例えば、ニッケルに対して選択的にエッチングされる銅のような材料から作製された犠牲要素とすることができる。
マンドレルをこのように除去するために、第４の金属層１４８の露出面は、金属ライナ１２２が導電性ポスト１３０の外層として露出するまで、マンドレル１２０の材料を選択的に侵食するために加えられるエッチング液に対する保護層によって、一時的に被覆されることになる。このようなエッチングプロセス中、誘電体層１３２の主面（底面１５２）も露出する。その結果、導電性ポストは、誘電体層１３２の露出した底面１５２を越えて外方に突出することになる。得られた導電性ポストは、種々の形状を有することができる。例えば、ポストは、平坦または本質的に平坦な先端１６０を有する切頭円錐形状を有していてもよい。代替的に、ポストは、円筒状であってもよい。他の形状も可能である。例えば、水平方向、すなわち、誘電体要素の主面１５２に平行な方向に細長く延在するポストであってもよく、この場合、ポストは、誘電体要素１３２から突出するレールのように見えることになる。
導電性ポストは、誘電体層の露出した主面１５２から高さ１６４にわたって延在している。一実施形態では、この高さは、導電性ポストを形成するのに用いられるマンドレル１２０（図３）内の孔１０２の深さに依存して、数１０μｍから数１００μｍの範囲内にある。互いに隣接する導電性ポストの中心間の距離として画定されるピッチ１６６は、数１０μｍ以上である。導電性ポストは、その基部において、数１０μｍ以上の幅１６８を有している。先端１６０において、導電性ポストは、その基部の幅１６８と同じか、ほぼ同じか、またはいくらか小さい幅１６１を有している。具体的な例では、各ポストの高さ１６４は、略７０μｍであり、基部の幅１６８は、略６０μｍであり、略５０μの先端の幅１６１は、基部の幅１６８とほぼ同じである。このような例では、ピッチ１６６は、８０μｍ以上、例えば、１００μｍとすることができる。
規則正しい高さ１０８の孔を有するマンドレル１２０（図３）を用いる導電性ポストの製造によって、これらの導電性ポストの先端は、共平面（co-planar：同一平面上の配置）になっており、これによって、導電性ポストを他の導電性要素の共平面の形状部に接合させるのが容易になる。さらに、マンドレル１２０を用いることによって、基部の幅と同一またはほぼ同一の幅の広い先端を有する導電性ポスト１３０を作製することができる。これらの特徴は、導電性ポストを、他の超小型電子要素、例えば、素子が上に設けられている半導体チップ、または配線要素、例えば、回路パネルのランド、導電性パッド、または導電性バンプと接合するときに、有益である。
後続の処理では、図１２Ａに示されているように、はんだマスク１５８，１５６が誘電体層の底面１５２および主面１５２の各々を覆って形成されることになる。図１２に示されている図は、図１１に示されている図に対して反転されている。任意選択的に、金または他の金属のような最終金属層１６２が、ポストの露出した先端１６０およびはんだマスク１５８の孔内に露出した端子１５１に施されてもよい。
誘電体層１３２，１４４の組合せによって形成された（数１０μｍほどの薄い厚み１８５を有する）シート状の誘電体要素１８７を有する相互接続要素１７０（図１２Ａ）は、比較的薄くすることができる。誘電体要素は、典型的には、その主面１７６に沿った方向において（ポストのピッチ１６６の方向およびそれと直交する第２の方向において）、数μｍから１００μｍ以上の横方向寸法を有している。誘電体要素は、その厚みおよび製造される１つまたは複数の誘電材料の弾性係数に依存して、柔軟、剛性、または半剛性とすることができる。
図１２Ｂの平面図に示されているように、ポスト１３０は、主面１７６から上方に突出し、典型的には、超小型電子要素の表面に露出したランド・グリッド・アレイ（ＬＧＡ）またはボール・グリッド・アレイ（ＢＧＡ）に対応するグリッドパターンに配列されている。代替的に、ポスト１３０は、複数の列に配列されていてもよいし、周辺に配列されていてもよいし、放射状レイアウトで配列されていてもよい。
図１３Ａは、超小型電子要素１７２（例えば、能動素子、受動素子、または能動素子および受動素子の両方が上に設けられている半導体チップ）の主面１７５に露出した接点１７４とフリップチップによって接合されている相互接続要素１７０を示している。相互接続要素は、超小型電子要素に入出力する信号、電圧、および接地を超小型電子要素の縁を超えた個所に伝達する形状部１３８を有するファンアウト（fan-out）要素として機能するようになっていてもよい。
一例では、相互接続要素は、超小型電子要素および相互接続要素を備えるパッケージにおけるパッケージ基板またはチップキャリアとして機能することができる。従って、特定の実施形態では、チップの接点１７４は、図１３に示されている左右方向に沿ったピッチ１９５を有し、金属ポスト１３０は、チップ接点１７４のピッチ１９５と一致するピッチ１６６を有している。
代替的に、相互接続要素は、複数の超小型電子要素および任意選択的に他の回路要素、例えば、集積されたまたは離散した受動素子または能動素子またはそれらの組合せが、直接的に接続されるキャリアとして機能することもできる。
相互接続要素１７０の上面においてはんだマスクの露出した表面１７６を越えて外方に突出する導電性ポストの先端１６０は、超小型電子要素の対応する導電性パッド１７４に接合されることになる。図１３Ａに示されているように、相互接続要素のポストは、ポストの先端１６０における最終金属、例えば、金と導電性パッドおよびポスト内に存在している他の金属との間に形成される拡散接合（diffusion bond）によって、導電性パッドに直接接合されるようになっている。代替的に、ポストは、可融性金属、例えば、はんだ、錫、または共晶組成物を介して、超小型電子要素に接合されてもよい。可融性金属は、ポストおよびパッドを濡らし、濡れた接合部、すなわち、はんだ付けされた接合部が形成されることになる。例えば、可融性金属は、超小型電子要素の表面１７５に露出したはんだバンプ（図示せず）の形態で設けられてもよく、この場合、バンプは、適切なアンダーバンプ金属構造（under bump metal structure）を有する導電性パッド１７４上に設けられることになる。他の例では、導電性ポストの先端１６０上に支持されているはんだ塊または錫が、接合部の一部を形成するようになっていてもよい。
完全に中実の金属構造物である導電性ポスト１３０は、比較的高い通電容量を有しており、これによって、相互接続要素を超小型電子要素、すなわち、高い電流密度を有するチップと適切に相互接続することができる。典型的には、プロセッサ、例えば、マイクロプロセッサ、コプロセッサ、論理チップなどに含まれる要素は、高い電流密度、および典型的には、高い相互接続密度（多数の比較的ファインピッチのパッド１７４）を有している。相互接続要素１７０の中実金属ポスト１３０の高い通電容量によって、これらのポストがこのようなチップと適切に相互接続することができる。マンドレルの開口内にメッキによって金属ポストを形成することによって、必要に応じて、切頭円錐形状、実質的に円筒形状、または他の形状を有する金属ポストを形成することが可能となる。
相互接続要素の下面１５２において、端子１５１が、回路パネル、配線要素、パッケージされた超小型電子要素、または他の導電性要素の対応する端子１８２に接合されるようになっている。例えば、図１３Ａに示されているように、端子１５１は、導電性塊１８０を介して、回路パネル１８４の端子１８２に接合されている。一例では、導電性塊は、はんだ、錫、または共晶組成物のような可融性金属を含んでいる。
上記の実施形態の変更例では、図１０を参照して前述した第２の誘電体層および第４の金属層を形成する処理が省略されている。このような場合、得られる相互接続要素は、第２の誘電体層を備えていない。相互接続要素の端子は、第３の金属層の金属形状部１３８（図９）を用いて形成されることになる。このような相互接続要素は、前記したファンアウトをもたらすチップキャリアとして機能することができる。
図１３Ｂは、図１２Ａ，１２Ｂに示されている実施形態の変更例による相互接続要素１９０を示している。図１３Ｂに示されているように、トレース１９２，１９２ａ，１９２ｂは、誘電体層１９４の主面１９３に沿った少なくとも１つの方向に延在している。例えば、トレース１９２，１９２ａ，１９２ｂは、図１３Ｂにおいて描かれているポストが配列されているのと同じ方向１７３に延在していてもよい。代替的に、トレース１９２，１９２ａ，１９２ｂは、ポストが配列されている方向と直交する誘電体層１９４の主面に沿った方向に延在していてもよい。例えば、トレース１９２，１９２ａ，１９２ｂは、相互接続要素が図１３Ａにおいて描かれている面内および面外に向かう方向に配置されていてもよい。
いくつかのトレース、例えば、トレース１９２ａは、互いに隣接する導電性ポスト１３０ａ間に配置されていてもよく、誘電体層１３２を含む誘電体要素によって、電気的に絶縁され得る。図１３Ｂには具体的に示されていないが、複数のトレース１９２ａが、金属ポストの互いに隣接するものの間に配置されていてもよい。図１３Ｂに描かれているように、トレース１９２，１９２ａは、金属ポストから電気的に絶縁されていてもよい。代替的に、トレースは、トレース１９２ｂがポスト１３０ｂに接続されて示されているのと同じように、１つまたは複数の金属ポストに導電的に接続されていてもよい。他の例では、図１３Ｂの縁に示されているトレース１９２，１９２ｂは、方向１７３に沿って延在し、誘電体要素１９４の主面に沿って図１３Ｂに描かれている縁１７１を超えた箇所に配置されている他の金属ポスト（図示せず）に接続されていてもよい。代替的または付加的に、トレース１９２，１９２ａ，１９２ｂは、図１３Ｂの図面の面と直交する方向に延在していてもよく、図を超えた個所に位置する金属ポスト（図示せず）から絶縁されていていてもよいし、または該金属ポストに接続されていてもよい。
トレース１９２ａ，１９２ｂを含んでいるトレース１９２は、ポスト１３０が開口１０２の表面、例えば、マンドレル１２０の凹部にメッキされ、次いで、図５，６を参照して前述したように、後続のパターン化、例えば、マスキング層を用いるエッチングによって分離されるとき、これらのポスト１３０と同時に形成されるようになっている。
他の変更例では、図１３Ｂに具体的に描かれていないが、誘電体要素の表面に沿ったトレースは、必ずしも導電性ポストのいずれかに導電的に接続されている必要がない。
図１４〜１７は、前述の実施形態の変更例による相互接続要素を形成する方法を示している。この実施形態は、第２の金属層２２４がマンドレル１２０内の孔１０２を充填するのに十分な厚みを有していない点において、前述した実施形態と異なっている。例えば、本質的に銅からなっており、数μｍまたは数１０μｍの厚みを有する薄い導電層２２４が、金属ライナ２２２上に電気メッキされるようになっている。例えば、本質的にニッケルからなる金属ライナ２２２上に銅を電気メッキすることによって、１〜２μｍまたは数１０μｍ以下の厚みを有する薄い銅層を形成することができる。図１５は、第２の金属層２２４および金属ライナ２２２をパターン形成し、導電性ポスト２３０を形成した後の構造体を示している。図６を参照して前述したようなやり方によって、これらの金属層をパターン形成することができる。
続いて、図１６に示されているように、前述したのと同様のやり方（図７）によって、導電性ポスト２３０を覆う誘電体層２３２が形成される。誘電体層２３２は、ポスト２３０の金属層によって閉鎖された内部空間内に向かって内方に延在していてもよいし、または延在していなくてもよい。図１６に示されているように、誘電材料は、各ポスト内の金属層２２２，２２２によって閉鎖された内部空間を部分的にまたは完全に占めるようになっている。
図１７に示されている処理の段階において、例えば、フォトリソグラフィーまたはレーザ孔あけを用いる前記したような処理（図８）によって、孔２３４が、導電性ポスト２３０と軸方向に一直線に並んで、誘電体層２３２に形成される。このようなプロセスの結果として、誘電材料を導電性ポストの内部空間２３６から除去することができる。図１７に示されているように、誘電材料は、ポストの内部空間から完全に除去されている。その後、第３の金属層１４２が形成されるときにそのプロセス中に導電性ポストの内部空間も充填される以外は、図９を参照して前述したようなやり方によって、処理が継続されることになる。その後、図１０〜１２を参照して前述したように、相互接続要素を仕上げるステップが行われることになる。
代替的に、図１７に示されている処理の段階において、導電性ポストの第２の金属層２２４の少なくとも一部を露出させるために、誘電材料を部分的にのみ除去するようになっていてもよい。この場合、一部の誘電材料が、ポストの内部空間内に残存することになる。次いで、電気メッキのステップ（図９）によって、ポストの内部空間を部分的にのみ、すなわち、内部空間が誘電材料によって占有されない程度にのみ、充填するようになっていてもよい。
前述の実施形態の他の変更例では、比較的薄い第２の金属層３２４（図１８）が、図１４を参照して前述したのと同様のやり方によって、金属ライナ３２２上に形成されるようになっている。その後、第２の金属層および金属ライナは、マンドレル１２０の上面１０４に沿って延在する第２の金属形状部３３１、例えば、金属ライン、または他の金属形状部に相互接続される導電性ポスト３３０を形成するようにパターン形成される。
誘電体層３３２を上に形成した後（図２０）、孔３３４（図２１）が、第２の金属形状部３３１と軸方向に一直線に並んで、誘電体層３３２に形成され、第２の金属形状部３３１の少なくとも一部が、これらの孔内に露出するようになっている。次いで、第３の比較的薄い金属層３４２（図２２）が、構造体上に電気メッキされることになる。この電気メッキの前に、シード層が形成されているとよい。電気メッキプロセス中、露出した第２の金属形状部３３１は、導電性マンドレル１２０への導電的な相互接続をもたらすのに役立つことになる。第３の金属層３４２は、１μｍまたは２μｍ以上の範囲内にある厚みを有することができる。
図２３にさらに示されているように、第３の金属層は、下層の第２の金属層に導電的に接続された個々の第３の金属形状部３３８、例えば、ライン、トレース、パッド、または他の形状部にパターン形成されることになる。これによって形成された金属ラインのいくつかは、第１の誘電体層３３２を覆う方向に延在して、第２の金属層の第３の金属形状部３３１に導電的にされないようになっていてもよい。その後、第２の誘電体層３４４が、第１の誘電体層３３２およびその上の第３の金属形状部３３８を覆って形成される。この後、第２の誘電体層３４４は、孔３４６が第３の金属形状部３３８と軸方向に一直線に並んで形成されるようにパターン形成され、これによって、金属形状部３３８が孔３４６内に露出することになる。次いで、第４の金属層は、その上に電気メッキされ、第３の金属形状部３３８に導電的に接続された第４の金属形状部３４８を形成するように、パターン形成されることになる。
図２４は、図１１を参照して前述したのと同じように行うことができるマンドレルの除去の後の構造体３５０を示している。図２５は、図１２を参照して前述したのと同様のやり方によってはんだマスク３６２，３６２および最終金属層３５８を形成した後に得られる相互接続要素３７０を示している。図２５に示されているように、相互接続要素３７０は、ポストの全空間を充填していないメッキされた金属層３２２，３２２を有する金属ポスト３３０を備えている。代わって、誘電材料が、ポストの内部空間を充填していることになる。金属ポスト３３０は、第２の金属形状部３３１と第３の金属形状部３３６と第４の金属形状部３４６とを介して、導電性ポストと反対側の相互接続要素３７０の主面３７８に露出している端子３５１に相互接続されている。
完全な中実の金属構造ではない相互接続要素３７０の導電性ポスト３３０は、前述の相互接続要素１７０（図１２）よりもいくらか低い通電容量を有している。もし導電性ポストおよび該ポスト内の他の金属形状部が、相互接続要素１７０（図１２）の相当する金属ポスト、ビア、および金属形状部を作製するのに必要な時間よりも短い時間で、メッキされるなら、相互接続要素３７０をより低いコストで製造することが可能となる。相互接続要素３７０の低い通電容量は、低い通電密度を有するある種のチップ、例えば、メモリチップにより適している。
ここでは、本発明を特定の実施形態を参照して説明してきたが、これらの実施形態は、本発明の原理および用途の単なる例示にすぎないことを理解されたい。従って、例示的な実施形態に対して多くの修正がなされてもよいこと、および添付の請求項に記載されている本発明の思想および範囲から逸脱することなく、他の構成が考案されてもよいことを理解されたい。

Claims (32)

  1. 他の要素と導電的な相互接続をするための相互接続要素であって、前記他の要素は、その上側に超小型電子素子または配線の少なくとも１つを有するものであり、
    主面を有する誘電体要素と、
    前記誘電体要素の前記主面を越えて外方に突出している複数の露出した金属ポストを備えているメッキされた金属層であって、前記金属ポストの少なくともいくつかは、前記誘電体要素によって互いに電気的に絶縁されている、メッキされた金属層と、
    前記金属ポストに導電的に連通している複数の端子であって、前記誘電体要素を介して前記金属ポストに接続されている複数の端子と
    を備え、
    前記金属ポストは、マンドレルの露出した共平面の部分とマンドレルの開口の内面とに金属をメッキし、前記マンドレルを除去することによって、形成されていることを特徴とする相互接続要素。
  2. 前記金属層は、前記誘電体要素の前記主面に沿った少なくとも１つの方向に延在する複数の金属配線トレースを備えており、前記金属配線トレースの少なくともいくつかは、前記金属ポストと電気的に絶縁されていることを特徴とする請求項１に記載の相互接続要素。
  3. １つまたは複数の配線トレースが、前記金属ポストのうちの互いに隣接するものの間に配置されており、前記１つまたは複数の配線トレースが、前記互いに隣接する金属ポストから絶縁されていることを特徴とする請求項１に記載の相互接続要素。
  4. 前記金属層の少なくとも一部は、前記誘電体要素の主面に沿った方向に延在しており、前記金属ポストの少なくとも１つに接合されていることを特徴とする請求項１に記載の相互接続要素。
  5. 前記誘電体要素の一部が、前記少なくとも１つの金属配線トレースとそれに隣接する前記金属ポストとの間に配置されていることを特徴とする請求項１に記載の相互接続要素。
  6. 前記金属配線トレースの少なくとも１つは、前記複数の金属ポストのうちの隣接する金属ポストに接続されていることを特徴とする請求項２に記載の相互接続要素。
  7. 前記金属層は、第１の金属層であり、少なくとも１つの第２の金属層は、前記端子を前記誘電体層を介して前記金属ポストに接続していることを特徴とする請求項１に記載の相互接続要素。
  8. 前記第２の金属層は、前記金属ポストの基部に導電的に接合されていることを特徴とする請求項７に記載の相互接続要素。
  9. 前記金属ポストは、前記主面から少なくとも３５μｍの高さおよび約１５０μｍのピッチを有していることを特徴とする請求項１に記載の相互接続要素。
  10. 各金属ポストは、切頭円錐形状を有していることを特徴とする請求項１に記載の相互接続要素。
  11. 各金属ポストは、本質的に円筒形状を有していることを特徴とする請求項１に記載の相互接続要素。
  12. 請求項１に記載の相互接続要素と、あるピッチを有する複数の露出した接点を備えている超小型電子要素とを備えるパッケージ化された相互接続要素において、
    前記金属ポストは、前記接点の前記ピッチと一致するピッチを有しており、前記金属ポストは、前記接点に導電的に接合されていることを特徴とするパッケージ化された相互接続要素。
  13. 前記金属層は、前記誘電体要素に隣接する内側金属層と、前記内側金属層を覆っている外側金属層とを備えていることを特徴とする請求項１に記載の相互接続要素。
  14. 前記内側金属層は、前記外側金属層に金属をメッキすることによって形成されていることを特徴とする請求項１３に記載の相互接続要素。
  15. 前記外側金属層は、ニッケルを含んでおり、前記内側金属層は、銅を含んでいることを特徴とする請求項１４に記載の相互接続要素。
  16. 請求項１に記載の相互接続要素と、あるピッチを有する複数の露出した接点を備えている超小型電子要素とを備えるパッケージ化された超小型電子要素において、
    前記金属ポストは、前記接点の前記ピッチと一致するピッチを有しており、前記金属ポストは、前記接点に接合されていることを特徴とするパッケージ化された超小型電子要素。
  17. 他の要素と導電的な相互接続をするための相互接続要素を製造する方法であって、前記相互接続要素は、他の要素と導電的な相互接続をするための隆起した導電性ポストを有し、前記他の要素は、その上側に超小型電子素子または配線の少なくとも１つを有するものであり、
    ａ）第１の要素の複数の孔内に導電性ポストを形成するステップであって、各導電性ポストは、前記孔の壁を覆う金属ライナを少なくとも備えている、ステップと、
    ｂ）前記導電性ポストに導電的に連通している端子を形成するステップであって、前記端子は、誘電体層を介して前記導電性ポストに接続されている、ステップと、
    ｃ）前記導電性ポストを前記相互接続要素の主面を越えて外方に突出させるステップと
    を含むことを特徴とする方法。
  18. 前記導電性ポストは、前記端子を形成した後、前記第１の要素の少なくとも一部を除去することによって、外方に突出するように形成されることを特徴とする請求項１７に記載の方法。
  19. 前記第１の要素は、前記第１の要素を前記金属ライナに対して選択的にエッチングすることによって、除去されるようになっていることを特徴とする請求項１８に記載の方法。
  20. 前記第１の要素は、第１の金属を含んでおり、前記金属ライナは、第２の金属を含んでおり、前記第２の金属は、前記第１の要素を選択的にエッチングするのに用いられるエッチング液による浸食に対して耐性があるものであることを特徴とする請求項１９に記載の方法。
  21. 前記ステップ（ａ）は、前記孔内において前記金属ライナと接触する第２の金属層を形成することを含んでいることを特徴とする請求項２０に記載の方法。
  22. メッキ処理を含む処理によって、前記金属ライナを形成することをさらに含んでいることを特徴とする請求項２１に記載の方法。
  23. 前記第２の金属層を形成するステップは、メッキ処理を含んでいることを特徴とする請求項２１に記載の方法。
  24. 前記第２の金属層は、前記孔を充填するようになっていることを特徴とする請求項２３に記載の方法。
  25. 前記第２の金属層は、前記第１の金属を含んでいることを特徴とする請求項２１に記載の方法。
  26. 前記第１の金属は、銅であり、前記金属ライナは、ニッケルを含んでいることを特徴とする請求項２５に記載の方法。
  27. 前記第１の要素は、本質的に銅から成る金属シートを含んでおり、前記孔は、約１５０μｍ未満のピッチを有していることを特徴とする請求項１７に記載の方法。
  28. 前記第１の要素には、金属シートにレーザ孔あけを行うことによって貫通孔が形成され、前記第１の要素は、前記貫通孔を覆うようにキャリアを前記金属シートの面に接合することによって、形成されていることを特徴とする請求項２７に記載の方法。
  29. 前記第１の要素には、金属シートに機械的な孔あけを行うことによって貫通孔が形成され、前記第１の要素は、前記貫通孔を覆うようにキャリアを前記金属シートの面に接合することによって、形成されていることを特徴とする請求項２７に記載の方法。
  30. 前記導電性ポストは、切頭円錐形状を有していることを特徴とする請求項２７に記載の方法。
  31. 前記導電性ポストは、円筒形状を有していることを特徴とする請求項２７に記載の方法。
  32. 相互接続要素を製造する方法において、
    ａ）第１の金属を含む第１の要素の複数の止まり孔内に導電性ポストを形成するステップであって、各導電性ポストは、前記孔を覆う第２の金属を含むライナと、前記孔内において前記ライナと接触する第３の金属を含む層とを有しており、前記第２の金属は、前記第１の金属をエッチングするエッチング液による浸食に対して耐性があるものである、ステップと、
    ｂ）誘電体層の底面に露出する端子を形成するステップであって、前記端子は、前記導電性ポストに導電的に連通している、ステップと、
    ｃ）前記導電性ポストの少なくとも一部を前記誘電体層を越えて突出させるために、前記エッチング液を用いて前記第１の要素の少なくとも一部を選択的に除去するステップと
    を含むことを特徴とする方法。
JP2010521052A 2007-08-15 2008-08-15 メッキによって形成されたポストを有する相互接続要素 Pending JP2010537403A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US96482307P 2007-08-15 2007-08-15
US430807P 2007-11-26 2007-11-26
PCT/US2008/009840 WO2009023283A2 (en) 2007-08-15 2008-08-15 Interconnection element with posts formed by plating

Publications (1)

Publication Number Publication Date
JP2010537403A true JP2010537403A (ja) 2010-12-02

Family

ID=40351373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010521052A Pending JP2010537403A (ja) 2007-08-15 2008-08-15 メッキによって形成されたポストを有する相互接続要素

Country Status (6)

Country Link
US (3) US20090148594A1 (ja)
EP (1) EP2186132B1 (ja)
JP (1) JP2010537403A (ja)
KR (1) KR101542478B1 (ja)
CN (1) CN101809735B (ja)
WO (2) WO2009023283A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020762A (ko) * 2014-08-14 2016-02-24 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016208007A (ja) * 2015-04-23 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、半導体パッケージ及びその製造方法
JP2020150114A (ja) * 2019-03-13 2020-09-17 新光電気工業株式会社 配線基板及びその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
EP2186132B1 (en) 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US20130037312A1 (en) * 2011-08-10 2013-02-14 Invensas Corporation High density trace formation method by laser ablation
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
US9437565B2 (en) * 2014-12-30 2016-09-06 Advanced Seminconductor Engineering, Inc. Semiconductor substrate and semiconductor package structure having the same
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10636730B2 (en) 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process
US10354969B2 (en) 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
CN112514544B (zh) * 2018-07-31 2024-04-19 京瓷株式会社 印刷布线板及印刷布线板的制造方法
CN111508926B (zh) * 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP7286016B2 (ja) * 2020-06-05 2023-06-02 三菱電機株式会社 パワー半導体装置及びその製造方法並びに電力変換装置
KR20230126736A (ko) 2020-12-30 2023-08-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 전도성 특징부를 갖는 구조 및 그 형성방법
KR20240071853A (ko) * 2022-11-16 2024-05-23 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345888A (ja) * 1986-08-13 1988-02-26 宇部興産株式会社 バンプ付配線板の製造方法
JPH11509990A (ja) * 1996-05-29 1999-08-31 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 電気回路の上に隆起した金属接点を作成する方法
JP2004152884A (ja) * 2002-10-29 2004-05-27 Shinko Electric Ind Co Ltd 半導体装置用基板及びこの製造方法、並びに半導体装置
JP2005093930A (ja) * 2003-09-19 2005-04-07 Sony Corp 多層基板とその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591411A (en) * 1982-05-05 1986-05-27 Hughes Aircraft Company Method for forming a high density printed wiring board
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
US4963225A (en) * 1989-10-20 1990-10-16 Tektronix, Inc. Method of fabricating a contact device
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
JPH05160067A (ja) * 1991-07-23 1993-06-25 Seiko Epson Corp 半導体装置およびその製造方法
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
US6085414A (en) 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
US5918153A (en) * 1996-09-18 1999-06-29 Sandia Corporation High density electronic circuit and process for making
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6667552B1 (en) * 1999-02-18 2003-12-23 Advanced Micro Devices, Inc. Low dielectric metal silicide lined interconnection system
KR20000071383A (ko) 1999-02-26 2000-11-25 마쯔노고오지 배선층 전사용 복합재와 그 제조방법 및 장치
JP2001111189A (ja) 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6586334B2 (en) * 2000-11-09 2003-07-01 Texas Instruments Incorporated Reducing copper line resistivity by smoothing trench and via sidewalls
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
JP4141135B2 (ja) 2001-03-28 2008-08-27 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US6653563B2 (en) * 2001-03-30 2003-11-25 Intel Corporation Alternate bump metallurgy bars for power and ground routing
JP4045143B2 (ja) 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7109068B2 (en) 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
JP4467506B2 (ja) * 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
EP2186132B1 (en) * 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345888A (ja) * 1986-08-13 1988-02-26 宇部興産株式会社 バンプ付配線板の製造方法
JPH11509990A (ja) * 1996-05-29 1999-08-31 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 電気回路の上に隆起した金属接点を作成する方法
JP2004152884A (ja) * 2002-10-29 2004-05-27 Shinko Electric Ind Co Ltd 半導体装置用基板及びこの製造方法、並びに半導体装置
JP2005093930A (ja) * 2003-09-19 2005-04-07 Sony Corp 多層基板とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020762A (ko) * 2014-08-14 2016-02-24 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102249660B1 (ko) * 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016208007A (ja) * 2015-04-23 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、半導体パッケージ及びその製造方法
JP2020150114A (ja) * 2019-03-13 2020-09-17 新光電気工業株式会社 配線基板及びその製造方法
JP7240909B2 (ja) 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
WO2009023284A2 (en) 2009-02-19
WO2009023283A2 (en) 2009-02-19
WO2009023283A3 (en) 2009-04-16
CN101809735B (zh) 2012-06-20
US20090148594A1 (en) 2009-06-11
EP2186132A4 (en) 2018-01-03
KR20100061462A (ko) 2010-06-07
US8505199B2 (en) 2013-08-13
WO2009023284A3 (en) 2009-04-16
US20130286619A1 (en) 2013-10-31
CN101809735A (zh) 2010-08-18
KR101542478B1 (ko) 2015-08-06
US9282640B2 (en) 2016-03-08
EP2186132B1 (en) 2019-11-06
US20090145645A1 (en) 2009-06-11
EP2186132A2 (en) 2010-05-19

Similar Documents

Publication Publication Date Title
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
US6998290B2 (en) Economical high density chip carrier
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
CN100364092C (zh) 半导体器件及其生产方法
US8299368B2 (en) Interconnection element for electric circuits
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US20140117538A1 (en) Package structure and fabrication method thereof
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP2016119460A (ja) 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法
CN204481016U (zh) 集成电路封装基板
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
JP7378247B2 (ja) プリント配線板およびその製造方法
CN120854409A (zh) 封装件、半导体结构及其形成方法
JP2011243678A (ja) インターポーザおよびインターポーザの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130321

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131101