JP4467506B2

JP4467506B2 - パッケージおよびそれを用いた電子装置

Info

Publication number: JP4467506B2
Application number: JP2005338600A
Authority: JP
Inventors: 善夫藤井; 宏福本; 新平小川; 吉典横山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-11-24
Filing date: 2005-11-24
Publication date: 2010-05-26
Anticipated expiration: 2025-11-24
Also published as: US20070114620A1; JP2007149742A; US7605467B2

Description

本発明は、上側基板と下側基板とによって所定の空間が構成されるパッケージおよび所定の空間に電子部品が設けられた電子装置に関するものである。

従来から、半導体チップ、電子回路部品、およびＭＥＭＳ（Micro Electro Mechanical Systems）等の電子部品を含む、受動的または能動的な電子機能素子（以下、単に「素子」という。）が用いられている。これらの素子においては、多くの場合、製造プロセス、保管期間、および使用期間における特性劣化および破損が防止されることによって、信頼性が確保されることが必要とされる。そのため、これらの素子は、樹脂、金属、シリコン、またはセラミックなどからなる封止材によって内包される。つまり、素子はパッケージとして形成される。

たとえば、高周波アンプ等の化合物半導体チップは、湿気による劣化の防止の観点から、パッケージとして形成される。また、マイクロセンサーまたは高周波スイッチ等のＭＥＭＳ素子は、中空部を含む構造体が塵埃および水分に触れることを防止する観点から、複数の基板によって封止されたパッケージとして形成される。

また、シリコン基板またはセラミック基板を用いて気密封止が行われている。この場合、パッケージの内部の素子とパッケージの外部の素子とを電気的に導通させるための配線を形成する必要がある。そのため、それらの基板に平行にパッケージの内部から外部に向かって延びる、いわゆるフィードスルー配線が用いられるか、または、これらの基板を厚さ方向に貫通する貫通配線が、パッケージに形成される。
特開２００４−２０９５８５号公報特開２００４−１６０６５４号公報

上記従来のパッケージにおいては、気密封止を良好にすることが求められている。また、上記従来のパッケージにおいては、上側基板と下側基板との間の電気的な接続を良好にすることが求められている。

本発明は、上記のような問題点を解決するためになされたものであり、その一の目的は、気密封止が良好なパッケージおよびその内部に電子部品が設けられた電子装置を提供することである。また、他の目的は、電気的な接続が良好なパッケージおよびその内部に電子部品が設けられた電子装置を提供することである。

本発明の一の局面のパッケージは、下側基板と、下側基板に装着され、下側基板とともに密閉空間を形成する上側基板とを備えている。下側基板上には、所定の領域を囲むように下側封止用リングが設けられている。上側基板は、下側封止用リングに対応するリング状の封止用突起を含んでいる。封止用突起の表面上には、上側封止用リングが設けられている。上側封止用リングと下側封止用リングとが封止用半田を介して接着されている。封止用突起の先端の幅が下側封止用リングの幅よりも小さい。封止用半田が、下側封止用リング上であって、かつ、上側封止用リングの側面上に設けられている。

上記の構成によれば、下側基板と上側基板とが封止用半田によって接合されるときに、溶融した封止用半田が上側基板または下側基板の主表面に沿って広がることが防止される。その結果、気密封止状態が良好になる。また、たとえば、パッケージが内部に電子部品等を内包している電子装置である場合には、パッケージ内における配線同士の短絡等のおそれが低減される。

本発明の他の局面のパッケージは、下側基板と、下側基板に装着された上側基板とを備えている。下側基板上には、下側接続用パッドが設けられている。上側基板は、下側接続用パッドに対応する接続用突起を含んでいる。接続用突起の表面上には、上側接続用パッドが設けられている。上側接続用パッドと下側接続用パッドとが接続用半田を介して接着されている。接続用突起の先端の幅が下側接続用パッドの幅よりも小さい。接続用半田が、下側接続用パッド上であって、かつ、上側接続用パッドの側面上に設けられている。

上記の構成によれば、上側基板と下側基板との間の電気的な接続が良好になる。さらに、下側基板と上側基板とが接続用半田によって接合されるときに、溶融した接続用半田が上側基板または下側基板の主表面に沿って広がることが防止される。その結果、パッケージ内における配線同士の短絡等のおそれが低減される。

本発明のさらに他の局面のパッケージは、下側基板と、下側基板に装着され、下側基板とともに密閉空間を形成する上側基板とを備えている。下側基板上には、所定の領域を囲むように下側封止用リングが設けられている。上側基板は、下側封止用リングに対応するリング状の封止用突起を含んでいる。封止用突起の表面上には、上側封止用リングが設けられている。上側封止用リングと下側封止用リングとが封止用半田を介して接着されている。封止用突起の先端の幅が下側封止用リングの幅よりも小さい。封止用半田が、下側封止用リング上であって、かつ、上側封止用リングの側面上に設けられている。下側基板上には、下側接続用パッドが設けられている。上側基板は、下側接続用パッドに対応する接続用突起を含んでいる。接続用突起の表面上には、上側接続用パッドが設けられている。上側接続用パッドと下側接続用パッドとが接続用半田によって接着されている。接続用突起の先端の幅が下側基板の下側接続用パッドの幅よりも小さい。接続用半田が、下側接続用パッド上であって、かつ、上側接続用パッドの側面上に設けられている。

上記の構成によれば、一の局面および他の局面のパッケージによって得られる効果に加えて、１回の半田接合によって、パッケージの封止と、上側基板と下側基板との間の電気的な接続とを同時に行うことができるという効果が得られる。そのため、パッケージの製造工程が簡略化される。

この発明によれば、突起が半田に食い込んだ状態で、半田接合が形成されるため、低い寸法精度および低い位置合わせ精度で、上側基板と下側基板とが接合されても、気密封止が不良になることはない。また、半田が基板の主表面に沿って広がるおそれが低減されるため、上側基板と下側基板との間の電気的な接続が不良になることはない。

以下、図面を参照しながら、本発明の実施の形態のパッケージおよび電子装置を説明する。

実施の形態１．
図１および図２は、それぞれ、本発明の実施の形態１のパッケージの下側基板の平面図およびそのＩＩ−ＩＩ線断面図である。図３および図４は、それぞれ、本発明の実施の形態１のパッケージの上側基板の平面図およびそのＩＶ−ＩＶ線断面図である。図５は、上側基板と下側基板とが接合され、素子が封止された状態の断面図である。なお、図５に示すパッケージは、半導体素子等の電子部品を内包している電子部品パッケージとしての半導体装置である。ただし、本発明のパッケージは、半導体素子以外の部品を内包するものであってもよい。

図１および図２に示されるように、下側基板１上には、素子３、下側接続用パッド８１、および下側封止用リング８２が設けられている。下側封止用リング８２は、リング状であり、本発明の所定の領域としての素子３および下側接続用パッド８１を取り囲むように形成されている。下側接続用パッド８１には、素子３およびその周辺回路（図示せず）から引出された配線パターン（図示せず）が接続されていてもよい。下側接続用パッド８１上には、接続用半田７１が搭載されている。また、下側封止用リング８２上には、下側封止用リング８２に対応するリング状の封止用半田７２が搭載されている。

一方、図３および図４に示されるように、上側基板２には、上側基板２を厚さ方向に貫通し上側基板２の外側の素子と上側基板２の内側の素子との間の電気的な接続を行うための貫通配線４が設けられている。また、上側基板２には、貫通配線４に接続するように上側接続用パッド８３が設けられている。また、上側基板２には、接続用パッド８１に対向する位置に接続用突起５が設けられている。上側接続用パッド８３は接続用突起５を覆うように接続用突起５の表面に沿って延在している。

また、図５から分かるように、下側基板１と上側基板２とが接合された状態においては、接続用突起５の先端の幅は、下側接続用パッド８１の幅より小さい。また、上側基板２には、封止用リング８２に対向する位置に封止用突起６が設けられ、封止用突起６上には上側封止用リング８４が設けられている。封止用突起６の先端の幅は、下側封止用リング８２の幅より小さい。

下側基板１と上側基板２とは、半田によって接合され、パッケージが封止される。そのためには、まず、図１および図２に示される接続用半田７１および封止用半田７２が融点以上の温度で加熱され溶解される。この状態で、図３および図４に示される接続用突起５および封止用突起６が、それぞれ、上側接続用パッド８３および上側封止用リング８４を介して、接続用半田７１および封止用半田７２に突き刺さるように、下側基板１と上側基板２とが互いに押し付けられる。その後、パッケージが冷却される。それにより、図５に示されるように、パッケージの封止が完了する。

下側基板１と上側基板２とが接合されるときには、接続用半田７１は、上側接続用パッド８３の側面上をその側面に沿って上昇する。それにより、下側接続用パッド８１、接続用半田７１、上側接続用パッド８３、および貫通配線４からなる上側基板２と下側基板１との間の電気的な接続経路が形成される。また、封止用半田７２は上側封止用リング８４の側面上をその側面に沿って上昇する。それにより、素子３が上側基板２と下側基板１とによって封止される。つまり、上側基板２と下側基板１とによって囲まれた空間は、外気から遮断される。その結果、素子３は、外気に曝されることはない。

本実施の形態のパッケージにおいては、接続用突起５の先端の幅は、下側接続用パッド８１の幅よりも小さい。したがって、半田接合時には、溶融した接続用半田７１が下側接続用パッド８１からはみ出すことなく、接続用突起５が接続用半田７１に食い込む。このとき、溶融した接続用半田７１の表面の酸化膜が接続用突起５の先端部によって突き破られ、酸化していない半田新生面が現れる。この半田新生面と上側接続用パッド８３とが接触し、接続用半田７１が上側接続用パッド８３の側面上をその側面に沿って上昇する。そのため、下側基板１と上側基板２との間の電気的な接続が良好になる。また、上記のような方法によれば、接続用突起５および封止用突起６の寸法精度ならびに接続用突起５および封止用突起６と接続用パッド８１および封止用リング８２との間の位置精度が多少悪くても、良好な半田接合が行われる。さらに、半田接合時に溶融して押しつぶされた接続用半田７１は、下側接続用パッド８１上であって、かつ、上側接続用パッド８３の側面上に設けられており、下側基板１または上側基板２の主表面に沿って広がることが防止される。そのため、パッケージ内で配線同士が短絡するおそれがない。

また、実施の形態１のパッケージの封止接合部においても、電気的接合部において得られる効果と同様の効果が得られる。すなわち、次のような効果が得られる。封止用突起６の先端の幅は、下側封止用リング８２の幅より小さい。したがって、図５に示されるように、半田接合時には、溶融した封止用半田７２が下側封止用リング８２からはみ出すことなく、封止用突起６が封止用半田７２に食い込む。このとき、封止用半田７２の表面の酸化膜が封止用突起６の先端によって突き破られ、酸化していない半田新生面が現れる。この半田新生面と上側封止用リング８４とが接触して、上側封止用リング８４の側面上をその側面に沿って封止用半田７２が上昇する。それによって、良好な気密封止状態が形成される。

また、前述のような封止方法を用いれば、各部分の寸法精度および位置精度が低くても、素子の気密封止が良好に行われる。さらに、半田接合時に溶融して押しつぶされた封止用半田７２は、下側封止用リング８２上であって上側封止用リング８４の内側面上および外側面上に付着しているため、上側基板２または下側基板１の主表面に沿った方向に広がらない。その結果、上側基板２と下側基板１との半田接合に起因してパッケージ内の配線同士が短絡するおそれはない。さらに、前述のパッケージの製造方法によれば、１回の半田接合工程において、上側基板２と下側基板１との間の電気的な接続とパッケージの封止とが同時に行われるため、パッケージの製造工程が簡略化されるという利点がある。

次に、図６〜図１１を用いて、本実施の形態のパッケージの製造方法をさらに詳しく説明する。

まず、下側基板１が準備される。下側基板１の材料としては、シリコンまたはガリウムヒ素等の半導体、または、アルミナ等のセラミックが好適である。本実施の形態においては、下側基板１としては、シリコン基板が用いられる。

次に、図６に示されるように、下側基板１上に素子３が搭載される。素子３として、たとえば、半導体集積回路チップまたはディスクリート電子回路素子が用いられる場合には、素子３は、下側基板１にフリップチップ接合等によって実装され得る。また、素子３として、ＭＥＭＳ等のマイクロセンサーまたはマイクロアクチュエータが用いられる場合には、下側基板１の表面上に半導体プロセスによって素子３が直接形成されてもよい。

次に、図７に示されるように、下側基板１上に金属膜パターンからなる下側接続用パッド８１および下側封止用リング８２が形成される。下側封止用リング８２は、下側接続用パッド８１、素子３、ならびに、その他の封止すべき配線および回路を囲むようなリング状に形成される。金属膜の形成法としては、めっきまたはスパッタ法が用いられ得る。

金属膜の主材料として、Ｃｕ、Ｆｅ、またはＮｉ等の半田に対する濡れ性が高い材料が用いられることが好ましい。なお、Ｃｕ、Ｆｅ、またはＮｉ等の複合膜または合金膜が用いられてもよい。金属膜の厚さは、望ましくは、０．３μｍ〜５０μｍであり、さらに望ましくは、１μｍ〜１０μｍである。これらの金属膜と下側基板１との間にＣｒまたはＴｉ等からなる密着力強化層が挿入されてもよい。その場合、密着力強化層の厚さは０．００５μｍ〜０．２μｍであることが好ましい。

金属膜の表面には、半田の濡れ性を向上させる膜として、Ａｕ膜またはＳｎ膜等が形成されることが好ましい。半田の濡れ性を向上させる膜の厚さは、０．０１μｍ〜１μｍであることが望ましい。本実施の形態においては、金属膜として、厚さ０.０５μｍのＣｒ膜、厚さ２μｍのＮｉ膜、および厚さ０.１μｍのＡｕ膜がこの順番で重ねられた３層膜が用いられ得る。

次に、図８に示されるように、下側接続用パッド８１上には接続用半田７１が搭載され、一方、下側封止用リング８２上には封止用半田７２が搭載される。半田の搭載方法としては、蒸着法、めっき法、溶融半田をインクジェット法でパッドもしくはリングに向かって噴射する方法、または、型抜きによって作成された半田の塊をパッドもしくはリング上に載置する方法等が用いられ得るが、他の種々の方法が用いられてもよい。半田の材質としては、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、または、Ｓｎ−Ａｇ−Ｃｕ等が用いられることが好ましいが、この他の種々の半田材料が用いられてもよい。本実施の形態においては、半田の材料として、Ｓｎ−Ａｇ−Ｃｕが用いられる。前述の図６〜図８に示す工程によって、下側基板１の接続部および封止部が完成する。

次に、上側基板２が準備される。上側基板２の材質としては、シリコンまたはガリウムヒ素等の半導体、アルミナ等のセラミック、または、パイレックス（登録商標）等のガラスが好適である。本実施の形態においては、上側基板２として、面方位（１００）のシリコンウェハが用いられる。

次に、上側基板２は、その一方の主表面から所定の深さまでの部分が削り取られる。それにより、図９に示すように、接続用突起５およびリング状の封止用突起６が形成される。接続用突起５の位置は、下側接続用パッド８１に対応する位置であり、接続用突起５の先端の幅は、下側接続用パッド８１の幅よりも小さい。封止用突起６の位置は、下側封止用リング８２に対応する位置であり、封止用突起６の先端の幅は下側封止用リング８２の幅よりも小さい。なお、前述の上側基板２の削り方としては、その材質に応じて種々の方法が用いられ得る。

上側基板２がシリコンを主成分とする場合には、ウェットエッチング法または反応性イオンエッチング等のドライエッチング法が用いられてもよい。また、上側基板２が、セラミックを主成分とする場合には、上側基板２の成形用の原材料が型に流し込まれた後、その原材料が焼成されることによって、図９に示されるような所望の形状の上側基板２が形成される。さらに、上側基板２がガラスを主成分とする場合には、サンドブラスト法等によって上側基板２が形成される。

本実施の形態においては、水酸化カリウム溶液を用いるウェットエッチングによって、シリコン基板がエッチングされ、接続用突起５およびリング状の封止用突起６が形成される。ウェットエッチングが行われると、シリコンの（１１１）結晶面が選択的に現れるため、図９に描かれているように、接続用突起５の側面は、（１００）面に対して５５度の角度を成す傾斜面になる。本実施の形態のパッケージによれば、前述のように、接続用突起５の側面は傾斜面であるため、接続用突起５上に形成される金属配線が断線し難いという効果が得られる。

次に、図１０に示されるように、上側基板２上に金属膜パターンからなる上側接続用パッド８３および上側封止用リング８４が形成される。上側接続用パッド８３は少なくとも接続用突起５を覆うように形成され、一方、上側封止用リング８４は少なくとも封止用突起６を覆うようにリング状に形成される。金属膜の形成法、材質、および厚さは、それぞれ、下側接続用パッド８１および下側封止用リング８２の形成法、材質、および厚さと同一である。

次に、上側基板２の貫通孔２ａが形成され、その貫通孔２ａ内に導体が埋め込まれる。それにより、図１１に示されるように、上側基板２の外側に露出するとともに、上側接続用パッド８３まで到る貫通配線４が形成される。この貫通配線４によって、パッケージの内部の素子３とパッケージの外部の素子とが電気的に接続され得る。なお、貫通配線の形成方法として、貫通孔２ａの内壁表面に沿って延びるように導体膜が成膜される方法が用いられてもよい。なお、貫通配線は、貫通孔２内に形成され、上側接続用パッド８３と外部の素子とを接続し得る形態であれば、いかなる形態であってもよい。

前述の貫通孔２ａは、接続用突起５または封止用突起６と同様に、各種のエッチングまたはサンドブラスト等によって形成され得るが、その他に機械加工またはレーザー加工等によっても形成されてもよい。貫通孔２ａ内に埋め込まれるか、または、貫通孔２ａの内壁表面に沿って膜状に形成される導体は、めっき、スパッタ法、溶融金属をインクジェット法で貫通孔２ａ内へ噴射する方法、ＣＶＤ（Chemical Vapor Deposition）法、または焼結法等によって形成され得る。導体の材質としては、Ｃｕ，Ａｕ、Ａｇ、Ｎｉ、Ｗ、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、またはＳｎ−Ａｇ−Ｃｕ等が好適であるが、これらの他の種々の半田材料が用いられてもよい。本実施の形態においては、導体の材料としてＳｎ−Ａｇ−Ｃｕが用いられる。前述の図９〜図１１に示す工程によって、上側基板２の接続部および封止部が完成する。

なお、以上の説明においては、単一のパッケージの上側基板２および下側基板１のそれぞれの接続部および封止部を作成する方法が述べられている。一方、基板の材質としてシリコン等が用いられ、半導体プロセスによって上側基板および下側基板が形成される場合もある。この場合には、素子が基板ウエハ上に直接形成されてもよい。

次に、下側基板１と上側基板２とが、向かい合わせられた状態で、半田接合され、かつ封止されるときの様子をより詳細に説明する。

まず、真空炉中に下側基板１と上側基板２とが設置される。目印を用いて、下側基板１と上側基板２とのアライメントが行われる。その後、下側基板１および上側基板２が、接続用半田７１の融点以上の温度で、加熱される。本実施の形態においては、半田の材質として、融点２２０℃のＳｎ−Ａｇ−Ｃｕが用いられているため、下側基板１および上側基板２は、２２０℃よりも高い２７０℃で加熱される。次に、真空炉中に不活性封止ガスとしての窒素が導入される。その後、１平方センチ当り２０ｇの力で下側基板１と上側基板２とが互いに押し付けられる。最後に、室温の雰囲気中に下側基板１および上側基板２が放置され、下側基板１および上側基板２の温度が室温まで下がる。

前述の工程によって作成されたパッケージを断面研磨したところ、半田接合時に溶融した接続用半田７１は、上側基板２または下側基板１の主表面に沿って広がることなく、下側接続用パッド８１上であって、かつ、上側接続用パッド８３の両側面上に保持されている。また、封止用半田７２は、上側基板２または下側基板１の主表面に沿って広がることなく、下側封止用リング８２上であって、かつ、上側封止用リング８４の両側面上に保持されている。つまり、図５に示された断面構造と同等の断面構造を有するパッケージが得られていることが確認された。

次に、得られたパッケージの気密封止の性能が調べられた。パッケージの大きさが１０ｍｍ×１０ｍｍであり、上側封止用リング８４および下側封止用リング８２のそれぞれの幅が１ｍｍに固定された条件の下で、封止用突起６の先端の幅が様々に変更され、ヘリウムのリークレートが測定された。その測定結果が図１２に示されている。封止用突起６の先端の幅が下側封止用リング８２の幅よりも小さい場合には、ヘリウムのリークレートは測定限界値すなわち測定され得る最低値に近い低い値になる。つまり、気密封止の性能は高い。しかしながら、封止用突起６の先端の幅が下側封止用リング８２の幅よりも大きくなると、ヘリウムのリークレートは大幅に増加することが確認された。

次に、上側基板２と下側基板１との間の電気的な接続の性能としての電気抵抗が調べられた。パッケージの大きさが１０ｍｍ×１０ｍｍであり、上側接続用パッド８３および下側接続用パッド８１のそれぞれの幅が０.５ｍｍに固定された条件の下で、接続用突起５の先端の幅が様々に変更され、下側接続用パッド８１から上側接続用パッド８３までの電気的な接続経路の電気抵抗が測定された。その測定結果が図１３に示されている。接続用突起５の先端の幅が下側接続用パッド８１の幅よりも小さい場合には、電気抵抗値は測定限界すなわち測定され得る最低値に近い値になる。つまり、上側基板２と下側基板１との間の電気的な接続状態は良好である。しかしながら、接続用突起５の先端の幅が下側接続用パッド８１の幅よりも大きくなると、電気抵抗は大幅に増加することが確認された。

実施の形態２．
次に、図１４を用いて、本発明の実施の形態２のパッケージおよび電子装置を説明する。

実施の形態１のパッケージにおいては、接続用突起５と貫通配線４とが異なる位置に形成されている。しかしながら、本実施の形態においては、図１４に示すように、接続用突起５と同一位置に貫通配線４が形成されている。すなわち、接続用突起５を貫通するように貫通配線４が設けられている。これによれば、上側基板２と下側基板１との間の電気的な接続経路が基板を占有している面積が小さくなるため、パッケージを小型化することが可能になるという効果が得られる。

実施の形態３．
次に、図１５を用いて、本発明の実施の形態３のパッケージおよび電子装置を説明する。

実施の形態１のパッケージにおいては、接続用突起５がウェットエッチングによって形成されるため、接続用突起５の側面が傾斜している。しかしながら、本実施の形態のパッケージにおいては、接続用突起５がドライエッチングの一例の反応性イオンエッチングによって形成されるため、図１５に示されるように、接続用突起５の側面が上側基板２の主表面に対して略垂直に延びるように形成される。これによれば、上側基板２と下側基板１との間の電気的な接続経路が基板を占有する面積が小さくなるため、パッケージを小型化することが可能になるという効果が得られる。

実施の形態４．
次に、図１６を用いて、本発明の実施の形態４のパッケージおよび電子装置を説明する。

実施の形態３のパッケージにおいては、上側基板２の主表面に対して略垂直に延びる接続用突起５と貫通配線４とが異なる位置に形成されている。しかしながら、本実施の形態のパッケージにおいては、図１６に示すように、接続用突起５と同一位置に貫通配線４が形成されている。すなわち、接続用突起５を貫通するように貫通配線４が設けられている。これによれば、下側基板１と下側基板１との間の電気的な接続経路が基板を占有する面積がさらに小さくなるため、パッケージをさらに小型化することが可能になるという効果が得られる。

なお、上述された実施の形態１〜４のパッケージにおいて、接続用突起５の形状が上側基板２から棒状に突き出した形状および上側基板２から梁状に突き出した形状のうちのいずれの形状であっても、同様の効果が得られる。

次に、図１７および図１８を用いて、比較例のパッケージを説明する。図１７は、比較例のパッケージの上側基板を示す断面図である。図１８は、比較例のパッケージの下側基板を示す断面図である。なお、比較例のパッケージと同様のパッケージが特開２００４−２０９５８５号公報および特開２００４−１６０６５４号公報に開示されている。

比較例のパッケージにおいては、図１７および図１８に示すように、素子３が下側基板１上に設けられている。下側基板１と上側基板２とは、下側封止用リング８２および上側封止用リング８４の位置で接合される。上側基板２には、貫通孔２ａに金属が充填されることによって、貫通配線４が形成されている。また、貫通配線４の表面上には、金スタッドバンプ９１が形成されている。また、上側封止用リング８４上には金メッキ９２が設けられている。上側基板２と下側基板１とが互いに押し付けられて、超音波が印加されると、金スタッドバンプ９１と下側接続用パッド８１とが接合され、かつ、金メッキ９２と下側封止用リング８２とが接合される。これにより、上側基板２と下側基板１との間の電気的な接続および封止の双方が同時に行われる。なお、素子３の高さに応じて、上側基板２の素子３に対向する部分にキャビティ（くぼみ）２ｂが設けられている。

前述の他の比較例のパッケージにおいては、接合時の超音波振動によって、素子３、上側基板２、および下側基板１のいずれかが破損するおそれがあるという問題がある。

この問題を回避する方法として、金スタッドバンプ９１および金メッキ９２の位置に半田を搭載し、超音波接合ではなく半田接合を用いて上側基板２と下側基板１とを接合する方法が考えられる。しかしながら、この方法によれば、上側基板２と下側基板１とを互いに押し付けて、半田を溶融する際に、接続用半田が上側基板２または下側基板１の主表面に沿って広がってしまうために、パッケージ内の配線同士が電気的に短絡してしまうことがある。また、封止用半田が上側基板２または下側基板１の主表面に沿って広がってしまうために、封止すべき位置に封止のために必要な半田が残存しなくなり、気密封止性が低下するおそれがある。

また、溶融半田とパッドまたはリングとが接合されるためには、溶融半田の酸化していない新生面がパッドに触れる必要がある。一般の半田付けでは半田酸化膜を除去するためにフラックスを用いるが、素子の汚染の防止の観点からは、フラックスを使用することは好ましくない。フラックスを用いない場合、溶融半田の表面の半田酸化膜が半田とパッドとの間に介在し、良好な半田接合がなされず、上側基板２と下側基板１との間の電気的な接続が不良となったり、封止接合部の気密が不良となったりする。

次に、図１９および図２０を用いて、他の比較例のパッケージを説明する。図１９は、他の比較例のパッケージの上側基板を示す断面図である。図２０は、他の比較例のパッケージの下側基板を示す断面図である。他の比較例のパッケージにおいては、図１９および図２０に示すように、下側基板1上の下側接続用パッド８１および下側封止用リング８２の上には、それぞれ、接続用半田めっき１９１およびリング状の封止用半田めっき１９２が設けられている。上側基板２の接続用半田めっき１９１に対向する位置には、上側接続用パッド８３が内面に形成された貫通孔１０１が設けられ、上側基板２の封止用半田めっき１９２に対向する位置には、上側封止用リング８４が内面に形成されたリング状の溝１０２が設けられている。基板同士の接合時には、接続用半田めっき１９１と貫通孔１０１とが嵌め合わせられ、かつ、封止用半田めっき１９２とリング状の溝１０２とが嵌め合わせられ、上側基板２と下側基板１とが半田の融点以上に加熱される。それにより、接続用半田めっき１９１と上側接続用パッド８３とが接合されるとともに、封止用半田めっき１９２と上側封止用リング８４とが接合される。その結果、上側基板２と下側基板１との間の電気的な接続と素子の封止とが同時に行われる。

他の比較例のパッケージにおいては、上側基板２の接続用半田めっき１９１および封止用半田めっき１９２に対向する位置において貫通孔１０１および溝１０２が設けられている。そのため、上側基板２と下側基板１とを互いに押し付けて、接合半田を溶融するときに、接合半田が上側基板２または下側基板１の主表面に沿って広がるおそれは低減される。しかしながら、接続用半田めっき１９１と貫通孔１０１とが嵌合され、かつ、封止用半田めっき１９２と溝１０２とが嵌合されるときに、良好な半田接合状態が形成されるためには、接続用半田めっき１９１および封止用はんだめっき１９２の寸法精度および位置精度が極めて高くなければならないという問題がある。より具体的には、接続用半田めっき１９１および封止用はんだめっき１９２の寸法が大きすぎたり、接続用半田めっき１９１および封止用はんだめっき１９２と貫通孔１０１および溝１０２との間に位置ずれが生じたりしている場合には、貫通孔１０１および溝１０２からはみ出した接続用半田めっき１９１および封止用はんだめっき１９２が、上側基板２または下側基板１の主表面に沿って広がるおそれがある。また、接続用半田めっき１９１および封止用はんだめっき１９２の寸法が小さ過ぎる場合には、接続用半田めっき１９１および封止用はんだめっき１９２が溶融しても、上側接続用パッド８３および上側封止用リング８４とが接触しないという不具合が生じる。さらに、半田酸化膜が、溶融した接続用半田めっき１９１および封止用はんだめっき１９２と上側接続用パッド８３および上側封止用リング８４との間のそれぞれに介在し、上側基板２と下側基板１との間の電気的な接続の不良および封止接合部の気密不良が生じるという問題がある。

しかしながら、前述の実施の形態１〜４のパッケージによれば、図１７〜図２０に示す比較例および他の比較例のパッケージにおいて生じている問題が解消されている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

実施の形態１のパッケージの平面図である。図１のＩＩ−ＩＩ線断面図である。実施の形態１のパッケージの平面図である。図１のＩＶ−ＩＶ線断面図である。実施の形態１のパッケージの断面図である。実施の形態１のパッケージの製造方法を説明するための図である。実施の形態１のパッケージの製造方法を説明するための図である。実施の形態１のパッケージの製造方法を説明するための図である。実施の形態１のパッケージの製造方法を説明するための図である。実施の形態１のパッケージの製造方法を説明するための図である。実施の形態１のパッケージの製造方法を説明するための図である。実施の形態１のパッケージの気密封止特性を示すグラフである。実施の形態１のパッケージの上側基板と下側基板との電気的な接続の特性を示すグラフである。実施の形態２のパッケージの電気的な接続経路の断面図である。実施の形態３のパッケージの電気的な接続経路の断面図である。実施の形態４のパッケージの電気的な接続経路の断面図である。比較例のパッケージの上側基板の断面図である。比較例のパッケージの下側基板の断面図である。他の比較例のパッケージの上側基板の断面図である。他の比較例のパッケージの下側基板の断面図である。

符号の説明

１下側基板、２上側基板、３素子、４貫通配線、５接続用突起、６封止用突起、７１接続用半田、７２封止用半田、８１下側接続用パッド、８２下側封止用リング、８３上側接続用パッド、８４上側封止用リング。

Claims

下側基板と、前記下側基板に装着され、前記下側基板とともに密閉空間を構成する上側基板とを備え、
前記下側基板上には、所定の領域を囲むように下側封止用リングが設けられ、
前記上側基板は、前記下側封止用リングに対応するリング状の封止用突起を含み、
前記封止用突起の表面上には、上側封止用リングが設けられ、
前記上側封止用リングと前記下側封止用リングとが封止用半田を介して接着され、
前記封止用突起の先端の幅が前記下側封止用リングの幅よりも小さく、
前記封止用半田が、前記下側封止用リング上であって、かつ、前記上側封止用リングの側面上に設けられ、さらに、
前記下側基板上には、下側接続用パッドが設けられ、
前記上側基板は、前記下側接続用パッドに対応する接続用突起を含み、
前記接続用突起の表面上には、上側接続用パッドが設けられ、
前記上側接続用パッドと前記下側接続用パッドとが接続用半田によって接着され、
前記接続用突起の先端の幅が前記下側接続用パッドの幅よりも小さく、
前記接続用半田が、前記下側接続用パッド上であって、かつ、前記上側接続用パッドの側面上に設けられ、
前記上側基板は、厚さ方向に延びる貫通孔を有し、
前記貫通孔内に貫通配線が形成され、
前記貫通配線の一端が、前記上側接続用パッドに電気的に接続されており、前記貫通配線の他端が、外部の素子に接続され得る形態であり、
前記貫通配線が前記接続用突起内において前記接続用突起を貫通するように延びている、パッケージ。
前記接続用突起の側面が、前記上側基板の主表面に対して傾斜している傾斜面である、請求項１に記載のパッケージ。
前記接続用突起の側面が、前記上側基板の主表面に対してほぼ垂直に延びる垂直面である、請求項１に記載のパッケージ。
請求項１〜３のいずれかに記載のパッケージにおいて、前記上側基板と前記下側基板との間の空間に電子部品が設けられた、電子装置。