JP5919052B2 - パッケージ及びパッケージの製造方法 - Google Patents
パッケージ及びパッケージの製造方法 Download PDFInfo
- Publication number
- JP5919052B2 JP5919052B2 JP2012064268A JP2012064268A JP5919052B2 JP 5919052 B2 JP5919052 B2 JP 5919052B2 JP 2012064268 A JP2012064268 A JP 2012064268A JP 2012064268 A JP2012064268 A JP 2012064268A JP 5919052 B2 JP5919052 B2 JP 5919052B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- package
- electrodes
- substrate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明に係わるパッケージは、内部に電子部品を収納するパッケージであって、絶縁性材料からなり、対向面が相互に接合され、一方に前記電子部品を収容するための凹部が形成された一対の基板と、前記一対の基板のうち、一方の基板又は両方の基板に設けられ、前記対向面と当該対抗面の反対側の面とを貫通する金属材からなる貫通電極と、を有し、前記貫通電極の前記対向面における面積が前記反対側の面における面積よりも大きいことを特徴とする。
また、本発明に係わるパッケージは、前記貫通電極は、貫通方向に垂直な断面における断面積が、前記対向面から前記反対側の面に向かうにつれて連続的に減少することを特徴とする。
このパッケージは、パッケージ内部側においてバルク材として機能する程度の厚みを有する貫通電極の直上に電子部品を取り付けるための突起状電極を設置しているので、電子部品の搭載における信頼性を高めると同時に、搭載された電子部品がガラスやセラミックス等の脆性材料からなる部材に接合剤等を介して接することが無いので熱や外部からの衝撃をこの脆性材料部材から直接受けることが無いので、この電子部品に損傷を与えることが無くなる。
このパッケージは、貫通電極の基板概略円形であることから、パッケージを構成する基板と貫通電極を構成する金属間に熱的衝撃や力学的衝撃が生じた場合において、基板と貫通電極間に加わる力を分散することができるので耐久性に優れたものとなる。
図1は、本発明の実施形態に係るパッケージに音叉型水晶振動子を搭載し、真空封止したものの概要を示す図であり、図1(a)は、上面図であり、図1(b)は主要分の断面図であり、図1(c)は裏面図である。
この音叉型水晶振動子4を搭載したパッケージ1を作製するための工程は、図2に示したガラス基板成形工程と、図3に示したベース基板の貫通孔穴埋めめっき工程と、図4に示した貫通電極形成工程と、図5に示した突起電極形成工程と、図6に示した電子部品搭載工程と、図7に示したリッド基板とベース基板を接合する接合工程と、から構成されている。
なお、各々の突起電極19の中心間距離は、貫通電極18の中心間距離より小さく設定されている。
また、上記実施形態に係るパッケージ1は、貫通電極5をベース基板2にのみ設ける構成を例示したが、リッド基板3側にも設ける構成としても良い。
さらに、湿式めっきにより貫通電極を形成したが、金属ペーストの焼成や金属ピンによる埋め込みも本発明に適用することが可能であることはいうまでもない。
2、20、33 ベース基板
3、24 リッド基板
4、22 音叉型水晶振動子
5、18 貫通電極
6、19、34 突起電極
7、21 ダミー電極
8 キャビティ
9 基板基材
10 成形型
11 テーパー凹部
12 ガラス成形体
13 導電層
14 マスキング層
15 めっき層
16 底部
17 金めっき層
23 接合層
26 外側電極
27 はんだ層
28 電極
29 外部基板
30 はんだ層
31 ダミー電極
32 搭載用電極
35 電子部品
Claims (5)
- 内部に電子部品を収納するパッケージであって、
絶縁性材料からなり、対向面が相互に接合され、一方に前記電子部品を収容するための凹部が形成された一対の基板と、
前記一対の基板のうち、一方の基板又は両方の基板に設けられ、前記対向面と当該対抗面の反対側の面とを貫通する金属材からなる貫通電極と、を有し、
前記貫通電極の前記対向面における面積が前記反対側の面における面積よりも大きく、
前記対向面における貫通電極の上面に、前記電子部品と前記貫通電極とを接続する突起状の電極を備え、
前記貫通電極は、一の基板において複数備わり、
平面視で、各々の前記突起状の電極における中心位置間の距離は、前記対向面における各々の貫通電極の中心位置間の距離よりも短く、かつ、当該対向面における各々の貫通電極間に形成される間隙よりも長いことを特徴とするパッケージ。 - 前記絶縁性材料は、ガラス又はセラミックスであることを特徴とする請求項1に記載のパッケージ。
- 前記貫通電極は、貫通方向に垂直な断面における断面積が、前記対向面から前記反対側の面に向かうにつれて連続的に減少することを特徴とする請求項1又は2に記載のパッケージ。
- 前記貫通電極は、平面視で円形状からなることを特徴とする請求項1〜3の何れか一項に記載のパッケージ。
- 内部に電子部品を収納するパッケージの製造方法であって、
絶縁性材料からなるベース基板の一方の面から当該一方の面と対向する面にかけて、前記一方の面における面積が前記対向する面における面積よりも大きくなるように金属材からなる貫通電極を形成する貫通電極形成工程と、
前記ベース基板の一方の面における貫通電極の上面に、前記電子部品と前記貫通電極とを接続する突起状の電極を形成する突起電極形成工程と、
前記突起状の電極の上部に電子部品を搭載する搭載工程と、
絶縁性材料からなり、下面に前記電子部品を収納するための凹部を有するリッド基板を前記ベース基板に接合する接合工程と、を備え、
前記貫通電極形成工程において、前記貫通電極は、一のベース基板において複数形成され、
前記突起電極形成工程において、前記突起状の電極は、平面視で、各々の中心位置間の距離が、前記一方の面における各々の貫通電極の中心位置間の距離よりも短く、かつ、当該一方の面における各々の貫通電極間に形成される間隙よりも長く形成されることを特徴とするパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064268A JP5919052B2 (ja) | 2012-03-21 | 2012-03-21 | パッケージ及びパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064268A JP5919052B2 (ja) | 2012-03-21 | 2012-03-21 | パッケージ及びパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197993A JP2013197993A (ja) | 2013-09-30 |
JP5919052B2 true JP5919052B2 (ja) | 2016-05-18 |
Family
ID=49396386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064268A Active JP5919052B2 (ja) | 2012-03-21 | 2012-03-21 | パッケージ及びパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5919052B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6828733B2 (ja) * | 2018-12-25 | 2021-02-10 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194789A (ja) * | 2008-02-18 | 2009-08-27 | Seiko Instruments Inc | 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計 |
JP2011040499A (ja) * | 2009-08-07 | 2011-02-24 | Seiko Instruments Inc | 電子デバイス及びその製造方法 |
JP5550373B2 (ja) * | 2010-02-05 | 2014-07-16 | セイコーインスツル株式会社 | パッケージの製造方法 |
-
2012
- 2012-03-21 JP JP2012064268A patent/JP5919052B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013197993A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529832B (zh) | 模組及其製造方法 | |
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
JP5447316B2 (ja) | 電子部品パッケージ用封止部材、及び電子部品パッケージ | |
JP4467506B2 (ja) | パッケージおよびそれを用いた電子装置 | |
JP2013030759A (ja) | パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法 | |
WO2011093456A1 (ja) | 圧電振動デバイス、およびその製造方法 | |
JP5919052B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP2015122413A (ja) | パッケージおよびその製造方法 | |
TWI556369B (zh) | A sealing member for electronic component packaging, an electronic component package, and a sealing member for packaging an electronic component | |
JP2014086963A (ja) | パッケージおよびパッケージの製造方法 | |
JP2015080108A (ja) | パッケージの製造方法 | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP5193522B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
JP5703522B2 (ja) | パッケージ、パッケージ製造方法、圧電振動子 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP6257150B2 (ja) | 電子部品パッケージ及び電子部品パッケージの製造方法 | |
JP2013251434A (ja) | 基板の製造方法、電子デバイスの製造方法、発振器、ジャイロセンサー、電子機器および移動体 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP2007194553A (ja) | 回路基板とその製造方法 | |
JP2013197398A (ja) | 回路基板及び回路基板の製造方法 | |
JP2010177984A (ja) | 圧電振動子および圧電デバイス | |
TWI702700B (zh) | 半導體元件及其製造方法 | |
JP2010056842A (ja) | 圧電デバイス及び圧電デバイスの製造方法 | |
JP2007208040A (ja) | 回路基板とその製造方法 | |
JP2017079258A (ja) | 電子部品搭載用基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5919052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |