JP5919052B2 - パッケージ及びパッケージの製造方法 - Google Patents

パッケージ及びパッケージの製造方法 Download PDF

Info

Publication number
JP5919052B2
JP5919052B2 JP2012064268A JP2012064268A JP5919052B2 JP 5919052 B2 JP5919052 B2 JP 5919052B2 JP 2012064268 A JP2012064268 A JP 2012064268A JP 2012064268 A JP2012064268 A JP 2012064268A JP 5919052 B2 JP5919052 B2 JP 5919052B2
Authority
JP
Japan
Prior art keywords
electrode
package
electrodes
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012064268A
Other languages
English (en)
Other versions
JP2013197993A (ja
Inventor
岸 松雄
松雄 岸
未英 小西
未英 小西
新輪 隆
隆 新輪
中村 敬彦
敬彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012064268A priority Critical patent/JP5919052B2/ja
Publication of JP2013197993A publication Critical patent/JP2013197993A/ja
Application granted granted Critical
Publication of JP5919052B2 publication Critical patent/JP5919052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子部品を搭載、封入するための貫通電極を有するパッケージ及び当該パッケージの製造方法に関する。
振動子や加速度等の力学量を測定するためのセンサ等の電子部品を搭載、封入、収納するためのパッケージとして、一体化された基板からなるものが広く使用されている。
これらの基板は、電子部品を搭載するためのベース基板と、このベース基板に蓋として封止するためのリッド基板と、からなる。リッド基板は、セラミックスやガラスといった絶縁性材料を加工し、電極等が形成されている。ベース基板には、搭載される電子部品と外部の回路基板等と電気的な接続を行うための電極が設けられている。
これらの電極は、金属ペーストの焼成や薄膜技術等により作製されるが、ベース基板に貫通孔を設け、この貫通孔に金属を埋め込むことにより貫通電極と呼ばれる構造をとったものが提案されている。
貫通電極としては、例えば、ベース基板として、貫通孔を形成したガラス基材を用い、貫通孔を銀ペーストにより埋め、貫通電極として用いている例がある(特許文献1等参照)。また、他の例として、ガラス基材に貫通孔を設け、金属ピンを低融点ガラスとともに貫通孔に打ち込み、低融点ガラスを溶融することにより金属ピンとガラス基材を一体化することにより貫通孔を塞ぎ貫通電極を形成する方法もある(特許文献2等参照)。さらに、テーパー状の貫通孔を基材であるガラスの軟化点以上の温度に加熱し、カーボン材からなる成形型により加圧成形することにより作製し、金属ピンをこの貫通孔に振込み、全体の温度をガラス基材の軟化点以上とすることによりガラス基材と金属ピンを一体化する方法も提案されている(特許文献3等参照)。
ここで、近年における電子部品の小型化およびパッケージの小型化の要求に伴い、貫通電極も小型化と近接化が望まれている。また、雰囲気の影響を受ける振動子や力学量測定センサ等では、小型化や近接化のみならず、貫通電極の封止性という点も要求されている。
しかしながら、銀ペースト等の金属ペーストを用いる貫通電極の製造方法では、基板としてガラス基材を用いる場合、ガラス基材の耐熱性から銀ペーストの焼成温度をガラス基材の軟化点以上とする必要があるため、基材の変形を起こすという課題があった。
また、金属ピンを低融点ガラスにより貫通孔に埋め込む方法では、貫通孔を、金属ピンの太さを考慮し且つ低融点ガラスを埋め込めるだけの大きさとする必要があった。つまり、当該方法では、複数の貫通電極を形成する場合、貫通電極間の微細化が困難になるという課題があった。
このため、上記方法によれば、貫通電極を搭載、封入すべき電子部品の電極近傍に設置することが出来ない。つまり、貫通電極は、離れた部分に形成する必要があったので、電子部品の搭載にあたり、内部で複雑な配線を施す必要が生じ、信頼性やコスト面で問題があった。
また、金属ピンを貫通孔に振込み、ガラス基材を軟化することにより一体化する方法は、軟化中における金属ピンの動きによる精度や、テーパー貫通孔の口径が大きな方の径によって、その微細性、近接性が決まってしまうという問題や、基材としてガラス以外の材料を用いることが出来ないという問題があった。
特開2002−124845号公報 特開2003−209198号公報 特開2011−166307号公報
本発明は、上記事情に鑑みなされたものであり、微細性、近接性に優れた貫通電極を有する脆性材料を用いた基板からなるパッケージ及び当該パッケージの製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係わるパッケージは、内部に電子部品を収納するパッケージであって、絶縁性材料からなり、対向面が相互に接合され、一方に前記電子部品を収容するための凹部が形成された一対の基板と、前記一対の基板のうち、一方の基板又は両方の基板に設けられ、前記対向面と当該対抗面の反対側の面とを貫通する金属材からなる貫通電極と、を有し、前記貫通電極の前記対向面における面積が前記反対側の面における面積よりも大きいことを特徴とする。
本発明に係わるパッケージの製造方法は、内部に電子部品を収納するパッケージの製造方法であって、絶縁性材料からなるベース基板の一方の面から当該一方の面と対向する面にかけて、前記一方の面における面積が前記対向する面における面積よりも大きくなるように金属材からなる貫通電極を形成する貫通電極形成工程と、前記ベース基板の一方の面における貫通電極の上面に、前記電子部品と前記貫通電極とを接続する突起状の電極を形成する突起電極形成工程と、前記突起状の電極の上部に電子部品を搭載する搭載工程と、絶縁性材料からなり、下面に前記電子部品を収納するための凹部を有するリッド基板を前記ベース基板に接合する接合工程と、を備えることを特徴とする。
このパッケージは、2枚以上のガラスやセラミックス等の絶縁性基板が接合してなるパッケージにおいて、パッケージ内部に実装された電子部品を外部と電気的に接続する貫通電極が形成された基板が用いられており、この貫通電極が電子部品を実装する側であるパッケージ内部で面積が、このパッケージを外部の回路基板等と接続する側であるパッケージ外部での面積に対して広くなっていることから、内部における貫通電極の電極間距離を外部における貫通電極間距離より小さくすることが出来るので、より小型の電子部品をパッケージ内部に実装することが出来ると同時に、パッケージ外部の電極間距離を離すことが出来るので、外部基板への実装において、流動性が高く、近接した電極間で電気的にショートを起こしやすいはんだや金属ペーストによる接合を容易に行うことができる。
また、前記絶縁性材料は、ガラス又はセラミックスであることを特徴とする。
また、本発明に係わるパッケージは、前記貫通電極は、貫通方向に垂直な断面における断面積が、前記対向面から前記反対側の面に向かうにつれて連続的に減少することを特徴とする。
このパッケージは、貫通電極がパッケージ内部側から外部側に向かって連続的にその断面積を小さくなっていることから、パッケージ内部で微細化された電子部品の狭ピッチ搭載を可能とし、一方でパッケージ外部で電極間距離を大きく取れるのでパッケージの回路基板への実装に対して、はんだ等の流れによるショートを防ぐことが出来ることに加え、このパッケージが受ける熱的な衝撃や力学的な衝撃に対して、その衝撃を分散することが出来るので、ガラスやセラミックス等の脆性材料からなるパッケージの耐久性を各段に高めることが出来る。
また、本発明に係わるパッケージは、前記対向面における貫通電極の上面に、前記電子部品と前記貫通電極とを接続する突起状の電極を備えることを特徴とする。
このパッケージは、パッケージ内部側においてバルク材として機能する程度の厚みを有する貫通電極の直上に電子部品を取り付けるための突起状電極を設置しているので、電子部品の搭載における信頼性を高めると同時に、搭載された電子部品がガラスやセラミックス等の脆性材料からなる部材に接合剤等を介して接することが無いので熱や外部からの衝撃をこの脆性材料部材から直接受けることが無いので、この電子部品に損傷を与えることが無くなる。
また、本発明に係わるパッケージは、前記貫通電極は、一の基板において複数備わり、平面視で、各々の前記突起状の電極における中心位置間の距離は、前記対向面における各々の貫通電極の中心位置間の距離よりも短く、かつ、当該対向面における各々の貫通電極間に形成される間隙よりも長いことを特徴とする。
また、本発明に係わるパッケージの製造方法は、前記貫通電極形成工程において、前記貫通電極は、一のベース基板において複数形成され、前記突起電極形成工程において、前記突起状の電極は、平面視で、各々の中心位置間の距離が、前記一方の面における各々の貫通電極の中心位置間の距離よりも短く、かつ、当該一方の面における各々の貫通電極間に形成される間隙よりも長く形成されることを特徴とする。
このパッケージは、パッケージ内部側において、複数の貫通電極上に設けられた電子部品を接続・搭載するために設けられた突起状電極を代表する中心間距離、例えば、電極の平面方向における断面形状の重心間距離が各々の突起状電極が形成されている貫通電極を代表する中心間距離、例えば電極の平面方向における断面形状の重心間距離より短く、かつ、該当する貫通電極間の最短距離より長いことから、パッケージ内で電子部品を接続・搭載するに当たり、電子部品の当該電極する電極間距離を貫通電極の中心間距離より狭めることができるので、小型、高密度電極を有する電子部品にこのパッケージを適用することができる。
また、本発明に係わるパッケージは、前記貫通電極は、平面視で円形状からなることを特徴とする。
このパッケージは、貫通電極の基板概略円形であることから、パッケージを構成する基板と貫通電極を構成する金属間に熱的衝撃や力学的衝撃が生じた場合において、基板と貫通電極間に加わる力を分散することができるので耐久性に優れたものとなる。
この発明によれば、電子部品の電極間距離を狭く、微細化が進んだ電子部品を搭載・封入することが出来、外部との接続において電極間距離に余裕を持たせ、ショート等の障害無く行うことができるとともに、熱および力学的な衝撃等に対して優れた耐久性を有するパッケージを提供することができる。
本発明の実施形態に係わるパッケージの概要を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、ガラス基板成形工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、ベース基板の貫通孔穴埋めめっき工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、貫通電極形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、突起電極形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、電子部品搭載工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、リッド基板とベース基板の接合工程を示す図である。 本発明の実施形態に係わるパッケージの貫通電極のうちパッケージ外側となる部分にハンダ層を形成した図である。 本発明の実施形態に係わるパッケージと外部基板との接合例を示した図である。 本発明の実施形態に係わるパッケージにおいて、貫通電極のうちパッケージ内側に電子部品搭載電極を設けた例を示す図である。
本発明に係る実施形態について、図を参照して説明する。
図1は、本発明の実施形態に係るパッケージに音叉型水晶振動子を搭載し、真空封止したものの概要を示す図であり、図1(a)は、上面図であり、図1(b)は主要分の断面図であり、図1(c)は裏面図である。
このパッケージ1は、ソーダライムガラス(絶縁性材料)からなるベース基板2と、当該ベース基板2と同じ材質からなるリッド基板3と、これら基板の内部に搭載された音叉型水晶振動子4(電子部品)と、から構成されている。
また、ベース基板2において、音叉型水晶振動子4が、図示しない外部基板と接続するための貫通電極5上に設けられた突起電極6(突起状の電極)を介して搭載、接続されている。さらに、ベース基板2には、外部基板との接続性を高めるためにダミー貫通電極7が備えられている。ここで、詳細は後述するが、貫通電極5は、ベース基板2のリッド基板3に対する対向面(上面)における面積が、反対の面(下面)における面積よりも大きくなるように、テーパ形状からなる。
リッド基板3は、音叉型水晶振動子4を封入し、内部の真空性を保つためのキャビティ8を有し、キャビティ8を備える側の面(対向面)がベース基板2の上面と図示しない接合層を介して接合されている。
(パッケージの製造手順)
この音叉型水晶振動子4を搭載したパッケージ1を作製するための工程は、図2に示したガラス基板成形工程と、図3に示したベース基板の貫通孔穴埋めめっき工程と、図4に示した貫通電極形成工程と、図5に示した突起電極形成工程と、図6に示した電子部品搭載工程と、図7に示したリッド基板とベース基板を接合する接合工程と、から構成されている。
まず、図2に示したガラス基板成形工程では、ベース基板2およびリッド基板3となるべきソーダライムガラス製の基板基材9(絶縁性材料)を軟化点以上の温度に加熱する(図2(a))。そして、当該基板基材9は、下面にカーボン基材からなるテーパ−状の凸部を備えた成形型10により加圧成形される(図2(b))。すると、基板基材9は、上面(ベース基板の一方の面)にテーパー形状のテーパー凹部11を有するガラス成形体12となる(図2(c))。
次に、貫通孔穴埋めメッキ工程では、図3(a)に示した如く、ガラス成形体12に、スパッタリング法によりクロムと金の薄膜からなる導電層13を形成する。そして、図3(b)に示した如く、導電層13の上層のうち、テーパー凹部11の外周近傍もしくはテーパー凹部11の開口部付近をマスキングするための、絶縁性樹脂からなるマスキング層14を形成する。次いで、図3(c)に示した如く、湿式電気めっき法によりテーパー凹部11内にニッケル鉄合金めっき層15を形成する。最後に、ガラス成形体12よりマスキング層14を剥離する(図3(d))。
次に、貫通電極形成工程では、まずガラス成形体12の上下面のうち、テーパー凹部11の備わる側の面(上面)において、めっき層15の一部とガラス基材9の一部を研磨により平坦化する(図4(a))。次いで、ガラス成形体12の底部16側を研磨することによりガラス部を除去し、全体を平坦化する(図4(b))。その後、研磨されたガラス成形体12において、無電解金めっきをめっき層15に施し、金めっき層17を形成することにより貫通電極18を形成する(図4(c))。以上により、ベース基板2の上面における面積が、上面と対向する面(下面)における面積よりも大きい、金属材からなる貫通電極18が形成される。また、貫通電極18は、テーパ形状からなるため、上面から下面に向かうにつれて連続的に横断面積が減少する。
次に、突起電極形成工程では、図5(a)のベース基板20の底面図と、図5(b)のベース基板20の断面図に示すように、貫通電極18が形成されたガラス成形体12における上面、すなわちテーパー凹部11の開口側であった面における貫通電極18の表面に、搭載される電子部品(音叉型水晶振動子22)の搭載/接続位置に金ワイヤーによる金バンプを形成することで突起電極19を設ける。以上によって、ベース基板20が作製される。このとき、ベース基板20において、電子部品が接続されない貫通電極18は、ダミー貫通電極21として残される。
なお、各々の突起電極19の中心間距離は、貫通電極18の中心間距離より小さく設定されている。
次に、電子部品搭載工程では、図6(a)のベース基板20の底面図と、図6(b)のベース基板断面図に示すように、突起電極19に、音叉型水晶振動子22の表面に形成されている金膜(図示省略)を音叉型水晶振動子22に押し付けながら超音波をかけることにより(所謂、金−金接合をおこなうことにより)、音叉型水晶振動子22をベース基板20に搭載する。
最後に、接合工程では、図7に示す如く、図2に示したガラス基板成形工程により成形され、さらに十分平坦化されたキャビティ側に、スパッタリングにより接合層23となるアルミニウム薄膜が形成されたリッド基板24を用意する。そして、当該リッド基板24と、音叉型水晶振動子22が搭載されたベース基板20と、を真空中で位置あわせする(図7(a))。そして、両基板を加圧しながら電圧を印加することにより(所謂、陽極接合を行うことにより)、接合/一体化がなされ、パッケージ25が作製される(図7(b))。
このパッケージ25は、貫通電極18がテーパー構造を有しており、このテーパー構造を利用してパッケージ内側の電極間距離がパッケージ外側の電極間距離に比べて小さくなっている。
本実施の形態では、一例として、音叉型水晶振動子22の二つの電極の中心距離が200μmであるものを用い、2つの突起電極19の中心位置間の距離も200μmに設定する。また、貫通電極18は、平面形状を円形とし、パッケージ内側(つまり、ベース基板20の上面側)の直径を500μm、パッケージ外側(つまり、ベース基板20の下面側)の直径を200μm、中心位置間の距離を600μmとした。すなわち、パッケージ内側では、貫通電極18の最短距離(ベース基板20の上面における各々の貫通電極間に形成される間隙)は100μmであり、外部基板と接続をおこなうパッケージ外側では、貫通電極18の最短距離は400μmに設定した。
また、突起電極19は、強度の低いガラス表面ではなく、厚みがある金属からなる貫通電極20の表面に形成される。そのため、パッケージ25は、非常に強度に優れた音叉型水晶振動子22と突起電極19との接続が得られるので、信頼性が高くなる。
この設定により、パッケージ内側では、電極間距離が非常に狭い音叉型水晶振動子22を固相接合することにより対応できる。一方、パッケージ外側では、流動性を有するはんだ接合を可能とすることができる。
このようにして作製されたパッケージ25を外部基板に接続する場合には、例えば、図8に示すように、貫通電極18の外側電極26にクリームはんだ等によりはんだ層27が形成される。そして、図9(a)(b)に示すように、このパッケージ25をハンダ接続するための電極28が設けられた外部基板29に載せて加熱することにより、相互の電極がショートすることなくハンダ層30によって双方を接続することができる。この際、ダミー貫通電極21は、外部基板29上に設けられたダミー電極31に接続されることで、より強固な接続がおこなわれる。また、接続に流動性を有するハンダを用いるので、比較的容易な位置合わせ精度で外部基板29上にパッケージ25を配置することが出来るため、他のハンダ接合を行うチップ型電子部品と同時に加熱、接続ができる。
また、本実施の形態では、突起電極19を金属からなる貫通電極18上に形成したが、搭載すべき電子部品がより微細なものであったり、構造上の観点から、上記の構造をとることが出来ない場合もある。この場合、図10に示すように、貫通電極18に接続する搭載用電極32をベース基板33のガラス表面に作製し、その表面に突起電極34を形成して電子部品35を搭載しても、パッケージ外側の電極間距離を内部と比べ大きくとることが出来る。そのため、パッケージ36の外形寸法を大きくすること無く、パッケージの小型化を図ることができる。
なお、本実施の形態では、パッケージ材料としてソーダライムガラスを用いたが、特に指定されるものではなく、その他のガラス材料やセラミックス材料でも本発明を適用できる。
また、上記実施形態に係るパッケージ1は、貫通電極5をベース基板2にのみ設ける構成を例示したが、リッド基板3側にも設ける構成としても良い。
また、円形の形状を有する貫通電極を型成形したが、形状は円形である必要はなく、任意形状で可能であり、成形方法も型成形である必要はなく、例えば、サンドブラストを用いた穴開け等も提供できることは言うまでもない。
さらに、湿式めっきにより貫通電極を形成したが、金属ペーストの焼成や金属ピンによる埋め込みも本発明に適用することが可能であることはいうまでもない。
1、25、36 パッケージ
2、20、33 ベース基板
3、24 リッド基板
4、22 音叉型水晶振動子
5、18 貫通電極
6、19、34 突起電極
7、21 ダミー電極
8 キャビティ
9 基板基材
10 成形型
11 テーパー凹部
12 ガラス成形体
13 導電層
14 マスキング層
15 めっき層
16 底部
17 金めっき層
23 接合層
26 外側電極
27 はんだ層
28 電極
29 外部基板
30 はんだ層
31 ダミー電極
32 搭載用電極
35 電子部品

Claims (5)

  1. 内部に電子部品を収納するパッケージであって、
    絶縁性材料からなり、対向面が相互に接合され、一方に前記電子部品を収容するための凹部が形成された一対の基板と、
    前記一対の基板のうち、一方の基板又は両方の基板に設けられ、前記対向面と当該対抗面の反対側の面とを貫通する金属材からなる貫通電極と、を有し、
    前記貫通電極の前記対向面における面積が前記反対側の面における面積よりも大きく、
    前記対向面における貫通電極の上面に、前記電子部品と前記貫通電極とを接続する突起状の電極を備え、
    前記貫通電極は、一の基板において複数備わり、
    平面視で、各々の前記突起状の電極における中心位置間の距離は、前記対向面における各々の貫通電極の中心位置間の距離よりも短く、かつ、当該対向面における各々の貫通電極間に形成される間隙よりも長いことを特徴とするパッケージ。
  2. 前記絶縁性材料は、ガラス又はセラミックスであることを特徴とする請求項1に記載のパッケージ。
  3. 前記貫通電極は、貫通方向に垂直な断面における断面積が、前記対向面から前記反対側の面に向かうにつれて連続的に減少することを特徴とする請求項1又は2に記載のパッケージ。
  4. 前記貫通電極は、平面視で円形状からなることを特徴とする請求項1〜3の何れか一項に記載のパッケージ。
  5. 内部に電子部品を収納するパッケージの製造方法であって、
    絶縁性材料からなるベース基板の一方の面から当該一方の面と対向する面にかけて、前記一方の面における面積が前記対向する面における面積よりも大きくなるように金属材からなる貫通電極を形成する貫通電極形成工程と、
    前記ベース基板の一方の面における貫通電極の上面に、前記電子部品と前記貫通電極とを接続する突起状の電極を形成する突起電極形成工程と、
    前記突起状の電極の上部に電子部品を搭載する搭載工程と、
    絶縁性材料からなり、下面に前記電子部品を収納するための凹部を有するリッド基板を前記ベース基板に接合する接合工程と、を備え、
    前記貫通電極形成工程において、前記貫通電極は、一のベース基板において複数形成され、
    前記突起電極形成工程において、前記突起状の電極は、平面視で、各々の中心位置間の距離が、前記一方の面における各々の貫通電極の中心位置間の距離よりも短く、かつ、当該一方の面における各々の貫通電極間に形成される間隙よりも長く形成されることを特徴とするパッケージの製造方法
JP2012064268A 2012-03-21 2012-03-21 パッケージ及びパッケージの製造方法 Active JP5919052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012064268A JP5919052B2 (ja) 2012-03-21 2012-03-21 パッケージ及びパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012064268A JP5919052B2 (ja) 2012-03-21 2012-03-21 パッケージ及びパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2013197993A JP2013197993A (ja) 2013-09-30
JP5919052B2 true JP5919052B2 (ja) 2016-05-18

Family

ID=49396386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064268A Active JP5919052B2 (ja) 2012-03-21 2012-03-21 パッケージ及びパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5919052B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828733B2 (ja) * 2018-12-25 2021-02-10 凸版印刷株式会社 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194789A (ja) * 2008-02-18 2009-08-27 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP2011040499A (ja) * 2009-08-07 2011-02-24 Seiko Instruments Inc 電子デバイス及びその製造方法
JP5550373B2 (ja) * 2010-02-05 2014-07-16 セイコーインスツル株式会社 パッケージの製造方法

Also Published As

Publication number Publication date
JP2013197993A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
TWI529832B (zh) 模組及其製造方法
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
JP5447316B2 (ja) 電子部品パッケージ用封止部材、及び電子部品パッケージ
JP4467506B2 (ja) パッケージおよびそれを用いた電子装置
JP2013030759A (ja) パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
WO2011093456A1 (ja) 圧電振動デバイス、およびその製造方法
JP5919052B2 (ja) パッケージ及びパッケージの製造方法
JP2015122413A (ja) パッケージおよびその製造方法
TWI556369B (zh) A sealing member for electronic component packaging, an electronic component package, and a sealing member for packaging an electronic component
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2015080108A (ja) パッケージの製造方法
JP6271882B2 (ja) 配線基板および電子装置
JP5193522B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP5703522B2 (ja) パッケージ、パッケージ製造方法、圧電振動子
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP6257150B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP2013251434A (ja) 基板の製造方法、電子デバイスの製造方法、発振器、ジャイロセンサー、電子機器および移動体
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2007194553A (ja) 回路基板とその製造方法
JP2013197398A (ja) 回路基板及び回路基板の製造方法
JP2010177984A (ja) 圧電振動子および圧電デバイス
TWI702700B (zh) 半導體元件及其製造方法
JP2010056842A (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2007208040A (ja) 回路基板とその製造方法
JP2017079258A (ja) 電子部品搭載用基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5919052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250