JP5193522B2 - 半導体素子収納用セラミックパッケージとその製造方法 - Google Patents

半導体素子収納用セラミックパッケージとその製造方法 Download PDF

Info

Publication number
JP5193522B2
JP5193522B2 JP2007200310A JP2007200310A JP5193522B2 JP 5193522 B2 JP5193522 B2 JP 5193522B2 JP 2007200310 A JP2007200310 A JP 2007200310A JP 2007200310 A JP2007200310 A JP 2007200310A JP 5193522 B2 JP5193522 B2 JP 5193522B2
Authority
JP
Japan
Prior art keywords
semiconductor element
lead frame
frame
ceramic package
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007200310A
Other languages
English (en)
Other versions
JP2009038164A (ja
Inventor
英二 高橋
Original Assignee
日鉄住金エレクトロデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日鉄住金エレクトロデバイス株式会社 filed Critical 日鉄住金エレクトロデバイス株式会社
Priority to JP2007200310A priority Critical patent/JP5193522B2/ja
Publication of JP2009038164A publication Critical patent/JP2009038164A/ja
Application granted granted Critical
Publication of JP5193522B2 publication Critical patent/JP5193522B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、イメージセンサ等の半導体素子を収納するためのセラミックパッケージとその製造方法に係り、特に、半導体素子をリードフレームに配線を用いて電気的に接続する、いわゆるワイヤボンディングにおいて、接続不良が発生し難い半導体素子収納用セラミックパッケージとその製造方法に関する。
シリコン単結晶を用いたCCD(Charge Coupled Device)型やMOS(Metal Oxide Semiconductor)型の撮像デバイス等のイメージセンサと呼ばれる半導体素子は、セラミックパッケージなどに収納されて各種基板に実装される。代表的なセラミックパッケージとしては、例えば、平板状の基体の表面に額縁状の枠体が接合され、この枠体によって形成されるキャビティに半導体素子が収納されるとともに、基体と枠体の間に設置されるリードフレームによってキャビティ内の半導体素子を外部基板に導通させる構造が知られている。
このような構造のセラミックパッケージでは、従来、基体と枠体の接合に酸化鉛(PbO)を含有する粉末状の鉛ガラスが用いられていた。酸化鉛は融点が低く、溶解し易いため、作業性は良いが、人体に対して有害であることから、最近では、鉛ガラスに代わる接合材としてエポキシ樹脂等の熱硬化性樹脂が注目されている。熱硬化性樹脂は鉛ガラスよりもさらに融点が低いため、取り扱いが容易である。また、安価であり、量産用としても適している。しかしながら、基体と枠体の間に塗布された熱硬化性樹脂は毛細管現象によって滲出し易く、リードフレームの表面を汚染するおそれがある。リードフレームの表面が樹脂によって覆われると、ワイヤボンディングを行った場合に十分な接続強度を確保することができないため、わずかな力が作用しただけで配線が外れ、接続不良となってしまう。なお、リードフレームの汚染に伴う接続不良は、樹脂に限らず、例えば、半田についても同様に起こりうる問題である。そこで、リードフレームの表面に樹脂や半田が滲出しないようにする技術については、盛んに研究がなされており、それらに関して既に幾つかの発明や考案が開示されている。
例えば、特許文献1には「固体撮像素子用パッケージ及び固体撮像装置」という名称で、ダイボンド時の接着剤等が内部端子に付着せず、ワイヤボンディング時の負荷による内部端子の変形や損傷が発生し難く、ワイヤボンディング不良が発生し難い小型の固体撮像素子用パッケージ及び固体撮像装置に関する発明が開示されている。
特許文献1に開示された発明は、固体撮像素子が固着されるベース部と、このベース部の周縁に立設され固体撮像素子を収容する凹状の空間が形成される側壁部と、この側壁部の内周の段差部上に配される内部端子とを有する固体撮像素子用パッケージにおいて、側壁部の内周に設けられた段差部の下部に複数の凹部が互いに間隔をおいて形成されたことを特徴としている。
このような構造の固体撮像素子用パッケージにおいては、固体撮像素子の周囲に拡がった接着剤やブリード(接着剤の成分の一部が滲み出たもの)は側壁部の段差部の凹部内に流れ込むことで、その勢いが弱まり、側壁部内面を伝って這い上がり難くなる。これにより、接着剤やブリードの内部端子への付着を防ぐことができる。
また、特許文献2には「電子部品の被覆方法」という名称で、硬化性の液状樹脂等により電子部品を被覆する際に液状樹脂等に含まれるブリード成分の這い上がりによる電極の汚染を防止することができる電子部品の被覆方法に関する発明が開示されている。
特許文献2に開示された発明は、上方に突出した電極を有する電子部品の電極以外の部分を硬化性の液状樹脂等によって被覆する場合に、電極部分にパラフィンやフッ素樹脂により形成される皮膜を予め形成しておくことを特徴とするものである。
このような方法によれば、液状樹脂等に含まれるブリード成分が皮膜によって弾かれるため、電極への這い上がりが阻止される。これにより、電極の汚染を防止することができる。
特許文献3には「誘電体共振器の端子構造」という名称で、リフローなどの半田処理の過程において這い上がり現象が発生し難い誘電体共振器の端子構造に関する考案が開示されている。
特許文献3に開示された考案は、内面に内導体が形成された共振孔を有する誘電体ブロックと、この誘電体ブロックの外周側に形成される外導体と、共振孔の内導体に一端が接するとともに他端が外部電極に接続されたリード端子を有する端子とを備えた誘電体共振器において、リード端子に対して周面上を回周するように半田濡れ性の悪い非半田付着エリアを形成したことを特徴とするものである。
このような構造の誘電体共振器においては、リフロー処理時に溶融されたクリーム半田が非半田付着エリアの手前で止まるため、それ以上這い上がって共振孔の内部に流入するおそれがない。これにより、共振周波数が変化することがなくなり、誘電体共振器の信頼性が高まる。
特開2007−173496号公報 特開2002−151529号公報 実開平5−36909号公報
しかしながら、上述の従来技術である特許文献1に開示された発明では、固体撮像素子をベース部に固着するための接着剤等については側壁部内面を伝って這い上がるという現象を防止できるものの、樹脂製の接着剤を用いて内部端子を固着させるような場合には、この接着剤については内部端子への這い上がりを防止することができないという課題があった。また、固体撮像素子が固着されるベース部と内部端子が設置される箇所との間に段差を設ける必要があるため、パッケージが厚くなるとともに内部構造が複雑になるという課題があった。
また、特許文献2に開示された発明では、ボンディングワイヤを用いて半導体チップと回路配線とを電気的に接続した後に半導体チップを被覆する液状樹脂等については電極部分への這い上がりを阻止することができるものの、回路配線との接続前に半導体チップを回路基板に接着するために用いる接着剤については、回路配線への這い上がりを防止することができず、その結果、回路配線が汚染されてしまうという課題があった。
さらに、特許文献3に開示された考案では、ニッケルなどの半田については濡れ性の悪い金属を用いて形成した非半田付着エリアの作用によって這い上がりが防止されるものの、例えば、樹脂製の接着剤を用いて端子を固着させるような場合には、この接着剤については端子への這い上がりを防止することができないという課題があった。
本発明はかかる従来の事情に対処してなされたものであり、パッケージの接合やリードフレームの固着に用いられる樹脂製の接着剤によるリードフレームの汚染を防ぐことで、ワイヤボンディングされた配線の接続強度の低下に伴う接続不良の発生を防止することが可能なセラミックパッケージとその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1記載の発明である半導体素子収納用セラミックパッケージは、表面に半導体素子が固着される平板状のセラミック製の基体と、この基体の表面に熱硬化性樹脂からなる接合材を用いて接合され半導体素子が収納されるキャビティを形成するセラミック製の枠体と、この枠体と基体との間に介設されキャビティの内部と外部に両端部をそれぞれ突出するように接合材によって固着されるリードフレームとを備え、このリードフレームは表面にメッキ被膜が形成された金属板からなり、前記両端部のうちキャビティの内部に突出した端部の表面には半導体素子がワイヤボンディングされる接続部と、この接続部の周りを囲む平滑部が設けられ、平滑部のメッキ被膜の表面粗さは中心線平均粗さ(Ra)が0.042μm以下で最大高さ(Rmax)が0.278μm以下であり、接続部のメッキ被膜の表面粗さは中心線平均粗さ(Ra)が0.078μm以上で最大高さ(Rmax)が0.646μm以上であることを特徴とするものである。
このような構造の半導体素子収納用セラミックパッケージにおいては、半導体素子がワイヤボンディングされる接続部よりも、メッキ被膜の表面粗さが小さい平滑部によって毛細管現象に起因する接合材のリードフレーム表面への滲出が阻止されるという作用を有する。また、毛細管現象によって接合材が接続部表面に滲出しないように平滑部によって阻止されるという作用を有する。
請求項2記載の発明である半導体素子収納用セラミックパッケージの製造方法は、金属板からなるリードフレームの表面にメッキ被膜を形成する工程と、半導体素子がワイヤボンディングされる接続部を除いてリードフレームの端部表面にコイニング加工を行って接続部よりも表面粗さの小さい平滑部を接続部の周りを囲むように形成して、平滑部の表面粗さを中心線平均粗さ(Ra)が0.042μm以下で最大高さ(Rmax)が0.278μm以下とし、接続部の表面粗さを中心線平均粗さ(Ra)が0.078μm以上で最大高さ(Rmax)が0.646μm以上とする工程と、平板状のセラミック製の基体の表面に前記リードフレームが介設された状態でセラミック製の枠体を熱硬化性樹脂からなる接合材を用いて接合することで半導体素子を収納するキャビティを形成する工程とを備え、リードフレームは接続部が形成された側の一端を前記キャビティの内部に突出するとともに他端をキャビティの外部にそれぞれ突出するように接合材によって固着されることを特徴とするものである。
このような半導体素子収納用セラミックパッケージの製造方法においては、コイニング加工によってリードフレーム表面に段差が形成される前にメッキ処理を行っているため、リードフレームの表面にメッキ被膜が形成され易いという作用を有する。また、コイニング加工における加圧力を調整することにより、所望の表面粗さを示す平滑部が容易に形成されるという作用を有する。さらに、コイニング加工によってリードフレームの端部表面の所望の箇所に平滑部が正確に形成されるという作用を有する。すなわち、コイニング加工により所望の表面粗さを示す平滑部が高精度に形成されるという作用を有する。そして、リードフレームの端部表面の所望の箇所に所望の表面粗さを示す平滑部を形成することによれば、半導体素子がワイヤボンディングされる接続部への接合材の滲出を阻止するという平滑部の作用が効率よく発揮される。
加えて、接合材による接続部の汚染を確実に阻止する平滑部が容易に形成される。
以上説明したように、本発明の請求項1に記載の半導体素子収納用セラミックパッケージにおいては、キャビティ内に突出したリードフレームの端部表面の所望の箇所に平滑部を設けることにより、半導体素子がワイヤボンディングされる箇所が接合材によって汚染されないようにすることができる。この場合、ワイヤボンディング強度が低下しないため、それに伴う接続不良も発生し難い。このように、本請求項記載の発明によれば、製品の信頼性を高めることができる。
また、半導体素子をリードフレームの端部表面にワイヤボンディングする場合の接続強度の低下を確実に防止して、セラミックパッケージの信頼性をより高めることが可能である。
本発明の請求項に記載の半導体素子収納用セラミックパッケージの製造方法によれば、半導体素子がワイヤボンディングされる箇所への接合材の滲出を確実に阻止してワイヤボンディング強度の低下に伴う接続不良を防止することが可能な半導体素子収納用パッケージを容易に製造することができる。また、平滑部を設ける箇所やその表面粗さの調整が可能であり、設計上の制約が少ないため、製造コストの削減を図ることが可能である。
さらに、請求項1に記載の半導体素子収納用セラミックパッケージを高精度かつ容易に製造することが可能である。
以下に、本発明の最良の実施の形態に係る半導体素子収納用セラミックパッケージとその製造方法の実施例について説明する。
本実施例のセラミックパッケージの構造について図1及び図2を用いて説明する(特に請求項1に対応)。
図1(a)は本発明の実施の形態に係るセラミックパッケージの実施例の平面図であり、(b)は同図(a)のX−X線矢視断面の拡大図である。また、図2(a)及び(b)はそれぞれリードフレームのインナーリード部の平面図及び正面図である。なお、本願発明におけるセラミックパッケージの構造には、図1(a)に示すようにワイヤボンディングに用いる配線や半導体素子は含まれないが、セラミックパッケージに対する理解を容易にするため、参考までに図1(b)では配線や半導体素子を図示している。また、実際のセラミックパッケージでは半導体素子の上部をガラス部材によって覆う構造となっているが、図1(a)及び(b)ではその図示を省略する。
本実施例のセラミックパッケージ1は、規則的に配列された複数のフォトダイオードによって光を検出し電荷を発生させる、いわゆるイメージセンサと呼ばれる半導体素子を収納するパッケージであり、図1(a)に示すように平板状の基体2及び枠体3と、基体2と枠体3との間に介設されるリードフレーム4とから構成されている。
基体2及び枠体3は、アルミナ(Al)や窒化アルミニウム(AlN)などのセラミックの焼結体からなり、枠体3は平面視して基体2と外形線が略同一であり、基体2の表面にエポキシ樹脂製の接合材8bによって接合されている。そして、図1(b)に示すように、半導体素子5は枠体3に設けられた開口部3aによって形成されるキャビティ6の内部に収納され、エポキシ樹脂製の接合材8aを用いて基体2の表面に固着されている。
リードフレーム4は銅材からなり、キャビティ6の内部に突出するインナーリード部4aに半導体素子5が金からなる配線7を用いて電気的に接続(ワイヤボンディング)されている。また、アウターリード部4bにはセラミックパッケージ1が実装される外部基板等の配線が接続される。これにより、セラミックパッケージ1が実装される外部基板等と、キャビティ6内の半導体素子5との導通が図られる。
本実施例ではリードフレーム4の外形寸法を0.25mm(厚さ)×105mm(長さ)×25mm(幅)としている。また、リードフレーム4の表面には、ニッケルメッキ、パラジウムメッキ及び金メッキが0.2〜0.7μm、0.01〜0.15μm、0.003〜0.01μmの厚さで順に被着されている。
そして、図2(a)及び(b)に示すようにインナーリード部4aの端部には、0.2mm(幅)×0.55mm(長さ)の領域を半導体素子5がワイヤボンディングされる接続部10として、その周囲に平滑部9が形成されている。なお、平滑部9と接続部10の間は段差となっており、平滑部9の表面は接続部10の表面よりも5〜10μm低い位置に形成されている。
本実施例のセラミックパッケージ1における平滑部9及び接続部10の表面粗さについて表1を用いて説明する。
表1はセラミックパッケージ1の平滑部9及び接続部10について中心線平均粗さ(Ra)と最大高さ(Rmax)を測定した結果である。なお、中心線平均粗さとは、粗さ曲線を中心線から折り返し、中心線と粗さ曲線によって囲まれた部分の面積を、測定した長さで割った値のことをいい、最大高さとは、断面曲線から基準長さ分だけ抜き取った場合のその範囲内における最大高さのことをいう。
表1に示すように、平均値で比較すると平滑部9の中心線平均粗さは接続部10の中心線平均粗さの1/2よりも小さく、平滑部9の最大高さは接続部10の最大高さの1/3よりも小さくなっている。
次に、インナーリード部4aに設けられた平滑部9の作用について図3及び図4を用いて説明する。
図3(a)及び(b)はそれぞれ本実施例のセラミックパッケージにおいて平滑部が設けられていない場合のインナーリード部を部分的に拡大して示した平面図及び正面図である。また、図4(a)及び(b)はそれぞれ本実施例のセラミックパッケージのインナーリード部を部分的に拡大して示した平面図及び正面図である。なお、図1又は図2で示した構成要素については同一の符号を付して、その説明を省略する。
図3(a)及び(b)に示すように、インナーリード部4aに平滑部9が設けられていない場合には、基体2と枠体3を接合するために塗布された接合材8bが硬化の完了前に毛細管現象によってインナーリード部4aの表面に滲出する。そして、配線7を接続するインナーリード部4aの箇所が接合材8bによって覆われると、ワイヤボンディングを行った場合に十分な接続強度を確保することが困難となる。その結果、接続箇所にわずかな力が作用しただけでインナーリード部4aの表面から配線7が剥がれて、接続不良となってしまう。
これに対し、図4(a)及び(b)に示すように、本実施例のセラミックパッケージ1ではインナーリード部4aに平滑部9が設けられているため、毛細管現象によって接合材8bがインナーリード部4aの表面に滲出しないように平滑部9が阻止するという作用が発揮される。これにより、インナーリード部4の表面の汚染が防止される。特に、本実施例のセラミックパッケージ1においては平滑部9が接続部10の周りを囲むように形成されているため、接合材8bによる接続部10の汚染が確実に防止される。
以上説明したように、本実施例のセラミックパッケージ1においては、インナーリード部4aに対する配線7の接続強度が低下しないため、それに伴う配線7の接続不良の発生を防止することが可能である。これにより、セラミックパッケージ1の信頼性を高めることができる。
なお、平滑部9及び接続部10が形成される箇所や寸法は、本実施例に示すものに限定されるものではなく、適宜変更可能である。すなわち、インナーリード部4aの側面から這い上がる接合材8bが少なく、接続部10の汚染が専らインナーリード部4aの表面をアウターリード部4bとの境から先端部に向かって伝う接合材8bによるものである場合には、平滑部9を必ずしも接続部10の周囲に設けずとも良く、例えば、アウターリード部4bとの境と接続部10との間にのみ平滑部9を設ける構成とすることもできる。また、インナーリード部4aの表面をアウターリード部4bとの境から先端部に向かって伝う接合材8bが少なく、専らインナーリード部4aの側面から這い上がる接合材8bによって接続部10が汚染されるような場合には、インナーリード部4aの側面と接続部10との間にのみ平滑部9を設けても良い。
さらに、平滑部9と接続部10の間には5〜10μmの段差を無理に設ける必要はない。インナーリード部4aの表面への接合材8bの滲出を阻止するという本実施例のセラミックパッケージ1における作用は、平滑部9と接続部10の間に設けられた段差によるものではなく、平滑部9の表面粗さが接続部10の表面粗さよりも小さいことによるものだからである。なお、平滑部9と接続部10の表面粗さは表1に示した値に限定されるものではなく、適宜変更可能である。
ただし、平滑部9の表面粗さが表1に示した接続部10の表面粗さと同程度である場合には、毛細管現象に起因する接合材8bのインナーリード部4aへの滲出を阻止するという作用が十分には発揮されず、また、接続部10の表面粗さが表1に示した平滑部9の表面粗さと同程度である場合には、接続部10に被着された金メッキが剥がれ易くなるとともに、配線7の接続強度が低下する。
すなわち、毛細管現象によって接合材8bがインナーリード部4aの表面に滲出することがないように阻止しつつ、配線7が接続される箇所の金メッキを剥がれ難くするとともに配線7の接続強度が低下しないようにするためには、金メッキの剥離強度と配線7の接続強度が十分維持される程度の表面粗さを有する箇所(接続部10に相当)と、その箇所への接合材8bの滲出を阻止するのに必要な小さい表面粗さを有する箇所(平滑部9に相当)をインナーリード部4aの表面にそれぞれ形成することが望ましいのである。
次に、本実施例のセラミックパッケージ1の製造方法について図5を用いて説明する(特に、請求項2に対応)。なお、図1乃至図4で示した構成要素については同一の符号を付して、その説明を省略する。
図5は本実施例のセラミックパッケージの製造方法の工程図である。
まず、金型を用いてアルミナや窒化アルミニウム等からなる造粒粉末原料をプレス成形して平板状に形成した後、焼成して基体2を得る。そして、平面視して基体2と外形線が略同一であって、かつ、中央部がくりぬかれた形状となるように金型を用いて上記造粒粉末原料をプレス成形した後、焼成して枠体3を得る(ステップS1)。
次に、薄い銅板をエッチングやパンチング等によって所定の形状に加工し、リードフレーム4を形成する(ステップS2)。さらに、リードフレーム4をニッケルイオン、パラジウムイオン及び金イオンをそれぞれ含むメッキ液中に順次浸漬して、電解メッキ処理あるいは無電解メッキ処理を施してリードフレーム4の表面にニッケルメッキ、パラジウムメッキ及び金メッキの被膜を0.2〜0.7μm、0.01〜0.15μm、0.003〜0.01μmの厚さで順に形成する(ステップS3)。そして、リードフレーム4の端部表面のうち、半導体素子5がワイヤボンディングされる箇所を接続部10とし、この接続部10を除いてコイニング加工(圧印加工)を行い、接続部10の周囲に平滑部9を形成する。これにより、平滑部9と接続部10の間には5〜10μmの段差が形成され、表1に示す表面粗さを有する平滑部9が形成される(ステップS4)。
さらに、枠体3が当接する基体2の表面の箇所にエポキシ樹脂からなる接合材8bを塗布するとともに、平滑部9が形成された側の端部が枠体3の内部に配置されるようにリードフレーム4を取り付ける(ステップS5)。次に、枠体3の片面に接合材8bを塗布するとともに、リードフレーム4が取り付けられた基体2の表面に枠体3と基体2の外周部分が一致するように重ね合わせる。その後、温度140〜170℃程度で40分〜1時間程度加熱して接合材8bを硬化させ、基体2と枠体3を接合する(ステップS6)。なお、枠体3の内壁に囲まれる部分は半導体素子5が収納されるキャビティ6となる。また、基体2と枠体3の間に介設されるリードフレーム4は、キャビティ6の内部にインナーリード部4aを突出させ、基体2及び枠体3から外方に向けてアウターリード部4bを突出させた状態で、接合材8bによって固着される。
段差のある箇所にはメッキ被膜を均一に形成することは難しいが、本実施例のセラミックパッケージ1の製造方法によれば、ステップS3でリードフレーム4にメッキ処理を行った後にステップS4でコイニング加工を施す工程となっているため、インナーリード部4aにメッキ被膜が形成され易い。また、平滑部9をコイニング加工によって形成するため、コイニング加工時の加圧力の設定を変更することによって平滑部9の表面粗さが容易に調整される。さらに、インナーリード部4aの所望の箇所に平滑部9が正確に形成される。すなわち、本実施例のセラミックパッケージ1の製造方法においては、平滑部9が所望の表面粗さで高精度に形成されるという作用を有する。そして、接続部10の周囲に平滑部9を所望の表面粗さで正確に形成することによれば、接続部10への接合材8bの滲出を阻止するという平滑部9の作用が効率よく発揮される。
なお、既に述べたようにリードフレーム4の外層には、配線7に金からなる細いワイヤを用い、ワイヤボンダで圧接して接続強度を高めるために、金メッキ層が被着されている。そして、この金メッキ層の厚さを0.003〜0.01μmと薄くすることで、材料コストのアップを防止している。
以上説明したように、本実施例の製造方法によれば、接続部10への接合材8bの滲出を確実に阻止して配線7の接続強度の低下に伴う接続不良を防止することが可能な半導体素子収納用パッケージ1を容易に製造することができる。また、平滑部9の表面粗さやその形成箇所を容易に調整できるため、設計上の制約が少ない。従って、製造コストの削減を図ることが可能である。
上記製造方法によってセラミックパッケージ1を製造し、インナーリード部4aに対する配線7の接続強度を測定した結果について説明する。
図6は本実施例のセラミックパッケージ1についてインナーリード部4aに対する配線7の接続強度を測定した結果である。なお、縦軸は配線7をインナーリード部4aから剥がす、あるいは配線7を切断するのに必要な荷重を示し、横軸はサンプルの種類を示している。また、測定数は1サンプルにつき30個である。また、図中の符号「◆」は平均値を示し、その上下の図中の符号「━」は最大値及び最小値を示している。さらに、Aはリードフレーム4をセラミックパッケージ1に組み込む前にメッキ処理をしたサンプルであり、Bはリードフレーム4をセラミックパッケージ1に組み込む前にメッキ処理を行い、さらにコイニング加工によって平滑部9を形成したサンプルである。すなわち、Bは本実施例の製造方法によって製造したサンプルである。
図6に示されるように、Aでは接合材8bの滲出によってインナーリード部4aの表面が汚染されるため、配線7の接続強度が弱くなっている。また、Bではインナーリード部4aの表面が接合材8bによって汚染されないため、配線7の接続強度が強くなっている。
以上説明したように、請求項1又は請求項に記載された発明は、イメージセンサ以外の半導体素子を収納するパッケージについても適用可能である。
(a)は本発明の実施の形態に係るセラミックパッケージの実施例の平面図であり、(b)は同図(a)のX−X線矢視断面の拡大図である。 (a)及び(b)はそれぞれリードフレームのインナーリード部の平面図及び正面図である。 (a)及び(b)はそれぞれ本実施例のセラミックパッケージにおいて平滑部が設けられていない場合のインナーリード部を部分的に拡大して示した平面図及び正面図である。 (a)及び(b)はそれぞれ本実施例のセラミックパッケージのインナーリード部を部分的に拡大して示した平面図及び正面図である。 本実施例のセラミックパッケージの製造方法の工程図である。 本実施例のセラミックパッケージについてインナーリード部に対する配線の接続強度を測定した結果である。
符号の説明
1…セラミックパッケージ 2…基体 3…枠体 3a…開口部 4…リードフレーム 4a…インナーリード部 4b…アウターリード部 5…半導体素子 6…キャビティ 7…配線 8a,8b…接合材 9…平滑部 10…接続部

Claims (2)

  1. 表面に半導体素子が固着される平板状のセラミック製の基体と、
    この基体の表面に熱硬化性樹脂からなる接合材を用いて接合され前記半導体素子が収納されるキャビティを形成するセラミック製の枠体と、
    この枠体と前記基体との間に介設され前記キャビティの内部と外部に両端部をそれぞれ突出するように前記接合材によって固着されるリードフレームとを備え、
    このリードフレームは表面にメッキ被膜が形成された金属板からなり、前記両端部のうちキャビティの内部に突出した端部の表面には前記半導体素子がワイヤボンディングされる接続部と、この接続部の周りを囲む平滑部が設けられ、前記平滑部のメッキ被膜の表面粗さは中心線平均粗さ(Ra)が0.042μm以下で最大高さ(Rmax)が0.278μm以下であり、前記接続部のメッキ被膜の表面粗さは中心線平均粗さ(Ra)が0.078μm以上で最大高さ(Rmax)が0.646μm以上であることを特徴とする半導体素子収納用セラミックパッケージ。
  2. 金属板からなるリードフレームの表面にメッキ被膜を形成する工程と、
    半導体素子がワイヤボンディングされる接続部を除いて前記リードフレームの端部表面にコイニング加工を行って前記接続部よりも表面粗さの小さい平滑部を前記接続部の周りを囲むように形成して、前記平滑部の表面粗さを中心線平均粗さ(Ra)が0.042μm以下で最大高さ(Rmax)が0.278μm以下とし、前記接続部の表面粗さを中心線平均粗さ(Ra)が0.078μm以上で最大高さ(Rmax)が0.646μm以上とする工程と、
    平板状のセラミック製の基体の表面に前記リードフレームが介設された状態でセラミック製の枠体を熱硬化性樹脂からなる接合材を用いて接合することで前記半導体素子を収納するキャビティを形成する工程とを備え、
    前記リードフレームは前記接続部が形成された側の一端を前記キャビティの内部に突出するとともに他端を前記キャビティの外部にそれぞれ突出するように前記接合材によって固着されることを特徴とする半導体素子収納用セラミックパッケージの製造方法。
JP2007200310A 2007-08-01 2007-08-01 半導体素子収納用セラミックパッケージとその製造方法 Expired - Fee Related JP5193522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007200310A JP5193522B2 (ja) 2007-08-01 2007-08-01 半導体素子収納用セラミックパッケージとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007200310A JP5193522B2 (ja) 2007-08-01 2007-08-01 半導体素子収納用セラミックパッケージとその製造方法

Publications (2)

Publication Number Publication Date
JP2009038164A JP2009038164A (ja) 2009-02-19
JP5193522B2 true JP5193522B2 (ja) 2013-05-08

Family

ID=40439809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007200310A Expired - Fee Related JP5193522B2 (ja) 2007-08-01 2007-08-01 半導体素子収納用セラミックパッケージとその製造方法

Country Status (1)

Country Link
JP (1) JP5193522B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5161672B2 (ja) * 2008-06-30 2013-03-13 日鉄住金エレクトロデバイス株式会社 半導体受光素子収納用パッケージ
JP7172338B2 (ja) * 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291331A (ja) * 1992-04-06 1993-11-05 Fujitsu Ltd 半導体装置及びその製造方法
JPH06132455A (ja) * 1992-10-20 1994-05-13 Toshiba Corp 半導体装置
JP4360625B2 (ja) * 2004-03-29 2009-11-11 京セラ株式会社 電子部品収納用パッケージ

Also Published As

Publication number Publication date
JP2009038164A (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
CN104051408A (zh) 模块及其制造方法
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
US7910406B2 (en) Electronic circuit device and method for manufacturing same
JP2005197457A (ja) チップ型固体電解コンデンサおよびその製造方法並びにそれに用いるリードフレーム
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
US6608372B2 (en) Surface mountable chip type semiconductor device and manufacturing method
JP2005286273A (ja) 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
JP5193522B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP2009277949A (ja) 半導体装置とその製造方法
JP5535451B2 (ja) セラミック配線基板およびその製造方法
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2006332599A (ja) 電子装置
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP4307184B2 (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2008060133A (ja) 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP4668729B2 (ja) 半導体装置の製造方法
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP2005142334A (ja) プリモールド型の半導体パッケージ及びこれを用いた半導体装置
JP2011103337A (ja) 半導体装置及びその製造方法
JP2005191194A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2009054611A (ja) 実装構造体、その製造方法、半導体装置およびその製造方法
JP2003332479A (ja) 半導体素子収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees