JP2008060133A - 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置 - Google Patents

面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP2008060133A
JP2008060133A JP2006232034A JP2006232034A JP2008060133A JP 2008060133 A JP2008060133 A JP 2008060133A JP 2006232034 A JP2006232034 A JP 2006232034A JP 2006232034 A JP2006232034 A JP 2006232034A JP 2008060133 A JP2008060133 A JP 2008060133A
Authority
JP
Japan
Prior art keywords
lead
package
mounting
film
hollow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006232034A
Other languages
English (en)
Inventor
Takushi Yoshikawa
卓志 吉川
Yukihiko Hoashi
之彦 帆足
Mitsuo Yatabe
光雄 矢田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yoshikawa Kogyo Co Ltd
Original Assignee
Yoshikawa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yoshikawa Kogyo Co Ltd filed Critical Yoshikawa Kogyo Co Ltd
Priority to JP2006232034A priority Critical patent/JP2008060133A/ja
Publication of JP2008060133A publication Critical patent/JP2008060133A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】実装時の熱応力によるパッケージの位置ずれ、及び実装ペーストの剥離や亀裂の発生を防止できる面実装タイプ樹脂製中空パッケージを提供すること。
【解決手段】半導体素子を収納するための中空部2を有する樹脂製のパッケージ本体1に、中空部2の底面2aに装着される半導体素子とパッケージ本体1が実装される基板との電気的導通を実現するリード3がインサート成形されており、リード3は、中空部2に露出するインナーリード3aとパッケージ本体1の底面1aと同一面内で露出するアウターリード3bとを有し、アウターリード3bの露出面に、アウターリード3b側から順に、銅皮膜5、ニッケル皮膜6及び金皮膜7が形成されている、面実装タイプ樹脂製中空パッケージ。
【選択図】図1

Description

本発明は、固体撮像素子等の半導体素子を収納するための面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置に関する。
一般的に、固体撮像素子等の半導体素子は、樹脂製のパッケージに設けた中空部の底面に接着剤などにより固着され、その後、中空部内に露出したインナーリードと半導体素子電極間を金線等にて電気的に接続し、さらに、パッケージ上面部に接着剤を介し光透過性の透明ガラスなどの蓋体を設置することによって中空部を気密封止して使用される。
従来、パッケージのリード構造としては、DIP(Dual Inline Package)が主流であったが、近年、パッケージの小型化、薄型化が要求され、SOP(Small Online package)やSON(Small Online Non Leaded Package)といった面実装タイプのリード構造が増えてきている。これは、単にパッケージの小型化、薄型化の要求だけではなく、半導体素子自体の耐熱性が向上したためでもある。
パッケージの基板への実装にあたって、従来のDIPタイプにおいては、ソケットにパッケージのリードとなるピンを挿入し、それぞれのピンを人の手により半田付けし実装していたため、パッケージの位置精度も問題なく実装できていた。
しかし、SOP、SONといった表面実装タイプのリード構造においては、リフローにて実装することから、実装時、直接パッケージに熱が加わってパッケージが高温下に曝され、熱応力がパッケージに加わり、半田等の実装ペーストに剥離や亀裂が発生したり、熱応力による実装位置ずれなどを招き、安定した実装精度を確保できないことがある。撮像素子を搭載したパッケージでは、特に基板とパッケージの位置精度が重要であることから、基板との位置ずれは致命的な不具合となる。
一方、リードの基板実装面となるアウターリードには、通常、その表面に金皮膜とニッケル皮膜が電解もしくは無電解めっきによって形成されているが(例えば特許文献1参照)、この皮膜構造では、基板とアウターリードを半田などの実装ペーストにて接合した際、ニッケルが硬く柔軟性がないため、実装ペーストに剥離や亀裂が発生し、実装強度の低下あるいは接合不良が発生する虞がある。
特開平9−167810号公報
本発明が解決しようとする課題は、実装時の熱応力によるパッケージの位置ずれ、及び実装ペーストの剥離や亀裂の発生を防止できる面実装タイプ樹脂製中空パッケージとそれを用いた半導体装置を提供することにある。
上記課題を解決するため、本発明では、リードの基板実装面となるアウターリードの露出面に、銅皮膜、ニッケル皮膜及び金皮膜からなる皮膜構造を設けた。
すなわち、本発明の面実装タイプ樹脂製中空パッケージ(以下、単に「中空パッケージ」という。)は、半導体素子を収納するための中空部を有する樹脂製のパッケージ本体に、前記中空部の底面に装着される半導体素子とパッケージ本体が実装される基板との電気的導通を実現するリードがインサート成形されており、前記リードは、前記中空部に露出するインナーリードとパッケージ本体の底面と同一面内で露出するアウターリードとを有し、前記アウターリードの露出面に、アウターリード側から順に、銅皮膜、ニッケル皮膜及び金皮膜が形成されていることを特徴とするものである。
このように、アウターリードの露出面に、アウターリード側から順に、銅皮膜、ニッケル皮膜及び金皮膜を形成することで、実装時の熱応力によるパッケージの位置ずれ、及び実装ペーストの剥離や亀裂の発生を防止できる。上記の実装時の不具合に関し、上記特許文献1の金皮膜とニッケル皮膜の2層構造では実装時の熱応力を緩和できなかったが、本発明によれば、3層構造のうちの銅皮膜の柔らかい特性を生かすことで、前記の不具合を解消できる。各皮膜を前記の順に形成することにより、熱拡散による銅の拡散をニッケル皮膜で抑え、金皮膜表面への銅成分の拡散を抑えることができる。すなわち、本発明の皮膜構成とすることで、実装面となる金皮膜表面への銅の拡散が抑えられ、実装強度を低下させることなく、上記の実装時の不具合を解消できる。
本発明の中空パッケージを製造するには、あらかじめ樹脂成形金型内の所定の位置にリードをセットした後、射出成形あるいはトランスファー成形により、リードを一体成形する。この際、リードと一緒に金属製の放熱板を中空部下方にインサート成形して放熱性を向上させることもできる。
使用するリードとしては、例えば、リードをエッチング処置してインナーリードとアウターリードをフラットに形成したもの、あるいは、リードをエッチング処理又はスタンピング処理して残された形状の一端部と他端部の途中部を曲げ加工してインナーリードとアウターリードを形成したものを使用することができる。また、リードの材質としては、例えば銅、鉄、ステンレス、アルミニウム及びこれらの金属を含む合金からなる群から選ばれたもの、好ましくは、鉄合金、銅合金とする。
そして、リードの基板実装面となるアウターリードの露出面に、銅皮膜、ニッケル皮膜及び金皮膜を形成する。これらの各皮膜は、例えば電解又は無電解めっきによって形成することができる。具体的には、まずアウターリードの露出面に銅の電解又は無電解めっきを施す。銅皮膜の厚みは1μm以上であることが好ましく、5μm以上であることがより好ましい。銅皮膜の厚みが1μm未満では、その銅皮膜の特性である柔軟性を生かすことができずに、実装時の位置ずれ、および実装ペーストの剥離や亀裂を発生させてしまう虞がある。次に、銅めっき皮膜の上にニッケルの電解又は無電解めっきを施す。ニッケル皮膜は、金皮膜を被着させるための下地金属として作用する。ニッケル皮膜の厚みは1μm以上であることが好ましく、3μm以上であることがより好ましい。ニッケル皮膜の厚みが1μm未満では、銅皮膜の拡散を下地金属であるニッケル皮膜で防止できず、金皮膜表面に銅成分が拡散し、実装強度が低下する虞がある。
さらに、ニッケルめっき皮膜の上に金の電解又は無電解めっきを施す。金めっきの際には、先にストライク金を電解又は無電解めっきにて施し、後でボンディング金を電解又は無電解にて施すことが好ましい。金皮膜の厚みは0.01μm以上であることが好ましく、0.3μm以上であることがより好ましい。金皮膜の厚みが0.01μm未満では、実装の際、熱拡散によるニッケルとの共晶合金の生成が不十分となり、半田接合強度が低下する虞がある。各皮膜の厚みの上限は特に限定されないが、経済性等の理由から、銅皮膜の厚みは20μm以下、ニッケル皮膜の厚みは5μm以下、金皮膜の厚みは0.5μm以下であることが好ましい。
なお、銅、ニッケル及び金の各皮膜は、それらの金属を含むインクをインクジェット印刷等の印刷技術によって印刷して形成することもできる。
アウターリードの露出面に各皮膜を形成した後、リードカットを施しパッケージを個片化することにより、本発明の中空パッケージが得られる。また、この中空パッケージの中空部底面に半導体素子を装着し、半導体素子とインナーリードを電気的に接続し、中空部を蓋体で封止することにより半導体装置が得られる。
本発明によれば、実装時の熱応力によるパッケージの位置ずれ、及び実装ペーストの剥離や亀裂が発生しない、実装精度に優れた中空パッケージを得ることができる。
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明の中空パッケージの一例を示す断面図である。
パッケージ本体1は樹脂からなり、半導体素子を装着するための中空部2を有する。そして、このパッケージ本体1に、中空部2の底面2aに装着される半導体素子と外部との電気的導通を実現するリード3及び金属製の放熱板4がインサートされている。
図1の例で使用しているリード3は、その途中部を曲げ加工し、一端部をインナーリード3a、他端部をアウターリード3bとしたものである。インナーリード3aは中空部2に露出しており、アウターリード3bはパッケージ本体1の底面1aと同一面内で露出している。また、アウターリード3bの露出面には、アウターリード側から順に、銅皮膜5、ニッケル皮膜6及び金皮膜7が形成されている。
図2は、本発明の中空パッケージの他の例を示す断面図である。この例で使用しているリード3は、リード3をエッチング処置してインナーリード3aとアウターリード3bをフラットに形成したものである。図1の例と同様に、インナーリード3aは中空部2に露出しており、アウターリード3bはパッケージ本体1の底面1aと同一面内で露出している。また、図示していないが、アウターリード3bの露出面には、アウターリード側から順に、銅皮膜、ニッケル皮膜及び金皮膜が形成されている。
図3は本発明の中空パッケージを用いた半導体装置を示す断面図である。中空パッケージとしては図1のタイプのものを用いている。この中空パッケージの中空部2の底面2aに半導体素子8を接着剤などにより固着し、インナーリード3aと半導体素子8を電気的接合材9により電気的に接続し、中空部2をガラスなどの蓋体10で気密封止することにより、半導体装置が得られる。
次に、本発明の中空パッケージの製造方法の一例を説明する。
まず、樹脂成形金型内の所定の位置に、リード3及び放熱板4をセットし、その後、射出成形あるいはトランスファー成形によりリード3及び放熱板4をパッケージ本体1にインサート成形する。この際の成形する条件は使用する樹脂の種類等により異なる。一般的には、成形温度:150〜200℃、成形圧力:1〜50MPa、成形時間:1〜40秒の条件、好ましくは成形温度:165〜185℃、成形圧力:5〜30MPa、成形時間:3〜20秒の条件で行う。前記の成形法により成形後、必要に応じ熱を加えて樹脂を硬化させてもよい。
得られた樹脂成形品においては、インナーリード3aとアウターリード3bの表面に樹脂の薄膜層が付着しているため、この樹脂の薄膜層を取り除く。具体的には、電解により樹脂の薄膜層を浮かし除去する方法や、高圧水により樹脂の薄膜層を除去する方法やそれらの方法を併用して行う方法などにより、インナーリード3aとアウターリード3bの表面に付着した樹脂の薄膜層を除去する。
その後、基板実装面となるアウターリード3bの露出面に、アウターリード3b側から順に、銅皮膜5、ニッケル皮膜6及び金皮膜7を形成する。これらの皮膜の形成は、上述のとおり、電解又は無電解めっき、あるいはインクジェット印刷などによって行う。
最後に、アウターリード3bをカットし個片化することにより、本発明の中空パッケージが得られる。
以下、実施例によって本発明をより具体的に説明するが、本発明の範囲は以下の実施例によって限定されるものではない。
実施例においては、図1に示すパッケージ構造において、アウターリードの露出面にそれぞれ以下に示す銅皮膜、ニッケル皮膜及び金皮膜をめっきにより形成した。また、比較例として、アウターリードの露出面に銅皮膜を形成していないものを作製した。
表1には、実施例と比較例における各皮膜の組み合わせを示す。
(1)銅皮膜厚さ
1−1:1μm
1−2:5μm
1−3:10μm
(2)ニッケル皮膜厚さ
2−1:1μm
2−2:3μm
2−3:5μm
(3)金皮膜厚さ
3−1:0.01μm
3−2:0.1μm
3−3:0.3μm
Figure 2008060133
表1に示す実施例及び比較例の中空パッケージについて、実装時のパッケージの位置ずれ、実装ペーストの剥離や亀裂、ワイヤーボンド強度、及び実装強度を評価した。その結果を表2に示す。
Figure 2008060133
ここで、実装時のパッケージの位置ずれ、及び実装ペーストの剥離や亀裂については、その発生の有無によって評価した。ワイヤーボンド強度は、ワイヤーボンドテスターによって評価した。実装強度はシェアーテスターによって評価した。
表2に示すように、本発明の実施例においては、実装時のパッケージの位置ずれ、及び実装ペーストの剥離や亀裂の発生は見られなかった。また、ワイヤーボンド強度及び実装強度も比較例に比べ優れており、健全な実装ができていた。
本発明の中空パッケージの一例を示す断面図である。 本発明の中空パッケージの他の例を示す断面図である。 本発明の中空パッケージを用いた半導体装置を示す断面図である。
符号の説明
1 パッケージ本体
1a パッケージ本体の底面
2 中空部
2a 中空部の底面
3 リード
3a インナーリード
3b アウターリード
4 放熱板
5 銅皮膜
6 ニッケル皮膜
7 金皮膜
8 半導体素子
9 電気的接合材
10 蓋体

Claims (7)

  1. 半導体素子を収納するための中空部を有する樹脂製のパッケージ本体に、前記中空部の底面に装着される半導体素子とパッケージ本体が実装される基板との電気的導通を実現するリードがインサート成形されており、
    前記リードは、前記中空部に露出するインナーリードとパッケージ本体の底面と同一面内で露出するアウターリードとを有し、
    前記アウターリードの露出面に、アウターリード側から順に、銅皮膜、ニッケル皮膜及び金皮膜が形成されている、面実装タイプ樹脂製中空パッケージ。
  2. 前記銅皮膜の厚みが、1μm以上である請求項1に記載の面実装タイプ樹脂製中空パッケージ。
  3. 前記ニッケル皮膜の厚みが、1μm以上である請求項1に記載の面実装タイプ樹脂製中空パッケージ。
  4. 前記金皮膜の厚みが、0.01μm以上である請求項1に記載の面実装タイプ樹脂製中空パッケージ。
  5. 前記インナーリードと前記アウターリードは、リードのエッチング処理により形成されたものである請求項1〜4のいずれかに記載の面実装タイプ樹脂製中空パッケージ。
  6. 前記インナーリードと前記アウターリードは、リードの曲げ加工により形成されたものである請求項1〜4のいずれかに記載の面実装タイプ樹脂製中空パッケージ。
  7. 請求項1〜6のいずれかに記載の面実装タイプ樹脂製中空パッケージの前記中空部の底面に半導体素子が装着され、前記半導体素子が前記インナーリードと電気的に接続され、前記中空部が蓋体により封止されてなる半導体装置。
JP2006232034A 2006-08-29 2006-08-29 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置 Pending JP2008060133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006232034A JP2008060133A (ja) 2006-08-29 2006-08-29 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006232034A JP2008060133A (ja) 2006-08-29 2006-08-29 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2008060133A true JP2008060133A (ja) 2008-03-13

Family

ID=39242566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232034A Pending JP2008060133A (ja) 2006-08-29 2006-08-29 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2008060133A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040428A (ja) * 2009-08-06 2011-02-24 Nikon Corp 電子部品用パッケージおよび固体撮像装置
US8320083B1 (en) * 2007-12-06 2012-11-27 Magnecomp Corporation Electrical interconnect with improved corrosion resistance for a disk drive head suspension

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320083B1 (en) * 2007-12-06 2012-11-27 Magnecomp Corporation Electrical interconnect with improved corrosion resistance for a disk drive head suspension
JP2011040428A (ja) * 2009-08-06 2011-02-24 Nikon Corp 電子部品用パッケージおよび固体撮像装置

Similar Documents

Publication Publication Date Title
JP5141076B2 (ja) 半導体装置
TWI326922B (ja)
WO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US20080157296A1 (en) Package having shield case
US20110260200A1 (en) Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate
JP2014179476A (ja) モジュールおよびその製造方法
JP2006222406A (ja) 半導体装置
JP2005244033A (ja) 電極パッケージ及び半導体装置
US20060175691A1 (en) Semiconductor device with gold coatings, and process for producing it
JP2008060133A (ja) 面実装タイプ樹脂製中空パッケージ及びそれを用いた半導体装置
JP2010206034A (ja) 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP5193522B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP6123215B2 (ja) 発光装置
JP2009206222A (ja) 半導体発光装置
JP2008034680A (ja) 半導体素子収納用樹脂製中空パッケージ及びその製造方法、並びにそれを用いた半導体装置
JP2001257304A (ja) 半導体装置およびその実装方法
JP5121544B2 (ja) 半導体発光装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2005236176A (ja) 電極パッケージ及び半導体装置
JP5161672B2 (ja) 半導体受光素子収納用パッケージ
JP2005079524A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100219