JP5121544B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP5121544B2
JP5121544B2 JP2008103475A JP2008103475A JP5121544B2 JP 5121544 B2 JP5121544 B2 JP 5121544B2 JP 2008103475 A JP2008103475 A JP 2008103475A JP 2008103475 A JP2008103475 A JP 2008103475A JP 5121544 B2 JP5121544 B2 JP 5121544B2
Authority
JP
Japan
Prior art keywords
substrate
hole
semiconductor light
light emitting
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008103475A
Other languages
English (en)
Other versions
JP2009253254A (ja
Inventor
稔 田中
正樹 小田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008103475A priority Critical patent/JP5121544B2/ja
Publication of JP2009253254A publication Critical patent/JP2009253254A/ja
Application granted granted Critical
Publication of JP5121544B2 publication Critical patent/JP5121544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

本発明は、表面実装型半導体装置に関し、特に薄型化した場合においても高い信頼性を維持する表面実装型半導体発光装置に関する。
特許文献1にて開示された半導体発光装置は、貫通孔を有する樹脂基板の背面に貼着した銅箔上に半導体発光素子が載置されている。
特開平11−284233号公報
近年、半導体発光装置には、薄型化、小型化が求められ、特許文献1のような半導体発光装置についても薄型化が試みられていた。しかし、熱によるそりや曲げ強度の問題から信頼性を維持して採用できる樹脂基板厚みに限界があり、十分な薄型化が実現されていなかった。
そこで、本発明は、高い信頼性を維持しつつ、薄型化可能な半導体装置を提供することを目的とする。
本発明の半導体装置は、貫通孔を有する基板と、前記基板の底面に配置され前記貫通孔を塞ぐ金属薄板と、前記貫通孔内の前記金属薄板上に載置された半導体素子と、前記基板上に形成された配線パターンと、前記半導体素子の電極と前記配線パターンを接続する2本の導電ワイヤと、前記基板の上面の前記貫通孔の周部に形成された金属パターンとを有し、前記配線パターンは、前記基板の長手方向の両端部に端子部を有し、前記金属パターンは、少なくとも前記基板上面の前記貫通孔と前記端子部の形成されていない側端部との間に延設されているとともに、前記2本の導電ワイヤの少なくとも一方の直下領域を含まない範囲に形成されていることを特徴とする。
本発明の半導体装置によれば、貫通孔の周部に金属パターンが形成されているため、半導体装置全体の曲げ強度が補強され、金属パターンの形成されていないものと比較して、高い曲げ強度を得ることができる。そして、半導体素子の高さと同程度、あるいは、半導体素子の高さより薄い厚みの基板を用いた場合においても、高い信頼性の半導体装置を提供することができる。
本発明における半導体素子としては、半導体発光素子あるいは半導体受光素子を用いることができ、その一対の電極が半導体素子の上面と下面に形成されているもの、あるいは、上面のみに形成されているものを用いることができる。
本発明における基板は、ガラスエポキシ基板やポリイミド基板などの樹脂基板などを用いることができる。
本発明における金属薄板は、銅箔などの金属箔および、金属箔に適宜めっき処理を施したものを用いることができる。
本発明における導電ワイヤは、金線、アルミニウム線などを用いることができる。
本発明における金属パターンは、配線パターンと分離して形成、あるいは連続して形成することができる。また、本発明における金属パターンは、配線パターンと同一材料および、同一工程で構成することができ、基板に金属箔を貼設して形成することができる。
金属パターンを配線パターンと分離して半導体素子を中心とした対称なパターン形状を形成した場合、配線パターンと封止樹脂部との剥離等の不具合を起こり難くすることができる。
また、金属パターンを配線パターンと連続して形成した場合、金属パターン面積を大きく維持することができるため、強度の高い半導体装置を提供することができる。
本発明における金属パターンは、導電ワイヤの直下領域を含まない範囲に形成することが好ましい。この場合、金属パターンと導電ワイヤの接触を避けることができる。また、金属パターンと導電ワイヤの接触による短絡のない半導体装置を提供することができる。特に、半導体素子および前記導電ワイヤを覆う封止樹脂部を、導電ワイヤを変形させやすいトランスファ成形により形成する場合にも、好適に金属パターンと導電ワイヤの接触を避けることができる。
本発明によれば、信頼性の高い半導体装置を提供することができる。
以下、本発明の第一の実施例について、図1、2を参照して説明する。図1は、本発明の半導体装置の第一の実施例にかかる要部の上面図であり、図2は、図1のA−A線に沿う断面図である。
半導体装置100は、上面視長方形の約0.05〜0.06mm厚みのガラスエポキシ基板1の中央に形成された略長方形の貫通孔2を背面から塞ぐように配置された銅薄板4の該貫通孔内に露出した部分上に接着剤8を介して、半導体発光素子5が取り付けられた半導体発光装置であり、基板1上には配線パターン3および金属パターン10が設けられている。
本実施例の銅薄板4、配線パターン3、および金属パターン10は、ガラスエポキシ基板上に以下の方法で形成することができる。まず、ガラスエポキシ基板1上の、配線パターン、金属パターン、および銅薄板が形成される位置に、約0.018mm厚みの銅箔を貼着し、この銅箔上に一括してCuめっき(約0.015mm)を施す。その後、ガラスエポキシ基板1の上面側から炭酸ガスレーザによりガラスエポキシ基板1の一部を除去し、銅箔に達する貫通孔を形成する。続いて、Cuめっき上および貫通孔形成により露出した銅箔上にNiめっき、Auめっきを施して形成される。
半導体発光素子5は、約0.085mm高さ、上面視において略長方形であり、その一対の電極6、7が上面に設けられ、直径25μmのAuからなる導電ワイヤ9を介して、基板上面に設けられた配線パターン3にそれぞれ電気的に接続されている。導電ワイヤ9は、配線パターン上約0.06mmの高さとなる低いループを形成しており、両端部の高さ位置がほぼ同等となるように、両端部の高低差がほぼ無いように形成されている。
半導体発光素子5は、銅薄板4の半導体発光素子搭載部に取付けられている。銅薄板4における半導体発光素子搭載部は、銅箔の上面にNiめっきおよびAuめっきが施されており、銅箔の底面にCuめっき、NiめっきおよびAuめっきが施されている。そのため、半導体発光素子5は、貫通孔内の底面を塞ぐ銅箔上(Niめっき、Auめっきを施されたもの)に接着剤8を介して、取り付けられている。
半導体発光素子5および導電ワイヤ9は、エポキシ樹脂からなる封止樹脂部11で覆われている。かかる封止樹脂部11は、半導体発光素子を搭載して導電ワイヤを接続したものを金型内にセットして型締めし、金型内に流動性のエポキシ樹脂を圧入して成形することで半導体発光素子5および導電ワイヤ9を覆うことができる。
封止樹脂部11は、トランスファ成形により配線パターン3上に約0.08mmの厚みに形成され、半導体発光装置100は、約0.22mmの厚みに形成される。
配線パターン3は、正負の電極パターンから構成される。配線パターン3は、銅箔上にCu、Ni、Auからなるめっき層を積層した総厚約0.038mm(銅箔上に設けられるCuめっき、Niめっき、Auめっきの総厚は、約0.02mm)で構成されている。配線パターン3は、ガラスエポキシ基板1上面の両端から半導体発光素子5の取り付けられる面と反対側の底面に側面を通して形成されており、底面には、回路基板等へはんだ付け等により実装を行うための端子部3aを有する。底面の長手方向の端部に形成された端子部3aは、実装基板へリフロー方式ではんだ付けして発光装置を作製する場合に好適に用いることができる。
金属パターン10は、貫通孔2の周部に、貫通孔2の縁に延在して導電ワイヤ9の直下領域12、13を除いて設けられており、導電ワイヤ9の直下領域により2つに分離して設けられている。金属パターン10は、銅箔上にCu、Ni、Auからなるめっき層を積層した総厚約0.038mm(銅箔上に設けられるCuめっき、Niめっき、Auめっきの総厚は、約0.02mm)で構成されている。
金属パターン10は、貫通孔2の周部に設けることにより、半導体発光装置の曲げ強度を高めることができる。そのため、本発明の半導体発光装置が、例えばフレキシブル基板に実装されて使用される場合においても、フレキシブル基板が曲がった際に破損しにくい半導体発光装置を提供することができる。つまり、曲げ強度を維持して、半導体発光素子の高さと同程度以下の厚みの基板を用いた薄型の半導体発光装置を提供することができる。
特に、金属パターン10は、ガラスエポキシ基板1上において、貫通孔2の端子部3aが形成されていない側の端部1aまでを覆うよう形成されている。つまり、金属パターン10は、少なくとも貫通孔2とガラスエポキシ基板上面の短手方向の端部1aとの間に延設して形成される。
ここで、本発明の半導体発光装置は端子部3aで実装基板に固定して使用されるため、端子部3aに力が加わり、A−A線に沿う断面(図2)において貫通孔位置となる中央が内側あるいは外側になるような変形が起こりやすい。そのため、金属パターン10を、ガラス基板上において貫通孔と端子部3aが形成されていない側の端部1aとの間に形成することで、上記特定の方向の変形に対する強度を有効に高めることができる。特に、基板1の厚みが60μm以下のときに変形が起こりやすいが、このような基板を用いた場合に顕著に変形を防ぐことができる、
金属パターン10は、導電ワイヤ9の直下領域12、13を除いて設けられるため、導電ワイヤ9が金属パターン10に接触することを防ぐことができる。例えば、トランスファ成形においては、成形型内に溶融したエポキシ樹脂が圧入されるため、その際に樹脂の流れが導電ワイヤを変動させることがあるが、導電ワイヤの真下領域を除いているので、トランスファ成形等の圧力をもって溶融樹脂が流れる方法を用いて封止樹脂部11を成形することができる。
また、ワイヤのループ高さが低いほど、導電ワイヤ9と金属パターン10との距離が短く、導電ワイヤ9が金属パターン10に接触する可能性が高いものとなっているが、金属パターンを導電ワイヤの直下領域を除いて設けることにより、高い信頼性を維持して、導電ワイヤを低ループ化、パッケージを薄型化することができる。
金属パターン10は、配線パターンと分離して形成されており、半導体発光装置上面視の長手方向、短手方向のいずれにおいても、半導体発光装置の中心に対する左右の表面積がほぼ同一となっている。左右の表面積をほぼ同一としてバランスをとることにより、金属パターンを設けることにより生じやすい剥離等の不具合を発生しにくいものとすることができる。
次に、本発明の第二の実施例について、図3、4を参照して説明する。図3は、本発明の半導体装置200の第二の実施例にかかる要部の上面図であり、図4は、図3のA−A線に沿う断面図である。本実施例の半導体装置200の基本的な構成は、第一の実施例の半導体装置100と同じであるので、詳細な説明は第一の実施例を参照して省略する。
上記第一の実施例においては、金属パターン10は、2本の導電ワイヤ9の直下領域12、13のいずれをも除いて形成されているが、第二の実施例においては、図3に示すように、一方の直下領域12のみを除いて形成されている。
本実施例のように、金属パターン10を一方の導電ワイヤ9の直下領域12を除いて形成すれば、もう一方の導電ワイヤが金属パターンと接触しても、短絡することのない半導体発光装置を提供することができる。すなわち、半導体発光素子5の一対の電極(正極及び負極)のどちらかと、配線パターン3とを接続する導電ワイヤ9の真下領域を除いて金属パターン10を設けることで短絡を防止できる。
また、第二の実施例においては、上記第一の実施例には形成されていない、配線パターン3上の導電ワイヤ9との結線部を除いた領域にエポキシ樹脂からなるレジスト層14が形成されている。このレジスト層14を設けることにより、封止樹脂部9との密着性を向上することができる。配線パターン3や金属パターン10は、封止樹脂部9との熱膨張係数差が大きい。そこで、封止樹脂部9との熱膨張係数差が中間となるレジスト層14を設け、封止樹脂部9と接触する配線パターン3や金属パターン10の表面積を小さくして、封止樹脂部9との剥離を起こす可能性を低減することができる。本発明のように配線に必要な面積(配線パターンの面積)以上に金属パターンを設ける場合には、金属パターンを設けないものと比較して、封止樹脂部との剥離を発生しやすいものとなる。剥離が発生すると、光学特性に影響するのみならず、薄型化された半導体発光装置においては、はんだ付けによる実装時にはんだが侵入するなどの不具合を発生することとなる。
レジスト層14を設けることにより、曲げ強度を維持しつつ剥離の発生しない信頼性の高い薄型の半導体発光装置を提供することができる。
また、レジスト層14としては、エポキシ樹脂に酸化チタンを分散した白色樹脂を用いることが好適である。配線パターンの最表面層となるAuよりも反射率が高く、半導体発光装置の光学特性を向上することができるためである。
また、第二の実施例においては、基板裏面において、銅薄板4と端子部3aとに跨って、銅薄板4と配線パターン3の一部を覆うエポキシ樹脂からなる絶縁層15も形成されている。この絶縁層15を設けることにより、端子部で実装基板等にはんだ付けする際に溶融したはんだが広がって端子部と銅薄板4を導通させて短絡するのを防止することができる。
尚、本発明の半導体発光装置は、上記した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることは勿論である。
例えば、上記実施例においては、金属パターンは、配線パターンと分離して形成されているが、配線パターンの両極が分離しているものであれば、配線パターンと連続して形成されるものとしてもよい。
例えば、上記実施例において、半導体発光素子は、一対の電極が上面のみに形成されているが、一対の電極が半導体素子の上面と下面に形成されているものでもよい。
例えば、上記実施例において、貫通孔は、銅薄板を貼り付けたガラスエポキシ基板の一部を炭酸ガスレーザで除去して形成されているが、予め貫通孔を設けたガラスエポキシ基板に貫通孔を塞ぐように銅薄板を貼り付けて形成されてもよい。
例えば、上記実施例において、半導体発光装置底面における銅薄板4は、配線パターンと分離して形成されているが、いずれかの端子側の配線パターンと連続して形成してもよい。分離して形成すると、実装に用いるはんだの拡がりによるショートが発生しにくいものとなり、連続して形成すると、放熱性の高い半導体発光装置を提供することができる。
本発明の第一の実施例における要部の上面図である。 上記図1のA−A線に沿う断面図である。 本発明の第二の実施例における要部の上面図である。 上記図3のA−A線に沿う断面図である。
符号の説明
1:基板
2:貫通孔
3:配線パターン
4:金属薄板
5:半導体発光素子
6、7:電極
8:接着剤
9:導電ワイヤ
10:金属パターン
11:封止樹脂部
12、13:直下領域
14:レジスト層
15:絶縁層

Claims (2)

  1. 貫通孔を有する基板と、
    前記基板の底面に配置され前記貫通孔を塞ぐ金属薄板と、
    前記貫通孔内の前記金属薄板上に載置された半導体素子と、
    前記基板上に形成された配線パターンと、
    前記半導体素子の電極と前記配線パターンを接続する2本の導電ワイヤと、
    前記基板の上面の前記貫通孔の周部に形成された金属パターンとを有し、
    前記配線パターンは、前記基板の長手方向の両端部に端子部を有し、
    前記金属パターンは、少なくとも前記基板上面の前記貫通孔と前記端子部の形成されていない側端部との間に延設されているとともに、前記2本の導電ワイヤの少なくとも一方の直下領域を含まない範囲に形成されている半導体装置。
  2. さらに、前記半導体発光素子および前記導電ワイヤを覆うトランスファ成形により形成された封止樹脂部を有する請求項1記載の半導体装置。
JP2008103475A 2008-04-11 2008-04-11 半導体発光装置 Active JP5121544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008103475A JP5121544B2 (ja) 2008-04-11 2008-04-11 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008103475A JP5121544B2 (ja) 2008-04-11 2008-04-11 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2009253254A JP2009253254A (ja) 2009-10-29
JP5121544B2 true JP5121544B2 (ja) 2013-01-16

Family

ID=41313615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008103475A Active JP5121544B2 (ja) 2008-04-11 2008-04-11 半導体発光装置

Country Status (1)

Country Link
JP (1) JP5121544B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262816B2 (ja) * 2011-02-16 2018-01-17 ローム株式会社 Ledモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137823B2 (ja) * 1994-02-25 2001-02-26 シャープ株式会社 チップ部品型led及びその製造方法
JP3302203B2 (ja) * 1994-10-21 2002-07-15 株式会社シチズン電子 発光ダイオード
JPH11284233A (ja) * 1998-03-27 1999-10-15 Stanley Electric Co Ltd 平面実装型led素子
JP4279388B2 (ja) * 1999-01-29 2009-06-17 日亜化学工業株式会社 光半導体装置及びその形成方法

Also Published As

Publication number Publication date
JP2009253254A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP5340583B2 (ja) 半導体発光装置
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2007027281A (ja) 半導体装置
JP5013596B2 (ja) 裏面実装型led
JP4989867B2 (ja) 表面実装型led
KR100610275B1 (ko) 고출력 발광 다이오드 패키지 및 그 제조방법
JP3660663B2 (ja) チップパッケージの製造方法
JPH1050734A (ja) チップ型半導体
JP5121544B2 (ja) 半導体発光装置
JP2005353802A (ja) 発光ダイオード
JP2001196641A (ja) 表面実装型の半導体装置
JP2005302924A (ja) 配線基板およびその製造方法
JP2000036621A (ja) 側面型電子部品の電極構造
JP2001210934A (ja) 実装基板、実装基板の製造方法および電子回路素子の実装方法
JP2009206222A (ja) 半導体発光装置
JPWO2011043102A1 (ja) 回路基板
KR20110092779A (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP2016100352A (ja) プリント配線板およびその製造方法
JP2009158769A (ja) 半導体装置
JP2007287800A (ja) 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
JP6679799B2 (ja) 発光装置
JP2008041922A (ja) 発光装置
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2008251596A (ja) プリント配線基板の配線パターン
JP4419656B2 (ja) 半導体装置用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5121544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250