JP2007027281A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007027281A JP2007027281A JP2005204893A JP2005204893A JP2007027281A JP 2007027281 A JP2007027281 A JP 2007027281A JP 2005204893 A JP2005204893 A JP 2005204893A JP 2005204893 A JP2005204893 A JP 2005204893A JP 2007027281 A JP2007027281 A JP 2007027281A
- Authority
- JP
- Japan
- Prior art keywords
- electrode lead
- semiconductor chip
- semiconductor device
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 樹脂の密着性を向上させ、信頼性の高い半導体装置を提供する。
【解決手段】 第1電極リード11と、第1電極リード11と離間して配置された第2電極リード12と、第1電極リード11の第1の面11aに、第1電極リード11よりはみ出して載置された半導体チップ13と、半導体チップ13を第2電極リード12の第1の面12aに電気的接続する接続導体と、第1および第2電極リード11、12の第1の面11a、12aと対向する第2の面11b、12bをそれぞれ露出させ、第1および第2電極リード11、12、半導体チップ13を樹脂16でモールドするパッケージ17と、を具備する。
第1電極リード11よりはみ出して載置された半導体チップ13のはみ出し部13aの下側に、樹脂16の食いこみ部18が形成される。
【選択図】 図1
【解決手段】 第1電極リード11と、第1電極リード11と離間して配置された第2電極リード12と、第1電極リード11の第1の面11aに、第1電極リード11よりはみ出して載置された半導体チップ13と、半導体チップ13を第2電極リード12の第1の面12aに電気的接続する接続導体と、第1および第2電極リード11、12の第1の面11a、12aと対向する第2の面11b、12bをそれぞれ露出させ、第1および第2電極リード11、12、半導体チップ13を樹脂16でモールドするパッケージ17と、を具備する。
第1電極リード11よりはみ出して載置された半導体チップ13のはみ出し部13aの下側に、樹脂16の食いこみ部18が形成される。
【選択図】 図1
Description
本発明は、樹脂封止された半導体装置に係り、特に樹脂の密着力を向上させるのに好適な構造を有する半導体装置に関する。
近年、携帯電話や移動式携帯端末に代表される各種の小型電子機器の普及に伴い、樹脂封止型の半導体装置では、基板に直接リードをハンダ付けする表面実装型のパッケージが主流になってきている。
従来、樹脂封止型のパッケージでは温度サイクル試験等により繰り返し温度変化が与えられた場合、樹脂、リード、半導体チップ間の熱膨張係数の差に起因して樹脂がリード、および半導体チップの界面で剥離し、電気的接続不良が発生する等の問題がある。
これに対して、半導体チップを載置するタブの厚さをリードの厚さより小さくすることにより、パッケージクラックを防止する半導体装置が知られている(例えば、特許文献1参照。)。
特許文献1に開示された半導体装置は、半導体チップ3は接着剤4でタブ5に固定され、チップ3はボンディングワイヤ6でリード1と電気的に接続される。モールド樹脂2は、チップ3、接着剤4、タブ5、ワイヤ6の周囲を封止し、リード1の一端面1s以外を封止する。
タブ5の厚さHTはリード1の厚さHLの0.6〜0.2倍となるように、加工される。リード1の熱膨張率はモールド樹脂2の熱膨張率よりも大きいものとなっている。
タブ5をリード1の厚さの0.6倍〜0.2倍の厚さにすることにより繰返し温度変化を受けた時のタブ5の熱収縮を抑制して構成部材間の界面剥離を防止し、パッケージクラックを防止している。
然しながら、特許文献1に開示された半導体装置は、タブがリードより薄いのでリードフレームとしての強度が低下する問題がある。
また、リードフレームを用いず、ダミー基板上に形成した電極リードに半導体チップを載置し、樹脂でモールドした後にダミー基板を除去して形成される表面実装型パッケージを有する半導体装置については何ら記載されていない。
特開2001−332676号公報(3頁、図2)
本発明は、樹脂の密着性を向上させ、信頼性の高い半導体装置を提供する。
上記目的を達成するために、本発明の一態様の半導体装置では、第1電極リードと、前記第1電極リードと離間して配置された第2電極リードと、前記第1電極リードの第1の面に、前記第1電極リードよりはみ出して載置された半導体チップと、前記半導体チップを前記第2電極リードの第1の面に電気的接続する接続導体と、前記第1および第2電極リードの前記第1の面と対向する第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップをモールドするパッケージと、を具備することを特徴としている。
また、本発明の他の態様の半導体装置では、第1電極リードと、前記第1電極リードと離間して配置された第2電極リードと、前記第1電極リードの第1の面に、前記第1電極リードよりはみ出して載置された半導体チップと、前記第2電極リードの第1の面に、前記第2電極リードよりはみ出して載置された導体と、前記半導体チップを前記導体に電気的接続する接続導体と、前記第1および第2電極リードの前記第1の面と対向する第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップ、前記導体をモールドするパッケージと、を具備することを特徴としている。
また、本発明の他の態様の半導体装置では、半導体チップと、前記半導体チップを載置する第1の面の面積が前記半導体チップの面積より小さく、且つ前記第1の面と対向する第2の面の面積より小さい第1電極リードと、導体と、前記第1電極リードと離間して配置され、前記導体を載置する第1の面の面積が前記導体の面積より小さく、且つ前記第1の面と対向する第2の面の面積より小さい第2電極リードと、前記半導体チップを前記導体に電気的接続する接続導体と、前記第1および第2電極リードの前記第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップ、前記導体をモールドするパッケージと、を具備することを特徴としている。
また、本発明の他の態様の半導体装置では、半導体チップと、前記半導体チップを載置する第1の面の面積が前記第1の面と対向する第2の面の面積より大きい第1電極リードと、前記第1電極リードと離間して配置され、第1の面の面積が前記第1の面と対向する第2の面の面積より大きい第2電極リードと、前記半導体チップを前記第2電極リードに電気的接続する接続導体と、前記第1および第2電極リードの前記第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップをモールドするパッケージと、を具備することを特徴としている。
本発明によれば、樹脂の密着性が向上し、信頼性の高い半導体装置が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例1について、図1乃至図3を参照して説明する。図1は本発明の実施例1に係る半導体装置の構成を示す図で、図1(a)はパッケージの一部が切り欠きされたその平面図、図1(b)は図1(a)のA−A線に沿って切断し、矢印方向に眺めた断面図、図2は半導体装置の製造工程を順に示す断面図、図3は半導体装置が基板にマウントされた状態を示す断面図である。
本実施例は、pn接合を有するシリコンダイオードチップが表面実装型パッケージに樹脂封止された半導体装置の例である。
図1に示すように、本実施例の半導体装置10は、互いに離間して配置された第1および第2電極リード11、12と、第1電極リード11の第1の面11aに第1電極リード11よりはみ出して載置された半導体チップ13と、半導体チップ13のパッド14を第2電極リード12の第1の面12aに電気的接続するワイヤ15とを具備している。
更に、第1電極リード11の第1の面11aと対向する第2の面11bおよび第2電極リード12の第1の面12aと対向する第2の面12bをそれぞれ露出させ、第1および第2電極リード11、12、半導体チップ13を樹脂16でモールドするパッケージ17とを具備している。
半導体チップ13は、半導体チップ13のはみ出し部13aが第1電極リード11の端部11cより第2電極リード12側へ長さL1だけはみ出して第1電極リード11の第1の面11aに載置されている。
これにより、半導体チップ13のはみ出し部13aの下側には樹脂16の食いこみ部18が形成される。
その結果、食いこみ部18の所謂アンカー効果により樹脂16と第1および第2電極リード11、12、半導体チップ13の密着力を向上させることが可能である。
次に、半導体装置10の製造方法について詳しく説明する。
始に、図2(a)に示すように、半導体装置10を支持するためのダミー基板20、例えばガラス基板を用意する。
始に、図2(a)に示すように、半導体装置10を支持するためのダミー基板20、例えばガラス基板を用意する。
次に、図2(b)に示すように、ダミー基板20上に、第1および第2電極リード11、12として、例えば銅メッキ液に浸漬して無電界メッキ法により選択的に、150μm角、厚さ100μm程度の銅ブロックを形成する。
次に、図2(c)に示すように、第1電極リード11の第1の面11aに半導体チップ13のはみ出し部13aを第1電極リード11の端部11cより第2電極リード12側へ長さL1だけはみ出して載置した後、半導体チップ13のパッド14と第2電極リード12の第1の面12aにワイヤ15をボンディングする。
次に、図2(d)に示すように、第1および第2電極リード11、12と半導体チップ13とを樹脂16によりモールドして、半導体チップ13のはみ出し部13aの下側に樹脂16の食いこみ部18を有し、例えば長さ1mm、幅0.5mm、高さ0.5mm程度のパッケージ17を形成する。
次に、図2(e)に示すように、例えば楔21を用いて、パッケージ17をダミー基板20から剥離する。
これにより、図1に示すパッケージ17より第1電極リード11の第2の面11bおよび第2電極リード12の第2の面12bが露出した半導体装置10が得られる。
図3に示すように、半導体装置10は、基板24に形成された配線パターン25の一端に設けられた接続端子27に第1電極リード11の第2の面11bが当接し、配線パターン26の一端に設けられた接続端子28に第2電極リード12の第2の面12bが当接するように載置される。
基板24は、例えばガラスエポキシ基板であり、配線パターン25、26は、例えば厚さ20μm程度の接着材(図示せず)で貼り付けられた厚さ20μm程度の銅箔であり、接続端子27、28は、例えば150μm角程度のはんだ(ペースト)である。
基板24上に半導体装置10を載置して加熱することにより、第1および第2電極リード11、12が接続端子27、28に接合され、半導体装置10が基板24にマウントされる。
基板24にマウントされた半導体装置10に温度サイクル試験等により繰り返し温度変化が与えられたときに、食いこみ部18の所謂アンカー効果により樹脂16が第1および第2電極リード11、12、半導体チップ13から剥離するのを防止することが可能である。
また、図4に示すように、例えば樹脂16と第1および第2電極リード11、12、半導体チップ13との界面全体が剥離した場合でも、食いこみ部18がフックとして機能するのでパッケージ17が基板24から抜け落ちるのを防止することが可能であり、電気的接続不良が生じる恐れが無い。
従って、はみ出し量L1は、小さすぎると効果がなく、大きすぎると第1電極リード11と半導体チップ13との接合強度が低下するので、半導体チップ13のパッド14が第1電極リード11よりはみださない程度が適当であるが、目的の密着力が得られる範囲内で適宜設定することができる。
以上説明したように、本実施例の半導体装置10は、半導体チップ13を第1電極リード11よりはみ出して載置したので、半導体チップ13のはみ出し部13aの下側に形成される食いこみ部18により第1および第2電極リード11、12、半導体チップ13と樹脂16との密着力が向上する。
その結果、第1および第2電極リード11、12、半導体チップ13から樹脂16の剥離が防止され、たとえ樹脂16が全面剥離してもパッケージ17が抜け落ちる恐れがない。従って、小型・軽量で信頼性の高い半導体装置10が得られる。
ここでは、半導体チップ13が第2電極リード12側へはみ出した場合について説明したが、いずれの方向、例えば第2電極リード12と反対の方向にはみ出していても良く、同様の効果を得ることができる。
但し、半導体装置10のサイズが大きくなるのを避けるために、第2電極リード12側へはみ出させることが好ましい。
また、第1および第2電極リード11、12をCuの無電解メッキ法により形成する場合について説明したが、目的の厚さが得られる範囲内であれば別の方法、例えばNi、Au、Ag等金属の電界・無電界メッキ法、真空蒸着法あるいはスパッタリング法などで形成しても構わない。
図5は本発明の実施例2に係る半導体装置の構成を示す図で、図5(a)はその平面図、図5(b)は図5(a)のB−B線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、第2電極リードの第1の面に凸部が形成されていることにある。
即ち、図5に示すように、実施例2に係る半導体装置30は、第2電極リード12の第1の面12aに下部がくびれた凸部31がワイヤ15を囲んで4個形成されている。
凸部31は、例えば直径50μm程度のハンダボールを第2電極リード12の第1の面12a上に載置して、熱または超音波を印加して圧着することにより形成することができる。
凸部31の下部にモールドされた樹脂16は食いこみ部32を形成するので、食いこみ部32の所謂アンカー効果が食いこみ部18の所謂アンカー効果に加算され、樹脂16と第1および第2電極リード11、12、半導体チップ13の密着力を更に向上することが可能である。
以上説明したように、実施例2に係る半導体装置30では、第2電極リード12の第1の面12aに下部がくびれた凸部31を設けたので、凸部31の下部に樹脂16の食いこみ部32が形成され、密着力が更に向上する利点がある。
ここで、凸部31を設ける位置と個数は、ワイヤ15の接続を妨げない範囲内で適宜自由に設定することができる。
図6は本発明の実施例3に係る半導体装置の構成を示す図で、図6(a)はその平面図、図6(b)は図6(a)のC−C線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、第2電極リードよりはみ出して載置された導体を有することにある。
即ち、図6に示すように、実施例3に係る半導体装置40は、第2電極リード12の第1の面12aに導体41がはみ出して載置され、半導体チップ13のパッド14と導体41がワイヤ42で電気的接続されている。
即ち、導体41のはみ出し部41aが第2電極リード12の端部12cより第1電極リード11側へ長さL2だけはみ出して第2電極リード12の第1の面12aに載置されているので、導体41のはみ出し部41aの下側には樹脂16の食いこみ部43が形成される。
導体41は、例えば半導体チップ13と同程度の大きさの金属ブロックで、第2電極リード12の第1の面12aに導電性接着剤で固着されている。
また、はみ出し量L2は、導体41の大きさが半導体チップ13と同程度であることから、はみ出し量L1と同程度であることが好ましい。
食いこみ部43の所謂アンカー効果が食いこみ部18の所謂アンカー効果に加算されて、樹脂16と第1および第2電極リード11、12、半導体チップ13の密着力を更に向上することが可能である。
以上説明したように、実施例3に係る半導体装置40では、第2電極リード12からはみ出して載置された導体41を有するので、導体41のはみ出し部41aの下側に樹脂16の食いこみ部43が形成され、密着力が更に向上する利点がある。
ここでは、導体41が半導体チップ13と同程度の大きさの金属ブロックの場合について説明したが、その大きさは目的の密着力が得られる範囲無いで適宜定めることができ、また導電性膜を被着した絶縁物ブロックでも構わない。
図7は本発明の実施例4に係る半導体装置の構成を示す図で、図7(a)はその平面図、図7(b)は図7(a)のD−D線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、半導体チップが第1電極リードより両方向にはみ出し、導体が第2電極リードより両方向にはみ出すようにしたことにある。
即ち、図7に示すように、実施例4に係る半導体装置50は、半導体チップ13が第1電極リード11の両端部11c、11dよりそれぞれ長さL3だけはみ出し、導体41が第2電極リードの両端部12c、12dよりそれぞれ長さL4だけはみ出して載置されている。
これにより、半導体チップ13のはみ出し部13a、13bの下側には食いこみ部51a、51bが形成され、導体41のはみ出し部41a、41bの下側には食いこみ部62a、62bが形成される。
半導体チップ13と導体41が同程度の大きさの場合には、はみ出し量L3、L4も同程度とし、且つはみ出し量L1の半分程度が適当である。
食いこみ部51a、51b、52a、52bの所謂アンカー効果が加算されて、樹脂16と第1および第2電極リード11、12、半導体チップ13の密着力が更に向上し、且つ半導体チップ13および導体41にかかる樹脂応力を均等化することが可能である。
以上説明したように、実施例4に係る半導体装置50では、半導体チップ13が第1電極リード11から両方向にはみ出し、導体41が第2電極リード12から両方向にはみ出すようにして、4個の食いこみ部51a、51b、52a、52bを形成したので、密着力が更に向上し、且つ半導体チップ13および導体41にかかる樹脂応力が均等化される利点がある。
図8は本発明の実施例5に係る半導体装置の構成を示す図で、図8(a)はその平面図、図8(b)は図8(a)のE−E線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、第1および第2電極リードが下方に末広がり状に傾斜した側面を有することにある。
即ち、図8に示すように、実施例5に係る半導体装置60は、下方に末広がり状に傾斜した側面を有する四角錐状の第1および第2電極リード61、62を具備している。
第1および第2電極リード61、62は、例えば図2(a)に示すダミー基板20に銅の厚膜を形成した後、銅の厚膜にレジストバターンを形成し、このレジストをマスクとして銅の厚膜をウェットエッチングすることにより形成される。
ウェットエッチング時に、銅の厚膜の上部がアンダーカットされて、下方に末広がり状に傾斜した側面を有する四角錐状の第1および第2電極リード61、62が得られる。
下方に末広がり状に傾斜した側面により、第1電極リード61の第1の面61aの面積が導体チップ13の面積より小さく、且つ第1の面61aと対向する第2の面61bの面積より小さくなるように設定されている。
これにより、半導体チップ13のはみ出し部13a、13b、13c、13dの下側に樹脂16の食いこみ部63a、63b、および図示されない食いこみ部63c、63dが形成される。
同様に、第2電極リード62の第1の面62aの面積が導体41の面積より小さく、且つ第1の面62aと対向する第2の面62bの面積より小さくなるように設定されている。
これにより、導体41のはみ出し部41a、41b、41c、41dの下側に樹脂16の食いこみ部64a、64b、および図示されない食いこみ部64c、64dが形成される。
食いこみ部63a〜63d、64a〜64dのそれぞれの所謂アンカー効果が加算されて、樹脂16と第1および第2電極リード61、62の密着力を向上させることが可能である。
また、側面の傾斜角度により半導体チップ13または導体41のはみ出し量L5、L6を変えることができるので、密着力を調整することが可能である。
以上説明したように、実施例5に係る半導体装置60では、下方に末広がり状に傾斜した側面を有する第1および第2電極リード61、62により、8個の食いこみ部63a〜63d、64a〜64dを設けたので、密着力が向上し、側面の傾斜角度により密着力を調整する事ができる利点がある。
図9は本発明の実施例6に係る半導体装置の構成を示す図で、図9(a)はその平面図、図9(b)は図9(a)のF−F線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、第1および第2電極リードの側面の上部のみが下方に末広がり状に傾斜していることにある。
即ち、図9に示すように、実施例6に係る半導体装置70は、側面の上部のみが下方に末広がり状に傾斜した側面を有する四角錐状の第1および第2電極リード71、72を具備している。
第1および第2電極リード71、72は、例えば図2(b)に示すダミー基板20に形成された第1および第2電極リード11、12の上部をナイフエッジで面取りすることにより形成することができる。
下方に末広がり状に傾斜した側面により、第1電極リード71の第1の面71aの面積が半導体チップ13の面積より小さく、且つ第1の面71aと対向する第2の面71bの面積より小さくなるように設定されている。
これにより、半導体チップ13のはみ出し部13a、13b、13c、13dの下側に樹脂16の食いこみ部73a、73b、および図示されない食いこみ部73c、73dが形成される。
同様に、第2電極リード72の第1の面72aの面積が導体41の面積より小さく、且つ第1の面72aと対向する第2の面72bの面積より小さくなるように設定されている。
これにより、導体41のはみ出し部41a、41b、41c、41dの下側に樹脂16の食いこみ部74a、74b、および図示されない食いこみ部74c、74dが形成される。
食いこみ部73a〜73d、74a〜74dのそれぞれの所謂アンカー効果が加算されて、樹脂16と第1および第2電極リード71、72の密着力を向上させることが可能である。
また、側面の傾斜角度により半導体チップ13または導体41のはみ出し量L7、L8を変えることができるので、密着力を調整することが可能である。
以上説明したように、実施例5に係る半導体装置70では、下方に末広がり状に傾斜した側面を有する第1および第2電極リード71、72により、食いこみ部73a〜73d、74a〜74dを設けたので、密着力が向上し、側面の傾斜角度により密着力を調整できる利点がある。
更に、電極リードの側面全体を下方に末広がり状に形成する場合に比べて、電極リードの製造が容易である。
ここでは、第1および第2電極リード71、72が側面の上部みが下方に末広がり状に傾斜したる場合について説明したが、傾斜部が段差状部75であっても構わない。段差状部75であれば傾斜面より樹脂16との接触面積が増えるので、密着力が更に向上する利点がある。
図10は本発明の実施例7に係る半導体装置の構成を示す図で、図10(a)はその平面図、図10(b)は図10(a)のG−G線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、第1および第2電極リードが上方に末広がり状に傾斜した側面を有することにある。
即ち、図10に示すように、実施例7に係る半導体装置80は、上方に末広がり状に傾斜した側面を有する四角錐状の第1および第2電極リード81、82を具備している。
半導体チップ13は第1電極リード81よりはみだすことなく、第1電極リード81の第1の面81aの中央部に載置され、半導体チップ13のパッド14と第2電極リードの第1の面82aがワイヤ15で接続されている。
上方に末広がり状に傾斜した側面を有する第1および第2電極リード81、82は、例えば、上方に末広がり状に傾斜した開口を有するレジストをマスクとして、リフトオフ法により形成することができる。
上方に末広がり状に傾斜した側面により、第1電極リード81の第1の面81aの面積が第1の面81aと対向する第2の面81bの面積より大きいので、第1電極リード81の第1の面81aの下側に樹脂16の食いこみ部83a、83b、および図示されない食いこみ部83c、83dが形成される。
同様に、第2電極リード82の第1の面82aの面積が第1の面82aと対向する第2の面82bの面積より大きいので、第2電極リード82の第1の面82aの下側に樹脂16の食いこみ部84a、84b、および図示されない食いこみ部84c、84dが形成される。
食いこみ部83a〜83d、84a〜84dのそれぞれの所謂アンカー効果が加算されて、樹脂16と第1および第2電極リード81、82の密着力を向上させ、また側面の角度により密着力を調整することが可能である。
更に、半導体チップ13には食いこみ部83による樹脂応力が及ばないので、半導体チップ13にかかるストレスが低減される。
以上説明したように、実施例7に係る半導体装置80では、上方に末広がり状に傾斜した側面を有する第1および第2電極リード81、82により、食いこみ部83a〜83d、84a〜84dを設けたので、密着力が向上し、半導体チップ13にかかるストレスを低減できる利点がある。
図11は本発明の実施例8に係る半導体装置の構成を示す図で、図11(a)はその平面図、図11(b)は図11(a)のH−H線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、第1および第2電極リードの側面の下部のみが上方に末広がり状に傾斜していることにある。
即ち、図11に示すように、実施例8に係る半導体装置90は、側面の下部みが上方に末広がり状に傾斜した側面を有する四角錐状の第1および第2電極リード91、92を具備している。
第1および第2電極リード91、92は、例えばレジストを2層処理し、上層の感光処理の際に下層の感光処理で使用したマスクより開口が小さいものを使用して形成することができる。
上方に末広がり状に傾斜した側面により、第1電極リード91の第1の面91aの面積が第1の面91aと対向する第2の面91bの面積より大きいので、第1電極リード91の第1の面91aの下側に樹脂16の食いこみ部93a、93b、および図示されない食いこみ部93c、93dが形成される。
同様に、第2電極リード92の第1の面92aの面積が第1の面92aと対向する第2の面92bの面積より大きいので、第2電極リード92の第1の面92aの下側に樹脂16の食いこみ部94a、94b、および図示されない食いこみ部94c、94dが形成される。
食いこみ部93a〜93d、94a〜94dのそれぞれの所謂アンカー効果が加算されて、樹脂16と第1および第2電極リード91、92の密着力を向上させ、また側面の角度により密着力を調整することが可能である。
更に、半導体チップ13には食いこみ部93により剥離力が及ばないので、半導体チップ13にかかるストレスが低減される。
以上説明したように、実施例8に係る半導体装置90では、上方に末広がり状に傾斜した側面を有する第1および第2電極リード91、92により、食いこみ部93a〜93d、94a〜94dを設けたので、密着力が向上し、半導体チップ13にかかるストレスを低減できる利点がある。
更に、電極リードの側面全体を上方に末広がり状に形成する場合に比べて、電極リードの製造が容易である。
ここでは、第1および第2電極リード91、92が側面の下部みが上方に末広がり状に傾斜したる場合について説明したが、傾斜部が段差状部95であっても構わない。段差状部95であれば傾斜面より樹脂16との接触面積が増えるので、密着力が更に向上する利点がある。
上述した実施例においては、半導体チップ13がダイオードの場合について説明したが、本発明はこれに限定されるものではなく、複数のパッドを有する半導体チップ、例えばトランジスタであっても構わない。
10、30、40、50、60、70、80、90 半導体装置
11、61、71、81、91 第1電極リード
12、62、72、82、92 第2電極リード
11a、12a 第1の面
11b、12b 第2の面
13 半導体チップ
13a、13b、13c、13d、41a、41b、41c、41d はみ出し部
14 パッド
15、42 ワイヤ
16 樹脂
17 パッケージ
18、32、43、51a、51b、52a、52b、63a、63b、64a、64b、73a、73b、74a、74b、83a、83b、84a、84b、93a、93b、94a、94b 食いこみ部
20 ダミー基板
21 楔
24 基板
25、26 配線パターン
27、28 接続端子
31 凸部
41 導体
75、95 段差状部
11、61、71、81、91 第1電極リード
12、62、72、82、92 第2電極リード
11a、12a 第1の面
11b、12b 第2の面
13 半導体チップ
13a、13b、13c、13d、41a、41b、41c、41d はみ出し部
14 パッド
15、42 ワイヤ
16 樹脂
17 パッケージ
18、32、43、51a、51b、52a、52b、63a、63b、64a、64b、73a、73b、74a、74b、83a、83b、84a、84b、93a、93b、94a、94b 食いこみ部
20 ダミー基板
21 楔
24 基板
25、26 配線パターン
27、28 接続端子
31 凸部
41 導体
75、95 段差状部
Claims (5)
- 第1電極リードと、
前記第1電極リードと離間して配置された第2電極リードと、
前記第1電極リードの第1の面に、前記第1電極リードよりはみ出して載置された半導体チップと、
前記半導体チップを前記第2電極リードの第1の面に電気的接続する接続導体と、
前記第1および第2電極リードの前記第1の面と対向する第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップをモールドするパッケージと、
を具備することを特徴とする半導体装置。 - 前記第2電極リードの前記第1の面に凸部が形成されていることを特徴とする請求項1に記載の半導体装置。
- 第1電極リードと、
前記第1電極リードと離間して配置された第2電極リードと、
前記第1電極リードの第1の面に、前記第1電極リードよりはみ出して載置された半導体チップと、
前記第2電極リードの第1の面に、前記第2電極リードよりはみ出して載置された導体と、
前記半導体チップを前記導体に電気的接続する接続導体と、
前記第1および第2電極リードの前記第1の面と対向する第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップ、前記導体をモールドするパッケージと、
を具備することを特徴とする半導体装置。 - 半導体チップと、
前記半導体チップを載置する第1の面の面積が前記半導体チップの面積より小さく、且つ前記第1の面と対向する第2の面の面積より小さい第1電極リードと、
導体と、
前記第1電極リードと離間して配置され、導体を載置する第1の面の面積が前記導体の面積より小さく、且つ前記第1の面と対向する第2の面の面積より小さい第2電極リードと、
前記半導体チップを前記導体に電気的接続する接続導体と、
前記第1および第2電極リードの前記第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップ、前記導体をモールドするパッケージと、
を具備することを特徴とする半導体装置。 - 半導体チップと、
前記半導体チップを載置する第1の面の面積が前記第1の面と対向する第2の面の面積より大きい第1電極リードと、
前記第1電極リードと離間して配置され、第1の面の面積が前記第1の面と対向する第2の面の面積より大きい第2電極リードと、
前記半導体チップを前記第2電極リードに電気的接続する接続導体と、
前記第1および第2電極リードの前記第2の面をそれぞれ露出させ、前記第1および第2電極リード、前記半導体チップをモールドするパッケージと、
を具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204893A JP2007027281A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204893A JP2007027281A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027281A true JP2007027281A (ja) | 2007-02-01 |
Family
ID=37787687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005204893A Pending JP2007027281A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027281A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110095329A1 (en) * | 2009-10-22 | 2011-04-28 | Jung Ha Hwang | Light emitting device package |
US8319320B2 (en) | 2010-02-08 | 2012-11-27 | Kabushiki Kaisha Toshiba | LED module |
US8338845B2 (en) | 2010-01-29 | 2012-12-25 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing the same |
US8378347B2 (en) | 2010-01-29 | 2013-02-19 | Kabushiki Kaisha Toshiba | LED package |
US8487418B2 (en) | 2010-01-29 | 2013-07-16 | Kabushiki Kaisha Toshiba | LED package |
US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
US8525202B2 (en) | 2010-01-29 | 2013-09-03 | Kabushiki Kaisha Toshiba | LED package, method for manufacturing LED package, and packing member for LED package |
US8637892B2 (en) | 2010-01-29 | 2014-01-28 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing same |
-
2005
- 2005-07-13 JP JP2005204893A patent/JP2007027281A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110095329A1 (en) * | 2009-10-22 | 2011-04-28 | Jung Ha Hwang | Light emitting device package |
US8395180B2 (en) * | 2009-10-22 | 2013-03-12 | Lg Innotek Co., Ltd. | Light emitting device package |
US8338845B2 (en) | 2010-01-29 | 2012-12-25 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing the same |
US8378347B2 (en) | 2010-01-29 | 2013-02-19 | Kabushiki Kaisha Toshiba | LED package |
US8487418B2 (en) | 2010-01-29 | 2013-07-16 | Kabushiki Kaisha Toshiba | LED package |
US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
US8525202B2 (en) | 2010-01-29 | 2013-09-03 | Kabushiki Kaisha Toshiba | LED package, method for manufacturing LED package, and packing member for LED package |
US8637892B2 (en) | 2010-01-29 | 2014-01-28 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing same |
US8319320B2 (en) | 2010-02-08 | 2012-11-27 | Kabushiki Kaisha Toshiba | LED module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
JP5122835B2 (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
JP2007027281A (ja) | 半導体装置 | |
JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
US9153529B2 (en) | Pre-soldered leadless package | |
JP2006294809A (ja) | 半導体装置 | |
JP2008288583A (ja) | 集積回路素子パッケージ構造及びその製造方法 | |
JP4159348B2 (ja) | 回路装置の製造方法 | |
US10109564B2 (en) | Wafer level chip scale semiconductor package | |
JP2008053290A (ja) | 光半導体装置およびその製造方法 | |
JPH08279591A (ja) | 半導体装置とその製造方法 | |
JPH1050734A (ja) | チップ型半導体 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP3660663B2 (ja) | チップパッケージの製造方法 | |
JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
TW201438155A (zh) | 具有傾斜結構之半導體元件封裝 | |
TW200926316A (en) | Semiconductor package and method thereof | |
JP2007129068A (ja) | 半導体装置とその製造方法、及びその製造に用いる基板 | |
US7534661B2 (en) | Method of forming molded resin semiconductor device | |
KR20130023432A (ko) | 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법 | |
KR20100002870A (ko) | 반도체 패키지의 제조 방법 | |
KR20090123684A (ko) | 플립 칩 패키지의 제조 방법 | |
JP2009206222A (ja) | 半導体発光装置 | |
JP4979661B2 (ja) | 半導体装置の製造方法 |