JP2001210934A - 実装基板、実装基板の製造方法および電子回路素子の実装方法 - Google Patents

実装基板、実装基板の製造方法および電子回路素子の実装方法

Info

Publication number
JP2001210934A
JP2001210934A JP2000020780A JP2000020780A JP2001210934A JP 2001210934 A JP2001210934 A JP 2001210934A JP 2000020780 A JP2000020780 A JP 2000020780A JP 2000020780 A JP2000020780 A JP 2000020780A JP 2001210934 A JP2001210934 A JP 2001210934A
Authority
JP
Japan
Prior art keywords
conductive path
conductive
insulating resin
foil
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000020780A
Other languages
English (en)
Other versions
JP3643743B2 (ja
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Shigeaki Mashita
茂明 真下
Katsumi Okawa
克実 大川
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000020780A priority Critical patent/JP3643743B2/ja
Priority to EP00308680A priority patent/EP1122988A3/en
Priority to KR10-2001-0002045A priority patent/KR100516867B1/ko
Priority to CNB011033207A priority patent/CN1245854C/zh
Publication of JP2001210934A publication Critical patent/JP2001210934A/ja
Application granted granted Critical
Publication of JP3643743B2 publication Critical patent/JP3643743B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Abstract

(57)【要約】 【課題】 基板に電子回路素子を実装する際、プリント
基板、セラミック基板、フレキシブルシート等が採用さ
れる。特に薄型の電子回路装置を実現するためには、薄
い樹脂で成るフレキシブルシートが採用される。しかし
これらの実装基板は、本来必要ではない支持基板が必要
であり余分な材料が必要となる。また支持基板の厚み
が、電子回路装置を大型化にする問題もあった。 【解決手段】 導電箔７０に分離溝７２を形成した後、
この導電箔７０を支持基板として絶縁性樹脂５０を被着
し、反転した後、今度は絶縁性樹脂５０を支持基板とし
て導電箔を研磨して導電路として分離している。従って
必要最小限の材料により構成され、また製造できる。ま
た絶縁性樹脂５０に導電路５１を埋め込み、導電路５１
の側面を湾曲にしたり、ひさしを設けることで、導電路
５１の抜けが防止された基板が実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、実装基板、実装基
板の製造方法および電子回路素子の実装方法に関し、特
に導電路が絶縁性樹脂に埋め込まれたほぼ平坦な表面を
有する実装基板、実装基板の製造方法および電子回路素
子の実装方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる電子回路
装置は、導電路が形成されたプリント基板、セラミック
基板の上に電子回路素子が実装されて構成され、例え
ば、プリント基板の製造から電子回路素子の実装まで
は、図１４の如き工程を経て形成されていた。
【０００３】まず図１４Ａの如く、導電路１０１の支持
部材となる支持基板１０２が用意される。この支持基板
１０２は、ガラス繊維にエポキシ樹脂が充填された樹脂
基板であり、厚みは、１ｍｍ程度である。
【０００４】続いて図１４Ｂの如く、接着性樹脂１０３
が被覆された銅箔１０４を前記支持基板１０２に圧着ま
たは熱圧着し、貼り合わせている。この銅箔１０４の厚
みは、一般には１８μｍ、３５μｍである。
【０００５】続いて、図１４Ｃの如く、前記銅箔１０４
をパターニングして、導電路１０１を形成することによ
り、１ｍｍと厚い支持基板１０２の上に、１８μｍ、ま
たは３５μｍの厚さを有する導電路１０１が貼り合わさ
れたプリント基板１０５が完成する。
【０００６】最後に、図１４Ｄに示す如く、電子回路素
子１０５が実装される。ここで１０５Ａは、通常のトラ
ンスファーモールドで封止されたパッケージで、半導体
チップの周囲を樹脂層で被覆し、この樹脂層の側部から
外部接続用のリード端子が導出されたものである。また
１０５Ｂは、ＢＧＡ、ＣＳＰ等のフェイスダウン型の半
導体装置で、チップ表面には外部接続用に半田ボールが
形成されているものである。更に１０５Ｃは、チップコ
ンデンサ、チップ抵抗等の受動素子である。
【０００７】以上の製造方法により、電子回路素子を導
電路で電気的に接続し所定の回路が実現された電子回路
装置が完成する。
【０００８】
【発明が解決しようとする課題】これら電子回路素子１
０５がプリント基板１０５上に実装されて構成される電
子回路装置は、携帯電話等の小型、軽量の電子機器に実
装されるため、軽薄短小が望まれて来ている。
【０００９】しかしプリント基板、金属基板またはセラ
ミック基板等から成る支持基板１０２は、その厚みが１
ｍｍと厚く、これを薄くすることは、限界に来ていた。
しかも、電子回路素子が基板上に実装されて構成される
電子回路装置は、支持基板の厚みがあるために、全体と
して厚くなり、サイズが大きくなったり、その重量を低
減できず、電子機器全体の大きさを小さくできない問題
があった。
【００１０】また電子回路素子を回路として組む場合、
必要最小限の構成要素は電子回路素子１０５と導電路１
０１等の接続手段であり、支持基板１０２は不要であ
る。しかし図１４の様の如き製法では、銅箔１０４を加
工するためにこの支持基板１０２が必要であり、省略す
ることは不可能であった。これは、セラミック基板、フ
レキシブルシートの上に導電路を形成する場合でも同じ
事が言える。
【００１１】また支持基板１０２に導電路が単に被着さ
れる構造であるため、導電路が剥がれたり、反ったりす
る問題があった。特に接着面積が非常に少ないパッド
は、この剥がれが顕著であり、また細く長い配線は、配
線の反り、剥がれが顕著であった。
【００１２】更には、図１４Ｄの如く、電子回路素子１
０５の電極が、前記導電路上に精度良く載置されず、導
電路からずれて載置される場合があった。この場合、導
電路１０１の厚みが１８μｍ、３５μｍと厚いため、実
装された電子回路素子１０５を水平にずらすことができ
ない問題があった。例えば図１４Ｄの電子回路素子１０
５Ａを参照すれば、水平にずらすとリードが導電路１０
１の側壁に当接し、ずらしずらい問題があった。この場
合、作業者が電子回路素子１０５Ａをピックアップし、
再配置しなければならなかった。
【００１３】
【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、第１に、絶縁性樹脂に埋め込まれた導電
路を有し、前記絶縁性樹脂表面と前記導電路表面を実質
的に一致させたことで解決するものである。
【００１４】導電路と絶縁性樹脂で同一面を形成するた
め、実装された電子回路素子は、導電路の側面に当たる
ことなくずらすことができる。特に位置ずれして実装さ
れた電子回路素子を水平方向にずらして配置し直すこと
ができる。また電子回路素子の実装後、ロウ材が溶けて
いれば、ずれて実装された電子回路素子は、溶けたロウ
材の表面張力により、導電路上部に自ら戻ろうとし、電
子回路素子自身による再配置が成される。
【００１５】第２に、絶縁性樹脂に埋め込まれた導電路
を有し、前記絶縁性樹脂表面と前記導電路表面を実質的
に一致させ、前記導電路の側面を湾曲させることで解決
するものである。
【００１６】特に、導電路の側面が湾曲しているため
に、アンカー効果が発生し、導電路の抜けが抑止でき
る。特に細く長い配線は、前記湾曲構造により反り、剥
離が防止できる。
【００１７】第３に、絶縁性樹脂に埋め込まれた導電路
を有し、前記絶縁性樹脂表面と前記導電路表面を実質的
に一致させ、前記導電路裏面は、前記導電路を構成する
第１の材料と異なる第２の材料が形成されていることで
解決するものである。
【００１８】一般に、絶縁性樹脂と第１の材料の熱膨張
係数の差により、実装基板自身が反ったり、また導電路
が湾曲したり剥がれたりする。また第１の材料の熱伝導
率が絶縁性樹脂の熱伝導率よりも優れているため、第１
の材料の方が先に温度上昇して膨張する。そのため、第
１の材料よりも熱膨張係数の小さい第２の材料を被覆す
ることにより、導電路の反り、剥がれ、実装基板の反り
を防止することができる。特に第１の材料としてＣｕを
採用した場合、第２の材料としてはＡｇまたはＮｉ等が
良い。
【００１９】第４に、絶縁性樹脂に埋め込まれた導電路
を有し、前記絶縁性樹脂表面と前記導電路表面を実質的
に一致させ、前記導電路裏面は、前記導電路を構成する
第１の材料と異なる第２の材料で形成され、前記第２の
材料によりひさしを形成することで解決するものであ
る。
【００２０】導電路の表面に第２の材料から成る被膜を
形成することにより、導電路に固定されたひさしが形成
できる。よって第２の解決手段と同様にアンカー効果を
発生させることができ、導電路の反り、抜けを防止する
ことができる。
【００２１】第５に、前記第１の材料は、Ｃｕを主材料
として構成され、前記第２の材料は、ＮｉまたはＡｇを
主材料として構成されることで解決するものである。Ｃ
ｕとＮｉは塩化第二鉄または塩化第二銅等のエッチャン
トでエッチングでき、またＮｉはＣｕよりもエッチング
レートが小さいため、Ｎｉによるひさしが形成できる。
またＡｇとＣｕは、選択的にエッチングが可能であるた
め、ひさしが形成できる。
【００２２】第６に、前記絶縁性樹脂は、単一の樹脂か
ら成ることで解決するものである。
【００２３】図１２の如き従来構造において、導電路１
０１の剥離を防止するには、導電路をカバーする別の樹
脂が必要となる。しかしここでは、導電路が絶縁性樹脂
に埋め込まれたり、導電路の側面にアンカー効果を持た
せたりするため、単一の絶縁性樹脂と導電路で構成でき
る。
【００２４】第７に、前記導電路表面は、前記絶縁性樹
脂表面よりも低く形成されることで解決するものであ
る。
【００２５】下方に位置する様に導電路を形成すると、
導電路の周囲には絶縁性樹脂の凹み部が形成される。よ
ってリードが前記導電路上に配置されれば、絶縁性樹脂
からなる凹み部の側壁がストッパーとなって、電子回路
素子のずれを防止できる。また導電路からずれてリード
が配置されても、リードは絶縁性樹脂上に位置するの
で、水平にずらすことも可能となる。
【００２６】第８に、前記導電路を、電極、ボンディン
グパッド、ダイパッド領域、または配線として用いられ
ることで解決するものである。
【００２７】第９に、導電箔を用意し、少なくとも導電
路と成る領域を除いた前記導電箔を、前記導電箔の厚み
よりも薄く除去して分離溝を形成し、前記導電箔表面お
よび前記分離溝に絶縁性樹脂を付着し、前記導電箔の裏
面を化学的または物理的に除くことにより、前記分離溝
によって分離された導電路を形成することで解決するも
のである。
【００２８】本方法に依れば、構成材料は、導電箔と絶
縁性樹脂の必要最小限で製造でき、しかも導電路の材料
となる導電箔を支持基板として絶縁性樹脂が被着でき、
また導電箔を導電路として分離するときは、絶縁性樹脂
を支持基板にして分離加工できる。従って、従来例で説
明した如く、本来回路を構成する上で必要としないプリ
ント基板が要らなくなり、コスト的にも安価にできる。
またプリント基板が不要であり、しかも導電路が絶縁性
樹脂に埋め込まれているため、絶縁性樹脂と導電箔の厚
みの調整により、非常に薄い基板が形成できるメリット
もある。
【００２９】また導電箔の厚みよりも薄く取り除く工程
（例えばハーフエッチング）は、導電路を個々に分離せ
ずに取り扱えるため、後の絶縁性樹脂の被覆工程の作業
性が向上する。
【００３０】第１０に、前記導電箔の裏面を研削、研磨
またはエッチングし、前記絶縁性樹脂の表面と前記導電
路の表面を実質的に一致させることで解決するものであ
る。
【００３１】絶縁性樹脂が露出するまで、導電箔の裏面
を削ったり、エッチングしたりすることによって、導電
路の表面と絶縁性樹脂の表面を一致させることができる
ため、その後の電子回路素子の実装、再配置が容易とな
る。
【００３２】第１１に、前記導電箔は、導電性の第１の
材料の上に導電性の第２の材料が形成され、前記分離溝
が形成された際に、前記第２の材料でひさしが形成され
ることで解決するものである。
【００３３】導電路として分離されるとき、図３の様に
導電路の裏面にひさしが形成されるため、ひさしによる
アンカー効果を発生させることができる。
【００３４】第１２に、前記第１の材料を、Ｃｕを主材
料として構成し、前記第２の材料を、Ｎｉを主材料とし
て構成することで解決するものである。塩化第二鉄、塩
化第二銅のエッチャントで導電路を形成すると、Ｎｉの
エッチングレートが小さいため、Ｎｉのひさしが形成で
きる。
【００３５】第１３に、導電箔を用意し、導電路と成る
領域に耐食性の導電被膜を形成し、前記導電被膜をマス
クとして、前記導電箔の厚みよりも薄く除去して分離溝
を形成し、前記導電箔表面および前記分離溝に絶縁性樹
脂を付着し、前記導電箔の裏面を化学的または物理的に
除くことにより、前記分離溝によって分離された導電路
を形成することで解決するものである。
【００３６】第１４に、前記耐食性の導電被膜として、
Ａｇ、Ａｕ、ＰｔまたはＰｄのいずれか一つが用いられ
ることで解決するものである。
【００３７】例えばエッチング液に対して耐食性のある
Ａｇを導電路と成る部分に被着すれば、このＡｇの被膜
がエッチング保護膜となり、レズストを採用することな
く分離溝を形成できる。これは、他の導電被膜でも同様
である。しかもこれら耐食性の導電被膜は、ダイパッ
ド、ボンディングパッドとしてそのまま活用できる。
【００３８】例えばＡｇは、Ａｕと接着するし、ロウ材
も被着できる。またチップ裏面にＡｕが被覆されていれ
ば、そのままＡｇ被膜と熱圧着できる。またＡｕもロウ
材と接着するし、Ａｕ細線とも接着できる。従ってこれ
らの被膜をそのままダイパッド、ボンディングパッドと
して活用できる。
【００３９】第１５に、前記絶縁性樹脂を、単一の樹脂
から成すことで解決するものである。
【００４０】第１６に、前記導電路表面を、前記絶縁性
樹脂表面よりも低くなるように形成することで解決する
ものである。
【００４１】第１７に、絶縁性樹脂に埋め込まれた導電
路を有し、前記絶縁性樹脂表面と前記導電路表面を実質
的に一致させた実装基板を用意し、前記導電路に電子回
路素子を実装し、前記電子回路素子の位置をずらして再
配置することで解決するものである。
【００４２】導電路の表面と絶縁性樹脂の表面が実質的
に一致しているため、電子回路素子が誤配置されても、
簡単にずらすことができる。
【００４３】第１８に、絶縁性樹脂に埋め込まれた導電
路を有し、前記絶縁性樹脂表面と前記導電路表面を実質
的に一致させた実装基板を用意し、前記導電路と電子回
路素子をロウ材を介して実装し、溶融されたロウ材の表
面張力により前記電子回路素子の位置をずらして再配置
することで解決するものである。
【００４４】電子回路素子の位置がずれて配置されて
も、ロウ材が溶けている限り、導電路上に自然に再配置
されるため、実装装置や作業者による再配置を減少させ
ることができる。
【００４５】
【発明の実施の形態】実装基板を説明する第１の実施の
形態 まず本発明の実装基板について図１を参照しながらその
構造について説明する。図面には波線が設けられ、左側
と右側に分けられ、それぞれ異なる構造の実施の形態が
示されている。
【００４６】図１左側には、絶縁性樹脂５０に埋め込ま
れた導電路５１を有し、前記絶縁性樹脂５０の表面と導
電路５１の表面を一致させた実装基板５２が示されてい
る。
【００４７】本構造は、複数の導電路５１とこの導電路
５１を埋め込む絶縁性樹脂の２つの材料で構成され、導
電路５１間には、この絶縁性樹脂５０でなる離間部７２
Ａが設けられる。そしてこの離間部７２Ａの表面と導電
路５１の表面は、実質一致している構造となっている。
【００４８】絶縁性樹脂としては、エポキシ樹脂、ポリ
イミド樹脂等の熱硬化性樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また導電
路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主
材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る
導電箔等をもちいることができる。
【００４９】本構造の特徴は、絶縁性樹脂５０の表面と
導電路５１の表面が実質一致している点であり、段差が
設けられないので、実装された電子回路素子５３をその
まま水平に移動できる特徴を有する。この特徴は、図５
に於いて後述する。 実装基板を説明する第２の実施の形態 次に図１の右側に示された実装基板５２を説明する。
【００５０】この実装基板５２は、絶縁性樹脂５０に埋
め込まれた導電路５１を有し、前記絶縁性樹脂５０の表
面と導電路５１の表面が一致している。また、この実装
基板５２は、前記導電路５１の裏面には、導電路５１を
構成する第１の材料と異なる第２の材料が構成されてい
る。
【００５１】また本構造は、図１の左側の構造と実質同
一であるが、導電路５１の裏面に第２の材料がが形成さ
れている。よって図１右側で説明した特徴の他に、以下
の２つの特徴を有する。
【００５２】第１の特徴は、導電路や実装基板の反りを
防止するするために第２の材料を設ける点である。
【００５３】一般に、絶縁性樹脂と第１の材料の熱膨張
係数の差により、実装基板自身が反ったり、また導電路
が湾曲したり剥がれたりする。また第１の材料の熱伝導
率が絶縁性樹脂の熱伝導率よりも優れているため、第１
の材料の方が先に温度上昇して膨張する。そのため、第
１の材料よりも熱膨張係数の小さい第２の材料を被覆す
ることにより、導電路の反り、剥がれ、実装基板の反り
を防止することができる。特に第１の材料としてＣｕを
採用した場合、第２の材料としてはＡｇまたはＮｉ等が
良い。
【００５４】第２の特徴は、第２の材料によりアンカー
効果を持たせている点である。第２の材料によりひさし
７１が形成され、しかも導電路５１と被着したひさし７
１が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１の抜けを防止できる構造とな
る。 実装基板を説明する第３の実施の形態 続いて図６の左側に示された実装基板６０について説明
する。この実装基板６０は、絶縁性樹脂５０に埋め込ま
れた導電路５１を有し、前記絶縁性樹脂５０の表面と導
電路５１の表面が一致している。また、実装基板６０に
埋め込まれた導電路５１の側面は、湾曲に成っている。
【００５５】湾曲構造以外は図１の左側に示す実装基板
５２と実質同一であるため、この湾曲構造についてのみ
説明する。
【００５６】この湾曲構造は、後の製造方法の説明でで
明らかとなるが非異方性のエッチングにより形成され
る。特に、導電路５１の側面に於いて、所定の位置より
も上方および／または下方の側面が外に突出している構
造と成っているため、この湾曲構造によりアンカー効果
を発生し、導電路５１の抜けを防止できる特徴を有して
いる。 実装基板を説明する第４の実施の形態 続いて図６の右側に示された実装基板６０について説明
する。この実装基板６０は、導電路裏面のひさし７１が
図６左側と異なるだけで、他は実質同一である。
【００５７】今までの説明から明らかなように、アンカ
ー効果を発生させるためには、主に２種類の構造があ
り、一つ目の構造はひさし７１であり、二つ目の構造
は、導電路５１の側面の湾曲構造である。本実装基板６
０では、この２つの構造を採用することにより、導電路
５１の抜けを更に防止しているものである。また７０μ
ｍのＣｕ箔に１μｍから７μｍのＮｉを被着し、塩化第
二鉄または塩化第二銅でウェットエッチングしていく
と、ひさし７１の長さは、約５〜１５μｍに生成され
る。 実装基板を説明する第５の実施の形態 続いて図９の左側に示す実装基板６１について説明す
る。
【００５８】この実装基板６１は、絶縁性樹脂５０に埋
め込まれた導電路５１を有し、前記絶縁性樹脂５０の表
面よりも導電路５１の表面が低くなるように形成されて
いる。尚、この導電路５１の表面が低く形成されている
点を除いては、図１の左側と実質同一である。
【００５９】この実装基板６１の特徴は、この導電路５
１の表面が低く形成される点にある。この低く形成され
た導電路５１に電子回路素子のリード端子が適切に配置
されたら、リード端子５５の接続部は、凹み部６３が形
成されているので、凹み部６３の側壁に当接してずれな
い特徴を有する。尚、詳細は図１０Ｂで説明する。 実装基板を説明する第６の実施の形態 続いて図９の右側に示す実装基板６１について説明す
る。
【００６０】この実装基板６１は、絶縁性樹脂５０に埋
め込まれた導電路５１を有し、前記絶縁性樹脂５０の表
面よりも導電路５１の表面が低くなるように形成され、
しかも導電路５１の裏面に、第１の材料と異なる第２の
材料が形成され、ひさし７１が形成されている。尚、ひ
さし７１が形成されている点を除いては、図９の左側と
実質同一である。
【００６１】この実装基板６１の特徴は、この導電路５
１の表面が低く形成される事により、一度導電路５１に
適切に電子回路素子が配置されたら、この電子回路素子
のリード端子は、凹み部６３の側壁に当接してずれない
特徴を有する。更にはひさしのアンカー効果により導電
路５１が抜けない特徴を有するものである。 実装基板を説明する第７の実施の形態 続いて図１１の左側に示す実装基板６２について説明す
る。この実装基板６２は、絶縁性樹脂５０に埋め込まれ
た導電路５１を有し、前記絶縁性樹脂５０の表面よりも
導電路５１の表面が低くなるように形成され、且つ導電
路５１の側面が湾曲に構成されているものである。尚、
この導電路５１の表面が低く形成されている点を除いて
は、図６の左側と実質同一である。
【００６２】この実装基板６２の特徴は、この導電路５
１の表面が低く形成される事により、一度導電路５１に
適切に電子回路素子が配置されたら、この電子回路素子
のリード端子５５は、凹み部６３の側壁に当接してずれ
ない特徴を有し、更には湾曲構造により導電路５１が抜
けない特徴を有するものでる。 実装基板を説明する第８の実施の形態 続いて図１１の右側に示す実装基板６２について説明す
る。この実装基板６２は、絶縁性樹脂５０に埋め込まれ
た導電路５１を有し、前記絶縁性樹脂５０の表面よりも
導電路５１の表面が低くなるように形成され、且つ導電
路５１の側面が湾曲に成ると同時にひさし７１も形成さ
れているものである。尚、このひさしが形成されている
点を除いては、図１１の左側と実質同一であり、導電路
５１が絶縁性樹脂５０よりも低く形成されている点以外
は、図６の右側と実質同一である。
【００６３】この実装基板６２の特徴は、この導電路５
１の表面が低く形成される事により、一度導電路５１に
適切に電子回路素子が配置されたら、この電子回路素子
のリード端子５５は、凹み部６３の側壁に当接してずれ
ない特徴を有し、同時に湾曲構造とひさし構造により導
電路５１が抜けない特徴を有するものでる。続いて、図
４を参照して導電路として何が形成されるか述べる。こ
の導電路５１は、様々なパターンに形成できることか
ら、各種の電極、ダイパッド、ボンディングパッドまた
は配線として採用できる。特にこの導電路を配線に応用
することは非常に意義がある。つまりハイブリッド基
板、プリント基板の配線パターンを考えると、配線は細
く、基板の一端から他端まで延在するような長いものが
ある。この細く長い配線は、熱が加わることで簡単に反
り、熱サイクルが加わると剥がれてしまう問題がある。
またボンディングパッド等のサイズの小さい導電路は、
接着面積が少ないために剥がれやすい。しかし本発明で
は、導電路５１が絶縁性樹脂５０に埋め込まれ、側面が
湾曲構造で、および／またはひさしが形成されること
で、アンカー効果を発生するため、これらの問題が一度
に解決される特徴を有する。これは今まで述べた全ての
実装基板に言えることである。 実装基板の製造方法を説明する第１の実施の形態 次に図２の左側、図３の左側、図１の左側を使って実装
基板５２の製造方法について説明する。
【００６４】まず図２の如く、シート状の導電箔７０を
用意する。この導電箔７０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
【００６５】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔７０の厚みよりも浅い分離溝７２Ｂが形
成できればよい。
【００６６】尚、シート状の導電箔７０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。続
いて、少なくとも導電路５１となる領域を除いた導電箔
７０を、導電箔７０の厚みよりも薄く除去する工程があ
る。そしてこの除去工程により形成された分離溝７２Ｂ
および導電箔７０に絶縁性樹脂５０を被覆する工程があ
る。
【００６７】例えば、Ｃｕ箔７０の上に、ホトレジスト
を形成し、導電路５１となる領域を除いた導電箔７０が
露出するようにホトレジストをパターニングし、前記ホ
トレジストを介してエッチングすればよい。
【００６８】エッチングにより形成された分離溝７２の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００６９】またここの分離溝７２の側壁は、模式的に
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。また、プレスにより銅箔をへこましてもよい。ウ
ェットエッチングの場合、エッチャントは、塩化第二鉄
または塩化第二銅が主に採用され、前記導電箔は、この
エッチャントの中にディッピングされるか、このエッチ
ャントでシャワーリングされる。ここでウェットエッチ
ングは、一般に非異方性にエッチングされるため、側面
は湾曲構造になる。詳細は、図６〜図８の製造方法で説
明する。
【００７０】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００７１】またレーザでは、直接レーザ光を当てて分
離溝を形成でき、エッチング用のマスクが不要となる。
【００７２】またダイシングでは、曲折した複雑なパタ
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
【００７３】尚、図２の左側に於いて、エッチング液に
対して耐食性のある導電被膜を導電路と成る部分に選択
的に被着すれば、この導電被膜がエッチング保護膜とな
り、レジストを採用することなく分離溝をエッチングで
きる。この導電被膜として考えられる材料は、Ａｇ、Ａ
ｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導
電被膜は、ダイパッド、ボンディングパッドとしてその
まま活用できる特徴を有する。
【００７４】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜にチップを熱圧着でき、ま
た半田等のロウ材を介してチップを固着できる。またＡ
ｇの導電被膜にはＡｕ細線が接着できるため、ワイヤー
ボンディングも可能となる。従ってこれらの導電被膜を
そのままダイパッド、ボンディングパッドとして活用で
きるメリットを有する。
【００７５】一方、前記導電箔７０および分離溝７２Ｂ
に絶縁性樹脂５０を付着する工程は、トランスファーモ
ールド、インジェクションモールド、またはディッピン
グにより実現できる。樹脂材料としては、エポキシ樹
脂、ポリイミド樹脂等の熱硬化性樹脂がトランスファー
モールドで実現でき、ポリフェニレンサルファイド等の
熱可塑性樹脂はインジェクションモールドで実現でき
る。
【００７６】本実施の形態では、導電箔７０表面に被覆
された絶縁性樹脂の厚さは、約１００μｍ程度である。
この厚みは、強度を考慮して厚くすることも、薄くする
ことも可能である。
【００７７】本工程の特徴は、絶縁性樹脂５０を被覆す
る際、導電路５１となる導電箔７０が支持基板となるこ
とである。従来では、図１４Ｃの様に、本来必要としな
い支持基板１０２を採用して導電路１０１を形成してい
るが、本発明では、支持基板となる導電箔７０は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
【００７８】また分離溝７２Ｂは、導電箔の厚みよりも
浅く形成されているため、導電箔７０が導電路５１とし
て個々に分離されていない。従ってシート状の導電箔７
０として一体で取り扱え、絶縁性樹脂をモールドする
際、金型への搬送、実装の作業が非常に楽になる特徴を
有する。（以上図３の左側参照） 続いて図１の如く、導電箔７０の裏面を化学的および／
または物理的に除き、導電路５１として分離する工程が
ある。図３では、導電箔７０が下方に位置しているが、
図１では、導電箔７０を上から除くため反転されてい
る。ここで前記除く工程は、研磨、研削、エッチング、
レーザの金属蒸発等により施される。
【００７９】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。その結果、約４０μｍの厚さの導電路５１となって
分離される。また絶縁性樹脂５０が露出する手前まで、
導電箔７０を全面ウェトエッチングし、その後、研磨ま
たは研削装置により全面を削り、絶縁性樹脂５０を露出
させても良い。
【００８０】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。この状態を示したものが、
図４である。図４Ａは、トランジスタの実装基板として
応用されたものであり、図４Ｂは、電子回路素子が複数
個構成され、配線Ｈが設けられることにより回路を構成
する実装基板として応用されたものである。どちらも大
板で用意され、マトリックス状に形成され、電子回路素
子の実装前または実装後に点線の所で分割される。しか
し大板のままで１つの回路を作り、そのまま使用しても
良い。
【００８１】また絶縁性樹脂５０に導電路５１が埋め込
まれ、絶縁性樹脂５０の表面と導電路５１の表面が一致
する平坦な実装基板が実現できる。
【００８２】本工程の特徴は、絶縁性樹脂５０を支持基
板として活用し導電路５１の分離ができることにある。
絶縁性樹脂５０は、導電路５１を埋め込む材料として必
要な材料であり、図１２Ｃの従来の製造方法のように、
不要な支持基板１０２を必要としない。従って、最小限
の材料で製造でき、コストの低減が実現できる特徴を有
する。
【００８３】尚、導電路５１裏面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装基板５２としての厚さは、厚くも薄くもできる
特徴を有する。ここでは、１４０μｍ厚の絶縁性樹脂５
０に４０μｍの導電路５１が埋め込まれた実装基板にな
る。（以上図１を参照） 実装基板の製造方法を説明する第２の実施の形態 次に図２の右側、図３の右側、図１の右側を使ってひさ
し７１を有する実装基板５２の製造方法について説明す
る。尚、第２の材料５８が被着される以外は、図２の左
側、図３の左側、図１の左側と実質同一であるため、詳
細な説明は省略する。
【００８４】まず図２の右側の如く、第１の材料から成
る導電箔７０の上にエッチングレートの小さい第２の材
料５８が被覆された導電箔７０を用意する。
【００８５】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチ
ングでき、エッチングレートの差によりＮｉがひさし７
１と成って形成されるため好適である。太い実線がＮｉ
５８であり、その膜厚は１〜１０μｍ程度が好ましい。
またＮｉの膜厚が厚い程、ひさし７１が形成されやす
い。
【００８６】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る被膜をエッチングすればひさしが形成で
きるからである。第２の材料としては、Ａｌ、Ａｇ、Ａ
ｕ等が考えられる。
【００８７】続いて、少なくとも導電路５１となる領域
を除いた導電箔７０を、導電箔７０の厚みよりも薄く取
り除く工程がある。そしてこの取り除き工程により形成
された分離溝７２Ｂおよび導電箔７０に絶縁性樹脂５０
を被覆する工程がある。
【００８８】Ｎｉ５８の上に、ホトレジストを形成し、
導電路５１となる領域を除いたＮｉ５８が露出するよう
にホトレジストをパターニングし、前記ホトレジストを
介してエッチングすればよい。
【００８９】前述したように塩化第二鉄、塩化第二銅の
エッチャントを採用しエッチングすると、Ｎｉのエッチ
ングレートがＣｕのエッチングレートよりも小さいた
め、エッチングが進むにつれてひさし７１がでてくる。
【００９０】尚、前記導電箔７０および分離溝７２Ｂに
絶縁性樹脂５０を被覆する工程、導電箔７０の裏面を化
学的および／または物理的に除き、導電路５１として分
離する工程（図１）は、前製造方法と同一であるためそ
の説明は省略する。 実装基板の製造方法を説明する第３の実施の形態 続いて、導電路の側面が湾曲している実装基板６０の製
造方法を図７の左側、図８の左側、図６の左側を参照し
ながら説明する。
【００９１】まず図７の左側の如く、シート状の導電箔
７０を用意する。ここでは、非異方性的にエッチング
し、側面を湾曲構造にするため、７０μｍ（２オンス）
の銅箔を採用した。余り薄いと、エッチングスピードが
速いために、分離溝７２Ｂが裏面まで貫通してしまう点
が考慮されている。
【００９２】続いて、少なくとも導電路５１となる領域
を除いた導電箔７０を、導電箔７０の厚みよりも薄く取
り除く工程がある。この取り除き工程により、分離溝７
２Ｂが形成され、その後、導電箔７０および前記分離溝
７２に絶縁性樹脂５０を被覆する工程がある。
【００９３】例えば、図８Ａの左側に於いてＣｕ箔７０
の上に、ホトレジストを形成し、導電路５１となる領域
を除いた導電箔７０が露出するようにホトレジストをパ
ターニングし、前記ホトレジストを介してエッチングす
る。
【００９４】本製造方法ではウェットエッチングまたは
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。尚、エッチングにより形成された分離溝７２の深さ
は、約５０μｍである。
【００９５】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
【００９６】特に図８Ｂの如く、エッチングマスクとな
るホトレジストＰＲの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝７２Ｂの側面のある位置から上方
に向かうにつれて、その位置に対応する開口部の開口径
が小さくなれば、逆テーパー構造となり、アンカー構造
を有する構造となる。またシャワーリングを採用するこ
とで、深さ方向に向かいエッチングが進み、横方向のエ
ッチングは抑制されるため、このアンカー構造が顕著に
現れる。
【００９７】また、図７の左側において、導電路に対応
する部分をＡｇ、Ａｕ、Ｐｄ、Ｐｔ等の金属を部分メッ
キし、この金属をマスクにしてウェットエッチングして
も、前述した原理により同様なアンカー構造を形成でき
る。
【００９８】一方、前記導電箔７０および分離溝７２Ｂ
に絶縁性樹脂５０を被覆する工程は、トランスファーモ
ールド、インジェクションモールド、またはディッピン
グにより実現できる。樹脂材料としては、エポキシ樹
脂、ポリイミド樹脂等の熱硬化性樹脂がトランスファー
モールドで実現でき、ポリフェニレンサルファイド等の
熱可塑性樹脂はインジェクションモールドで実現でき、
導電箔７０からの被覆厚さは、１００μｍ程度である。
この厚みは、強度が考慮されて厚くすることも薄くする
ことも可能である。
【００９９】本工程の特徴は、絶縁性樹脂５０を被覆す
る際、導電路５１となる導電箔７０が支持基板となるこ
とである。従来では、図１４Ｃの様に、本来必要としな
い支持基板１０２を採用して形成しているが、本発明で
は、導電箔７０は、電極材料として必要なものであるた
め、従来の製造方法よりも材料の無駄が極力省けるメリ
ットを有する。また分離溝は、導電箔の厚みよりも浅く
形成されているため、導電路として個々に分離されてい
ない。従ってシート状の導電箔７０として取り扱え、金
型への搬送、実装がし易い特徴を有する。（以上図８Ａ
左側参照）続いて図６の左側の如く、導電箔７０の裏面
を化学的および／または物理的に除き、導電路５１とし
て分離する工程がある。図８Ａでは、導電箔７０が下方
に位置しているが、図６では、導電箔７０を上から除く
ため反転されている。ここで前記除く工程は、研磨、研
削、エッチング、レーザの金属蒸発等により施される。
【０１００】ここでは研磨装置または研削装置により全
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。その結果、約４０μｍの厚さで導電路５１が簡単に
分離される。
【０１０１】また絶縁性樹脂５０が露出する手前まで、
導電箔７０を全面エッチングし、その後、研磨または研
削装置により全面を削り、絶縁性樹脂５０を露出させて
も良い。また導電箔が導電路として分離されるまで、裏
面からエッチングしても良い。
【０１０２】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。しかも絶縁性樹脂５０に導
電路５１が埋め込まれ、絶縁性樹脂５０の表面と導電路
５１の表面が一致する平坦な基板が実現できる。
【０１０３】本工程の特徴は、絶縁性樹脂５０を支持基
板として導電路５１の分離作業ができることにある。絶
縁性樹脂５０は、導電路５１を埋め込む材料として必要
な材料であり、図１４Ｃの従来構造のように、不要な支
持基板１０２を必要としない。従って、最小限の材料で
製造でき、コストの低減が実現できる特徴を有する。
【０１０４】また導電路５１の側面が湾曲構造となり、
導電路５１が絶縁性樹脂５０から抜けない構造となる。
ここでも、１４０μｍ厚の絶縁性樹脂５０に４０μｍの
導電路５１が埋め込まれたことになる。（以上図６を参
照） 実装基板の製造方法を説明する第４の実施の形態 続いて、導電路の側面が湾曲し、ひさしが設けられた実
装基板６０の製造方法を図７の右側、図８の右側、図６
の右側を参照しながら説明する。尚、ひさし７１が形成
される以外は、前製造方法と同じであるため、説明は簡
略する。
【０１０５】まず図７の左側の如く、第２の材料５８が
被着されたシート状の導電箔７０を用意する。
【０１０６】続いて、少なくとも導電路５１となる領域
を除いた導電箔７０を、導電箔７０の厚みよりも薄く取
り除く工程がある。この取り除き工程により、分離溝７
２Ｂが形成され、その後、導電箔７０および前記分離溝
７２に絶縁性樹脂５０を被覆する工程がある。
【０１０７】例えば、図８Ａの左側に於いてＮｉ５８の
上に、ホトレジストを形成し、導電路５１となる領域を
除いたＮｉ５８が露出するようにホトレジストをパター
ニングし、前記ホトレジストを介してエッチングする。
その結果、Ｎｉのひさしが形成される。
【０１０８】続いて、前記導電箔７０および分離溝７２
Ｂに絶縁性樹脂５０を被覆する。（以上図８Ａ左側参
照） 続いて図６の右側の如く、導電箔７０の裏面を化学的お
よび／または物理的に除き、導電路５１として分離す
る。
【０１０９】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。しかも絶縁性樹脂５０に導
電路５１が埋め込まれ、絶縁性樹脂５０の表面と導電路
５１の表面が一致する平坦な基板が実現できる。また導
電路５１の側面が湾曲構造で且つひさし７１が形成され
るため、導電路５１が絶縁性樹脂５０から抜けない構造
となる。（以上図６を参照） 実装基板の製造方法を説明する第５の実施の形態 続いて、図２の左側、図３の左側、図１の左側および図
９の左側を参照して、導電路５１が低く設けられた実装
基板６１の製造方法を説明する。尚、図２の左側、図３
の左側、図１の左側までは、同一の製造方法により形成
されるため、その説明は省略する。
【０１１０】図１の工程で導電路５１の表面と絶縁性樹
脂５０の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路５１を更にエッチ
ングすれば、図９の左側の如く、導電路５１の表面が絶
縁性樹脂５０の表面よりも下方に位置される。
【０１１１】また図３の左側に於いて、全面エッチング
をして行けば、自然と導電路５１が分離され、更に続け
ることで導電路５１の表面は絶縁性樹脂の表面よりも低
く形成される。
【０１１２】この導電路５１を低く形成する工程によ
り、凹み部６３が設けられるため、リード端子５５のず
れを防止することができる。 実装基板の製造方法を説明する第６の実施の形態 続いて、図２の右側、図３の右側、図１の右側および図
９の右側を参照してひさしを有する実装基板６１の製造
方法を説明する。尚、図２の右側、図３の右側、図１の
右側までは、同一の製造方法により形成されるため、そ
の説明は省略する。
【０１１３】図１の工程で導電路５１の表面と絶縁性樹
脂５０の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路５１を更にエッチ
ングすれば、図９の右側の如く、導電路５１の表面が絶
縁性樹脂５０の表面よりも下方に位置される。
【０１１４】また図３の右側に於いて、全面エッチング
をして行けば、自然と導電路５１が分離され、更に続け
ることで導電路５１の表面は絶縁性樹脂の表面よりも低
く形成される。 実装基板の製造方法を説明する第７の実施の形態 続いて、図７の左側、図８Ａの左側、図６の左側および
図１１の左側を参照して実装基板６２の製造方法を説明
する。尚、図７の左側、図８Ａの左側、図６の左側まで
は、同一の製造方法により形成されるため、その説明は
省略する。
【０１１５】図６の工程で導電路５１の表面と絶縁性樹
脂５０の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路５１を更にエッチ
ングすれば、図１１の左側の如く、導電路５１の表面が
絶縁性樹脂５０の表面によりも下方に位置される。
【０１１６】また図８の左側に於いて、全面エッチング
をして行けば、自然と導電路５１が分離され、更に続け
ることで導電路５１の表面は絶縁性樹脂の表面よりも低
く形成される。 実装基板の製造方法を説明する第８の実施の形態 続いて、図７の右側、図８Ａの右側、図６の右側および
図１１の右側を参照して実装基板６２の製造方法を説明
する。尚、図７の右側、図８Ａの右側、図６の右側まで
は、同一の製造方法により形成されるため、その説明は
省略する。
【０１１７】図６の工程で導電路５１の表面と絶縁性樹
脂５０の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路５１を更にエッチ
ングすれば、図１１の右側の如く、導電路５１の表面が
絶縁性樹脂５０の表面によりも下方に位置される。
【０１１８】また図８の右側に於いて、全面エッチング
をして行けば、自然と導電路５１が分離され、更に続け
ることで導電路５１の表面は絶縁性樹脂の表面よりも低
く形成される。 実装基板を説明する第９の実施の形態 続いて、図１２に示す実装基板８０について、図２、図
３および図１２を参照して説明する。また図２および図
３は、同一であるためその説明は省略する。図３に於い
て、導電路５１に対応する部分が被覆されたエッチング
マスクを形成し、そのまま導電箔７０が導電路５１とし
て分離されるまでエッチングすると、図１２の実装基板
８０が形成できる。この構造は、導電路５１の表面が絶
縁性樹脂５０の表面よりも突出して形成されるが、一部
が絶縁性樹脂５０に埋め込まれているため、導電路５１
の抜けを防止できる。 実装基板を説明する第１０の実施の形態 更に、図１３に示す実装基板８１について図７、図８、
図１３を参照して説明する。図８に於いて、導電路５１
に対応する部分が被覆されたエッチングマスクを形成
し、そのまま導電箔７０が導電路５１として分離される
までエッチングすると、図１３の実装基板８１が形成で
きる。この構造は、導電路５１の表面が絶縁性樹脂５０
の表面よりも突出して形成されるが、一部が絶縁性樹脂
５０に埋め込まれているため、導電路５１の抜けを防止
できる。 実装方法を説明する第１の実施の形態 続いて、図５を使って、電子回路素子の実装方法につい
て説明する。図５Ｂは、パッケージ型の電子回路素子５
６が実装されものである。
【０１１９】仮に導電路５１からずれてリードが取り付
けられると、従来の方法では段差が邪魔をしてずらすこ
とができないが、本発明では、絶縁性樹脂５０の表面と
導電路５１の表面が一致しているため、簡単にずらすこ
とができる。
【０１２０】また半田ペーストを塗布し、電子回路素子
５６を仮固定した時、電子回路素子がずれて配置される
場合がある。しかし導電路の表面と絶縁性樹脂の表面
は、一致しているため、簡単に電子回路素子を水平方向
にずらすだけで、適切な位置に再配置することができ
る。これは実装機器を使用した際、たんに横方向にずら
せば良いため、実装機器の作業性が向上する。
【０１２１】更には、前記ペーストによる仮固定の際、
電子回路素子がずれて配置されても、半田リフロー工程
で、溶融された半田の表面張力により自然に再配置され
る。特に、導電路の表面と絶縁性樹脂の表面が一致して
いるため、この再配置が容易に行われる特徴を有する。
【０１２２】また本構造を採用すれば、導電路５１から
ずれて電子回路素子５６、５７が固着されても、ロウ材
を再度溶融することによって、電子回路素子は、溶融ロ
ウ材の表面張力により、自然に導電路５１上に戻り、適
切な位置に再配置される特徴を有する。
【０１２３】最近は、導電路５１のサイズ、電子回路素
子のサイズが共に微小であり、電子回路素子がずれて載
置される事が良くあるが、この実装基板構造を採用する
ことに、電子回路素子がずれて固着される不具合を抑制
することができる。（以上図５参照） 実装方法を説明する第２の実施の形態 続いて、図１０に於いて、電子回路素子の実装方法を説
明する。ここでは導電路５１の表面が絶縁性樹脂の表面
よりも低く形成されているために、凹み部６３が形成さ
れる。例えば電子回路素子５６のリード端子５５が導電
路５１上に配置されると、この周囲は凹み部６３で成る
ため、この周囲に形成された段差により、リード端子が
ずれることなく配置される。
【０１２４】
【発明の効果】以上の説明から明らかなように、導電路
と絶縁性樹脂の必要最小限で構成され、無駄のない実装
基板となる。従来、導電路を製造する場合には、支持基
板が必要であるが、絶縁性樹脂を付着する際は、支持基
板として導電路となる導電箔を採用し、また導電路を分
離する際は、導電路を埋め込む絶縁性樹脂を支持基板と
している。よって余分な構成要素が無く、コストを大幅
に低減できる実装基板を実現できる。また絶縁性樹脂の
被覆膜厚、導電箔の厚みを調整することにより、非常に
薄い実装基板が可能となる。
【０１２５】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された電子回路素子は、導電路の側面に当
たることなくずらすことができる。
【０１２６】また導電路の裏側に第２の材料を形成して
いるため、熱膨張係数の違いにより実装基板の反り、導
電路、特に細長い配線の反り、剥離を抑制することがで
きる。
【０１２７】更には導電路の側面が湾曲しているため
に、アンカー効果が発生し、導電路の抜けを抑止でき
る。特に細く長い配線は、前記湾曲構造により反り、剥
離が防止できる。
【０１２８】また導電路の表面に第２の材料から成る被
膜を形成することにより、導電路に固定されたひさしが
形成できる。よってアンカー効果を発生させることがで
き、導電路の反り、抜けを防止することができる。
【０１２９】またＣｕとＮｉは塩化第二鉄または塩化第
二銅等のエッチャントでエッチングでき、またＮｉはＣ
ｕよりもエッチングレートが小さいため、Ｎｉによるひ
さしが形成できる。
【０１３０】また導電路の材料となる導電箔を支持基板
として絶縁性樹脂が被着でき、また導電箔を導電路とし
て分離する時は、裏返すことにより絶縁性樹脂を支持基
板にして分離加工できる。従って、導電箔と絶縁性樹脂
の必要最小限で製造できる。従来例で説明した如く、本
来回路を構成する上で必要としないプリント基板が要ら
なくなり、コスト的にも安価にできる。またプリント基
板が不要であること、導電路が絶縁性樹脂に埋め込まれ
ていること、更には絶縁性樹脂と導電箔の厚みの調整が
可能であることにより、非常に薄い実装基板が形成でき
るメリットもある。
【０１３１】また導電箔の厚みよりも薄く取り除く工程
（例えばハーフエッチング）は、導電路を個々に分離せ
ずに取り扱えるため、後の絶縁性樹脂の被覆工程に於い
て、作業性が向上する。
【０１３２】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された電子回路素子は、導電路の側面に当
たることなくずらすことができる。特に位置ずれして実
装された電子回路素子を水平方向にずらして配置し直す
ことができる。また電子回路素子の実装後、ロウ材が溶
けていれば、ずれて実装された電子回路素子は、溶けた
ロウ材の表面張力により、導電路上部に自ら戻ろうと
し、電子回路素子自身による再配置が可能となる。
【０１３３】また絶縁性樹脂よりも下方に位置する様に
導電路の表面を形成すると、導電路の周囲には絶縁性樹
脂の凹み部が形成される。よってリードが前記導電路上
に配置されれば、絶縁性樹脂からなる凹み部の側壁がス
トッパーとなって、電子回路素子のずれを防止できる。
また導電路からずれてリードが配置されても、リードは
絶縁性樹脂上に位置するので、水平にずらすことが可能
である。
【図面の簡単な説明】
【図１】本発明の実装基板を説明する図である。
【図２】本発明の実装基板の製造方法を説明する図であ
る。
【図３】本発明の実装基板の製造方法を説明する図であ
る。
【図４】図３の斜視図である。
【図５】電子回路素子が実装された本発明の実装基板を
説明する図である。
【図６】本発明の実装基板を説明する図である。
【図７】本発明の実装基板の製造方法を説明する図であ
る。
【図８】本発明の実装基板の製造方法を説明する図であ
る。
【図９】本発明の実装基板を説明する図である。
【図１０】電子回路素子が実装された実装基板を説明す
る図である。
【図１１】本発明の実装基板を説明する図である。
【図１２】本発明の実装基板を説明する図である。
【図１３】本発明の実装基板を説明する図である。
【図１４】従来の実装基板の製造方法を説明する図であ
る。
【符号の説明】
５０ 絶縁性樹脂 ５１ 導電路 ５２ 実装基板 ５３ 半導体素子 ５４ 封止樹脂 ５５ リード端子 ５６ 電子回路素子 ５８ 第２の材料（Ｎｉ） ７０ 導電箔 ７１ ひさし ７２ 分離溝
フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4E351 AA03 AA04 BB01 BB30 DD04 GG02 5E339 AB02 AD01 BC01 BC02 BC03 BD06 BD11 EE01 5E343 AA17 AA18 BB02 BB24 BB25 BB28 BB44 BB48 BB49 BB55 BB67 DD56 DD57 DD76 EE33 EE37 GG02 GG20

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性樹脂に埋め込まれた導電路を有
    し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
    致させたことを特徴とした実装基板。
  2. 【請求項２】 絶縁性樹脂に埋め込まれた導電路を有
    し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
    致させ、前記導電路の側面を湾曲させたことを特徴とし
    た実装基板。
  3. 【請求項３】 絶縁性樹脂に埋め込まれた導電路を有
    し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
    致させ、前記導電路裏面は、前記導電路を構成する第１
    の材料と異なる第２の材料が形成されていることを特徴
    とした実装基板。
  4. 【請求項４】 絶縁性樹脂に埋め込まれた導電路を有
    し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
    致させ、前記導電路裏面は、前記導電路を構成する第１
    の材料と異なる第２の材料で形成され、前記第２の材料
    によりひさしが形成されていることを特徴とした実装基
    板。
  5. 【請求項５】 前記第１の材料は、Ｃｕを主材料として
    構成され、前記第２の材料は、ＮｉあるいはＡｇを主材
    料として構成されることを特徴とした請求項３または請
    求項４に記載の実装基板。
  6. 【請求項６】 前記絶縁性樹脂は、単一の樹脂から成る
    ことを特徴とした請求項１から請求項５のいずれかに記
    載の実装基板。
  7. 【請求項７】 前記導電路表面は、前記絶縁性樹脂表面
    よりも低く形成されることを特徴とした請求項１または
    請求項６のいずれかに記載の実装基板。
  8. 【請求項８】 前記導電路は、電極、ボンディングパッ
    ド、ダイパッド領域、または配線として用いられること
    を特徴とした請求項１から請求項７のいずれかに記載の
    実装基板。
  9. 【請求項９】 導電箔を用意し、少なくとも導電路と成
    る領域を除いた前記導電箔を、前記導電箔の厚みよりも
    薄く除去して分離溝を形成し、前記導電箔表面および前
    記分離溝に絶縁性樹脂を付着し、前記導電箔の裏面を化
    学的または物理的に除くことにより、前記分離溝によっ
    て分離された導電路を形成することを特徴とした実装基
    板の製造方法。
  10. 【請求項１０】 前記導電箔の裏面を研削、研磨または
    エッチングし、前記絶縁性樹脂の表面と前記導電路の表
    面を実質的に一致させることを特徴とした請求項９に記
    載の実装基板の製造方法。
  11. 【請求項１１】 前記導電箔は、導電性の第１の材料の
    上に導電性の第２の材料が形成され、前記分離溝が形成
    された際に、前記第２の材料でひさしが形成されること
    を特徴とした請求項９に記載の実装基板の製造方法。
  12. 【請求項１２】 前記第１の材料は、Ｃｕを主材料とし
    て構成され、前記第２の材料は、Ｎｉを主材料として構
    成されることを特徴とした請求項１１に記載の実装基板
    の製造方法。
  13. 【請求項１３】 導電箔を用意し、導電路と成る領域に
    耐食性の導電被膜を形成し、前記導電被膜をマスクとし
    て、前記導電箔の厚みよりも薄く除去して分離溝を形成
    し、前記導電箔表面および前記分離溝に絶縁性樹脂を付
    着し、前記導電箔の裏面を化学的または物理的に除くこ
    とにより、前記分離溝によって分離された導電路を形成
    することを特徴とした実装基板の製造方法。
  14. 【請求項１４】 前記耐食性の導電被膜として、Ａｇ、
    Ａｕ、ＰｔまたはＰｄのいずれか一つが用いられる請求
    項１３に記載の実装基板の製造方法。
  15. 【請求項１５】 前記絶縁性樹脂は、単一の樹脂から成
    ることを特徴とした請求項９から請求項１４のいずれか
    に記載の基板の製造方法。
  16. 【請求項１６】 前記導電路表面は、前記絶縁性樹脂表
    面よりも低くなるように形成されることを特徴とした請
    求項９から請求項１５のいずれかに記載の実装基板の製
    造方法。。
  17. 【請求項１７】 絶縁性樹脂に埋め込まれた導電路を有
    し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
    致させた実装基板を用意し、 前記導電路に電子回路素子を実装し、前記電子回路素子
    の位置をずらして再配置することを特徴とした電子回路
    素子の実装方法。
  18. 【請求項１８】 絶縁性樹脂に埋め込まれた導電路を有
    し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
    致させた実装基板を用意し、 前記導電路と電子回路素子をロウ材を介して実装し、溶
    融されたロウ材の表面張力により前記電子回路素子の位
    置をずらして再配置することを特徴とした電子回路素子
    の実装方法。
JP2000020780A 2000-01-28 2000-01-28 実装基板 Expired - Fee Related JP3643743B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000020780A JP3643743B2 (ja) 2000-01-28 2000-01-28 実装基板
EP00308680A EP1122988A3 (en) 2000-01-28 2000-10-03 Mounting board, method of manufacturing the same and method of mounting electronic-circuit element
KR10-2001-0002045A KR100516867B1 (ko) 2000-01-28 2001-01-13 실장 기판, 실장 기판의 제조 방법 및 전자 회로 소자의실장 방법
CNB011033207A CN1245854C (zh) 2000-01-28 2001-01-31 安装底板及其制造方法以及电子电路元件的安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000020780A JP3643743B2 (ja) 2000-01-28 2000-01-28 実装基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004342656A Division JP2005072622A (ja) 2004-11-26 2004-11-26 実装基板の製造方法および電子回路素子の実装方法

Publications (2)

Publication Number Publication Date
JP2001210934A true JP2001210934A (ja) 2001-08-03
JP3643743B2 JP3643743B2 (ja) 2005-04-27

Family

ID=18547288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000020780A Expired - Fee Related JP3643743B2 (ja) 2000-01-28 2000-01-28 実装基板

Country Status (4)

Country Link
EP (1) EP1122988A3 (ja)
JP (1) JP3643743B2 (ja)
KR (1) KR100516867B1 (ja)
CN (1) CN1245854C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019321A (ja) * 2004-06-30 2006-01-19 Toray Eng Co Ltd 回路基板及びその製造方法
JP2007281189A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Works Ltd 金属ベース回路板及びその製造方法、実装部品、モジュール
US7671520B2 (en) 2004-09-03 2010-03-02 Sumitomo Chemical Co., Ltd. Display device with birefringent substrate
WO2010147059A1 (ja) * 2009-06-18 2010-12-23 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772273B (zh) * 2009-01-07 2012-05-23 日月光半导体制造股份有限公司 基板结构及其制造方法
CN104320909B (zh) * 2014-10-27 2017-06-30 皆利士多层线路版(中山)有限公司 高阶梯铜电路板及其制作方法
DE102015205431A1 (de) * 2015-03-25 2016-09-29 Sivantos Pte. Ltd. Verfahren zur Herstellung einer Schaltung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2938939A (en) * 1956-05-31 1960-05-31 Robert J Malcolm Printed circuit panel
CA1011002A (en) * 1974-05-16 1977-05-24 Minnesota Mining And Manufacturing Company Method for making printed circultry
DE2649250A1 (de) * 1976-01-23 1977-07-28 Synthane Taylor Corp Traeger fuer elektrische schaltkreise und verfahren zur herstellung eines derartigen traegers
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
FR2503523A1 (fr) * 1981-04-03 1982-10-08 Gen Electric Circuit imprime, produit stratifie pour la fabrication d'un tel circuit et procede de fabrication
JP3452678B2 (ja) * 1995-03-03 2003-09-29 三菱電機株式会社 配線構成体の製造方法
KR20010015829A (ko) * 1997-12-05 2001-02-26 리어 오토모티브 디어본 , 인코포레이티드. 인쇄회로와 제조방법
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019321A (ja) * 2004-06-30 2006-01-19 Toray Eng Co Ltd 回路基板及びその製造方法
US7671520B2 (en) 2004-09-03 2010-03-02 Sumitomo Chemical Co., Ltd. Display device with birefringent substrate
JP2007281189A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Works Ltd 金属ベース回路板及びその製造方法、実装部品、モジュール
JP4631785B2 (ja) * 2006-04-06 2011-02-16 パナソニック電工株式会社 金属ベース回路板及びその製造方法、実装部品、モジュール
WO2010147059A1 (ja) * 2009-06-18 2010-12-23 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Also Published As

Publication number Publication date
JP3643743B2 (ja) 2005-04-27
KR20010077982A (ko) 2001-08-20
CN1245854C (zh) 2006-03-15
EP1122988A3 (en) 2004-03-24
KR100516867B1 (ko) 2005-09-26
CN1316872A (zh) 2001-10-10
EP1122988A2 (en) 2001-08-08

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
JP3639514B2 (ja) 回路装置の製造方法
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
US20050212107A1 (en) Circuit device and manufacturing method thereof
JP2004119726A (ja) 回路装置の製造方法
JP2004119727A (ja) 回路装置の製造方法
JP3869849B2 (ja) 半導体装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JP2001210934A (ja) 実装基板、実装基板の製造方法および電子回路素子の実装方法
JP3561683B2 (ja) 回路装置の製造方法
JP2001257291A (ja) 回路装置
JP2001217372A (ja) 回路装置およびその製造方法
JP4679000B2 (ja) 板状体
JP2001274282A (ja) 半導体装置
JP2002026186A (ja) 半導体装置
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3574025B2 (ja) 回路装置およびその製造方法
JP3634709B2 (ja) 半導体モジュール
JP4698080B2 (ja) 回路装置の製造方法
JP2001250884A (ja) 回路装置の製造方法
JP2005072622A (ja) 実装基板の製造方法および電子回路素子の実装方法
JP2001274313A (ja) 半導体装置およびその製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP2005175509A (ja) 回路装置
JP2005026636A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041126

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees