JP2001210934A - 実装基板、実装基板の製造方法および電子回路素子の実装方法 - Google Patents
実装基板、実装基板の製造方法および電子回路素子の実装方法Info
- Publication number
- JP2001210934A JP2001210934A JP2000020780A JP2000020780A JP2001210934A JP 2001210934 A JP2001210934 A JP 2001210934A JP 2000020780 A JP2000020780 A JP 2000020780A JP 2000020780 A JP2000020780 A JP 2000020780A JP 2001210934 A JP2001210934 A JP 2001210934A
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- conductive
- insulating resin
- foil
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 18
- 229920005989 resin Polymers 0.000 claims abstract description 171
- 239000011347 resin Substances 0.000 claims abstract description 171
- 239000011888 foil Substances 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 100
- 238000000926 separation method Methods 0.000 claims description 37
- 238000005219 brazing Methods 0.000 claims description 15
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 description 34
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 8
- 229960003280 cupric chloride Drugs 0.000 description 8
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2072—Anchoring, i.e. one structure gripping into another
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
基板、セラミック基板、フレキシブルシート等が採用さ
れる。特に薄型の電子回路装置を実現するためには、薄
い樹脂で成るフレキシブルシートが採用される。しかし
これらの実装基板は、本来必要ではない支持基板が必要
であり余分な材料が必要となる。また支持基板の厚み
が、電子回路装置を大型化にする問題もあった。 【解決手段】 導電箔70に分離溝72を形成した後、
この導電箔70を支持基板として絶縁性樹脂50を被着
し、反転した後、今度は絶縁性樹脂50を支持基板とし
て導電箔を研磨して導電路として分離している。従って
必要最小限の材料により構成され、また製造できる。ま
た絶縁性樹脂50に導電路51を埋め込み、導電路51
の側面を湾曲にしたり、ひさしを設けることで、導電路
51の抜けが防止された基板が実現できる。
Description
板の製造方法および電子回路素子の実装方法に関し、特
に導電路が絶縁性樹脂に埋め込まれたほぼ平坦な表面を
有する実装基板、実装基板の製造方法および電子回路素
子の実装方法に関するものである。
装置は、導電路が形成されたプリント基板、セラミック
基板の上に電子回路素子が実装されて構成され、例え
ば、プリント基板の製造から電子回路素子の実装まで
は、図14の如き工程を経て形成されていた。
部材となる支持基板102が用意される。この支持基板
102は、ガラス繊維にエポキシ樹脂が充填された樹脂
基板であり、厚みは、1mm程度である。
が被覆された銅箔104を前記支持基板102に圧着ま
たは熱圧着し、貼り合わせている。この銅箔104の厚
みは、一般には18μm、35μmである。
をパターニングして、導電路101を形成することによ
り、1mmと厚い支持基板102の上に、18μm、ま
たは35μmの厚さを有する導電路101が貼り合わさ
れたプリント基板105が完成する。
子105が実装される。ここで105Aは、通常のトラ
ンスファーモールドで封止されたパッケージで、半導体
チップの周囲を樹脂層で被覆し、この樹脂層の側部から
外部接続用のリード端子が導出されたものである。また
105Bは、BGA、CSP等のフェイスダウン型の半
導体装置で、チップ表面には外部接続用に半田ボールが
形成されているものである。更に105Cは、チップコ
ンデンサ、チップ抵抗等の受動素子である。
電路で電気的に接続し所定の回路が実現された電子回路
装置が完成する。
05がプリント基板105上に実装されて構成される電
子回路装置は、携帯電話等の小型、軽量の電子機器に実
装されるため、軽薄短小が望まれて来ている。
ミック基板等から成る支持基板102は、その厚みが1
mmと厚く、これを薄くすることは、限界に来ていた。
しかも、電子回路素子が基板上に実装されて構成される
電子回路装置は、支持基板の厚みがあるために、全体と
して厚くなり、サイズが大きくなったり、その重量を低
減できず、電子機器全体の大きさを小さくできない問題
があった。
必要最小限の構成要素は電子回路素子105と導電路1
01等の接続手段であり、支持基板102は不要であ
る。しかし図14の様の如き製法では、銅箔104を加
工するためにこの支持基板102が必要であり、省略す
ることは不可能であった。これは、セラミック基板、フ
レキシブルシートの上に導電路を形成する場合でも同じ
事が言える。
れる構造であるため、導電路が剥がれたり、反ったりす
る問題があった。特に接着面積が非常に少ないパッド
は、この剥がれが顕著であり、また細く長い配線は、配
線の反り、剥がれが顕著であった。
05の電極が、前記導電路上に精度良く載置されず、導
電路からずれて載置される場合があった。この場合、導
電路101の厚みが18μm、35μmと厚いため、実
装された電子回路素子105を水平にずらすことができ
ない問題があった。例えば図14Dの電子回路素子10
5Aを参照すれば、水平にずらすとリードが導電路10
1の側壁に当接し、ずらしずらい問題があった。この場
合、作業者が電子回路素子105Aをピックアップし、
再配置しなければならなかった。
鑑みて成され、第1に、絶縁性樹脂に埋め込まれた導電
路を有し、前記絶縁性樹脂表面と前記導電路表面を実質
的に一致させたことで解決するものである。
め、実装された電子回路素子は、導電路の側面に当たる
ことなくずらすことができる。特に位置ずれして実装さ
れた電子回路素子を水平方向にずらして配置し直すこと
ができる。また電子回路素子の実装後、ロウ材が溶けて
いれば、ずれて実装された電子回路素子は、溶けたロウ
材の表面張力により、導電路上部に自ら戻ろうとし、電
子回路素子自身による再配置が成される。
を有し、前記絶縁性樹脂表面と前記導電路表面を実質的
に一致させ、前記導電路の側面を湾曲させることで解決
するものである。
に、アンカー効果が発生し、導電路の抜けが抑止でき
る。特に細く長い配線は、前記湾曲構造により反り、剥
離が防止できる。
を有し、前記絶縁性樹脂表面と前記導電路表面を実質的
に一致させ、前記導電路裏面は、前記導電路を構成する
第1の材料と異なる第2の材料が形成されていることで
解決するものである。
係数の差により、実装基板自身が反ったり、また導電路
が湾曲したり剥がれたりする。また第1の材料の熱伝導
率が絶縁性樹脂の熱伝導率よりも優れているため、第1
の材料の方が先に温度上昇して膨張する。そのため、第
1の材料よりも熱膨張係数の小さい第2の材料を被覆す
ることにより、導電路の反り、剥がれ、実装基板の反り
を防止することができる。特に第1の材料としてCuを
採用した場合、第2の材料としてはAgまたはNi等が
良い。
を有し、前記絶縁性樹脂表面と前記導電路表面を実質的
に一致させ、前記導電路裏面は、前記導電路を構成する
第1の材料と異なる第2の材料で形成され、前記第2の
材料によりひさしを形成することで解決するものであ
る。
形成することにより、導電路に固定されたひさしが形成
できる。よって第2の解決手段と同様にアンカー効果を
発生させることができ、導電路の反り、抜けを防止する
ことができる。
として構成され、前記第2の材料は、NiまたはAgを
主材料として構成されることで解決するものである。C
uとNiは塩化第二鉄または塩化第二銅等のエッチャン
トでエッチングでき、またNiはCuよりもエッチング
レートが小さいため、Niによるひさしが形成できる。
またAgとCuは、選択的にエッチングが可能であるた
め、ひさしが形成できる。
ら成ることで解決するものである。
01の剥離を防止するには、導電路をカバーする別の樹
脂が必要となる。しかしここでは、導電路が絶縁性樹脂
に埋め込まれたり、導電路の側面にアンカー効果を持た
せたりするため、単一の絶縁性樹脂と導電路で構成でき
る。
脂表面よりも低く形成されることで解決するものであ
る。
導電路の周囲には絶縁性樹脂の凹み部が形成される。よ
ってリードが前記導電路上に配置されれば、絶縁性樹脂
からなる凹み部の側壁がストッパーとなって、電子回路
素子のずれを防止できる。また導電路からずれてリード
が配置されても、リードは絶縁性樹脂上に位置するの
で、水平にずらすことも可能となる。
グパッド、ダイパッド領域、または配線として用いられ
ることで解決するものである。
路と成る領域を除いた前記導電箔を、前記導電箔の厚み
よりも薄く除去して分離溝を形成し、前記導電箔表面お
よび前記分離溝に絶縁性樹脂を付着し、前記導電箔の裏
面を化学的または物理的に除くことにより、前記分離溝
によって分離された導電路を形成することで解決するも
のである。
縁性樹脂の必要最小限で製造でき、しかも導電路の材料
となる導電箔を支持基板として絶縁性樹脂が被着でき、
また導電箔を導電路として分離するときは、絶縁性樹脂
を支持基板にして分離加工できる。従って、従来例で説
明した如く、本来回路を構成する上で必要としないプリ
ント基板が要らなくなり、コスト的にも安価にできる。
またプリント基板が不要であり、しかも導電路が絶縁性
樹脂に埋め込まれているため、絶縁性樹脂と導電箔の厚
みの調整により、非常に薄い基板が形成できるメリット
もある。
(例えばハーフエッチング)は、導電路を個々に分離せ
ずに取り扱えるため、後の絶縁性樹脂の被覆工程の作業
性が向上する。
またはエッチングし、前記絶縁性樹脂の表面と前記導電
路の表面を実質的に一致させることで解決するものであ
る。
を削ったり、エッチングしたりすることによって、導電
路の表面と絶縁性樹脂の表面を一致させることができる
ため、その後の電子回路素子の実装、再配置が容易とな
る。
材料の上に導電性の第2の材料が形成され、前記分離溝
が形成された際に、前記第2の材料でひさしが形成され
ることで解決するものである。
導電路の裏面にひさしが形成されるため、ひさしによる
アンカー効果を発生させることができる。
料として構成し、前記第2の材料を、Niを主材料とし
て構成することで解決するものである。塩化第二鉄、塩
化第二銅のエッチャントで導電路を形成すると、Niの
エッチングレートが小さいため、Niのひさしが形成で
きる。
領域に耐食性の導電被膜を形成し、前記導電被膜をマス
クとして、前記導電箔の厚みよりも薄く除去して分離溝
を形成し、前記導電箔表面および前記分離溝に絶縁性樹
脂を付着し、前記導電箔の裏面を化学的または物理的に
除くことにより、前記分離溝によって分離された導電路
を形成することで解決するものである。
Ag、Au、PtまたはPdのいずれか一つが用いられ
ることで解決するものである。
Agを導電路と成る部分に被着すれば、このAgの被膜
がエッチング保護膜となり、レズストを採用することな
く分離溝を形成できる。これは、他の導電被膜でも同様
である。しかもこれら耐食性の導電被膜は、ダイパッ
ド、ボンディングパッドとしてそのまま活用できる。
も被着できる。またチップ裏面にAuが被覆されていれ
ば、そのままAg被膜と熱圧着できる。またAuもロウ
材と接着するし、Au細線とも接着できる。従ってこれ
らの被膜をそのままダイパッド、ボンディングパッドと
して活用できる。
から成すことで解決するものである。
樹脂表面よりも低くなるように形成することで解決する
ものである。
路を有し、前記絶縁性樹脂表面と前記導電路表面を実質
的に一致させた実装基板を用意し、前記導電路に電子回
路素子を実装し、前記電子回路素子の位置をずらして再
配置することで解決するものである。
に一致しているため、電子回路素子が誤配置されても、
簡単にずらすことができる。
路を有し、前記絶縁性樹脂表面と前記導電路表面を実質
的に一致させた実装基板を用意し、前記導電路と電子回
路素子をロウ材を介して実装し、溶融されたロウ材の表
面張力により前記電子回路素子の位置をずらして再配置
することで解決するものである。
も、ロウ材が溶けている限り、導電路上に自然に再配置
されるため、実装装置や作業者による再配置を減少させ
ることができる。
形態 まず本発明の実装基板について図1を参照しながらその
構造について説明する。図面には波線が設けられ、左側
と右側に分けられ、それぞれ異なる構造の実施の形態が
示されている。
れた導電路51を有し、前記絶縁性樹脂50の表面と導
電路51の表面を一致させた実装基板52が示されてい
る。
51を埋め込む絶縁性樹脂の2つの材料で構成され、導
電路51間には、この絶縁性樹脂50でなる離間部72
Aが設けられる。そしてこの離間部72Aの表面と導電
路51の表面は、実質一致している構造となっている。
イミド樹脂等の熱硬化性樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また導電
路51としては、Cuを主材料とした導電箔、Alを主
材料とした導電箔、またはFe−Ni等の合金から成る
導電箔等をもちいることができる。
導電路51の表面が実質一致している点であり、段差が
設けられないので、実装された電子回路素子53をその
まま水平に移動できる特徴を有する。この特徴は、図5
に於いて後述する。 実装基板を説明する第2の実施の形態 次に図1の右側に示された実装基板52を説明する。
め込まれた導電路51を有し、前記絶縁性樹脂50の表
面と導電路51の表面が一致している。また、この実装
基板52は、前記導電路51の裏面には、導電路51を
構成する第1の材料と異なる第2の材料が構成されてい
る。
一であるが、導電路51の裏面に第2の材料がが形成さ
れている。よって図1右側で説明した特徴の他に、以下
の2つの特徴を有する。
防止するするために第2の材料を設ける点である。
係数の差により、実装基板自身が反ったり、また導電路
が湾曲したり剥がれたりする。また第1の材料の熱伝導
率が絶縁性樹脂の熱伝導率よりも優れているため、第1
の材料の方が先に温度上昇して膨張する。そのため、第
1の材料よりも熱膨張係数の小さい第2の材料を被覆す
ることにより、導電路の反り、剥がれ、実装基板の反り
を防止することができる。特に第1の材料としてCuを
採用した場合、第2の材料としてはAgまたはNi等が
良い。
効果を持たせている点である。第2の材料によりひさし
71が形成され、しかも導電路51と被着したひさし7
1が絶縁性樹脂50に埋め込まれているため、アンカー
効果を発生し、導電路51の抜けを防止できる構造とな
る。 実装基板を説明する第3の実施の形態 続いて図6の左側に示された実装基板60について説明
する。この実装基板60は、絶縁性樹脂50に埋め込ま
れた導電路51を有し、前記絶縁性樹脂50の表面と導
電路51の表面が一致している。また、実装基板60に
埋め込まれた導電路51の側面は、湾曲に成っている。
52と実質同一であるため、この湾曲構造についてのみ
説明する。
明らかとなるが非異方性のエッチングにより形成され
る。特に、導電路51の側面に於いて、所定の位置より
も上方および/または下方の側面が外に突出している構
造と成っているため、この湾曲構造によりアンカー効果
を発生し、導電路51の抜けを防止できる特徴を有して
いる。 実装基板を説明する第4の実施の形態 続いて図6の右側に示された実装基板60について説明
する。この実装基板60は、導電路裏面のひさし71が
図6左側と異なるだけで、他は実質同一である。
ー効果を発生させるためには、主に2種類の構造があ
り、一つ目の構造はひさし71であり、二つ目の構造
は、導電路51の側面の湾曲構造である。本実装基板6
0では、この2つの構造を採用することにより、導電路
51の抜けを更に防止しているものである。また70μ
mのCu箔に1μmから7μmのNiを被着し、塩化第
二鉄または塩化第二銅でウェットエッチングしていく
と、ひさし71の長さは、約5〜15μmに生成され
る。 実装基板を説明する第5の実施の形態 続いて図9の左側に示す実装基板61について説明す
る。
め込まれた導電路51を有し、前記絶縁性樹脂50の表
面よりも導電路51の表面が低くなるように形成されて
いる。尚、この導電路51の表面が低く形成されている
点を除いては、図1の左側と実質同一である。
1の表面が低く形成される点にある。この低く形成され
た導電路51に電子回路素子のリード端子が適切に配置
されたら、リード端子55の接続部は、凹み部63が形
成されているので、凹み部63の側壁に当接してずれな
い特徴を有する。尚、詳細は図10Bで説明する。 実装基板を説明する第6の実施の形態 続いて図9の右側に示す実装基板61について説明す
る。
め込まれた導電路51を有し、前記絶縁性樹脂50の表
面よりも導電路51の表面が低くなるように形成され、
しかも導電路51の裏面に、第1の材料と異なる第2の
材料が形成され、ひさし71が形成されている。尚、ひ
さし71が形成されている点を除いては、図9の左側と
実質同一である。
1の表面が低く形成される事により、一度導電路51に
適切に電子回路素子が配置されたら、この電子回路素子
のリード端子は、凹み部63の側壁に当接してずれない
特徴を有する。更にはひさしのアンカー効果により導電
路51が抜けない特徴を有するものである。 実装基板を説明する第7の実施の形態 続いて図11の左側に示す実装基板62について説明す
る。この実装基板62は、絶縁性樹脂50に埋め込まれ
た導電路51を有し、前記絶縁性樹脂50の表面よりも
導電路51の表面が低くなるように形成され、且つ導電
路51の側面が湾曲に構成されているものである。尚、
この導電路51の表面が低く形成されている点を除いて
は、図6の左側と実質同一である。
1の表面が低く形成される事により、一度導電路51に
適切に電子回路素子が配置されたら、この電子回路素子
のリード端子55は、凹み部63の側壁に当接してずれ
ない特徴を有し、更には湾曲構造により導電路51が抜
けない特徴を有するものでる。 実装基板を説明する第8の実施の形態 続いて図11の右側に示す実装基板62について説明す
る。この実装基板62は、絶縁性樹脂50に埋め込まれ
た導電路51を有し、前記絶縁性樹脂50の表面よりも
導電路51の表面が低くなるように形成され、且つ導電
路51の側面が湾曲に成ると同時にひさし71も形成さ
れているものである。尚、このひさしが形成されている
点を除いては、図11の左側と実質同一であり、導電路
51が絶縁性樹脂50よりも低く形成されている点以外
は、図6の右側と実質同一である。
1の表面が低く形成される事により、一度導電路51に
適切に電子回路素子が配置されたら、この電子回路素子
のリード端子55は、凹み部63の側壁に当接してずれ
ない特徴を有し、同時に湾曲構造とひさし構造により導
電路51が抜けない特徴を有するものでる。続いて、図
4を参照して導電路として何が形成されるか述べる。こ
の導電路51は、様々なパターンに形成できることか
ら、各種の電極、ダイパッド、ボンディングパッドまた
は配線として採用できる。特にこの導電路を配線に応用
することは非常に意義がある。つまりハイブリッド基
板、プリント基板の配線パターンを考えると、配線は細
く、基板の一端から他端まで延在するような長いものが
ある。この細く長い配線は、熱が加わることで簡単に反
り、熱サイクルが加わると剥がれてしまう問題がある。
またボンディングパッド等のサイズの小さい導電路は、
接着面積が少ないために剥がれやすい。しかし本発明で
は、導電路51が絶縁性樹脂50に埋め込まれ、側面が
湾曲構造で、および/またはひさしが形成されること
で、アンカー効果を発生するため、これらの問題が一度
に解決される特徴を有する。これは今まで述べた全ての
実装基板に言えることである。 実装基板の製造方法を説明する第1の実施の形態 次に図2の左側、図3の左側、図1の左側を使って実装
基板52の製造方法について説明する。
用意する。この導電箔70は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Cuを主材料とした導電箔、Alを主材
料とした導電箔またはFe−Ni等の合金から成る導電
箔等が採用される。
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし300μ
m以上でも10μm以下でも基本的には良い。後述する
ように、導電箔70の厚みよりも浅い分離溝72Bが形
成できればよい。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。続
いて、少なくとも導電路51となる領域を除いた導電箔
70を、導電箔70の厚みよりも薄く除去する工程があ
る。そしてこの除去工程により形成された分離溝72B
および導電箔70に絶縁性樹脂50を被覆する工程があ
る。
を形成し、導電路51となる領域を除いた導電箔70が
露出するようにホトレジストをパターニングし、前記ホ
トレジストを介してエッチングすればよい。
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。また、プレスにより銅箔をへこましてもよい。ウ
ェットエッチングの場合、エッチャントは、塩化第二鉄
または塩化第二銅が主に採用され、前記導電箔は、この
エッチャントの中にディッピングされるか、このエッチ
ャントでシャワーリングされる。ここでウェットエッチ
ングは、一般に非異方性にエッチングされるため、側面
は湾曲構造になる。詳細は、図6〜図8の製造方法で説
明する。
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
離溝を形成でき、エッチング用のマスクが不要となる。
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
対して耐食性のある導電被膜を導電路と成る部分に選択
的に被着すれば、この導電被膜がエッチング保護膜とな
り、レジストを採用することなく分離溝をエッチングで
きる。この導電被膜として考えられる材料は、Ag、A
u、PtまたはPd等である。しかもこれら耐食性の導
電被膜は、ダイパッド、ボンディングパッドとしてその
まま活用できる特徴を有する。
とも接着する。よってチップ裏面にAu被膜が被覆され
ていれば、そのままAg被膜にチップを熱圧着でき、ま
た半田等のロウ材を介してチップを固着できる。またA
gの導電被膜にはAu細線が接着できるため、ワイヤー
ボンディングも可能となる。従ってこれらの導電被膜を
そのままダイパッド、ボンディングパッドとして活用で
きるメリットを有する。
に絶縁性樹脂50を付着する工程は、トランスファーモ
ールド、インジェクションモールド、またはディッピン
グにより実現できる。樹脂材料としては、エポキシ樹
脂、ポリイミド樹脂等の熱硬化性樹脂がトランスファー
モールドで実現でき、ポリフェニレンサルファイド等の
熱可塑性樹脂はインジェクションモールドで実現でき
る。
された絶縁性樹脂の厚さは、約100μm程度である。
この厚みは、強度を考慮して厚くすることも、薄くする
ことも可能である。
る際、導電路51となる導電箔70が支持基板となるこ
とである。従来では、図14Cの様に、本来必要としな
い支持基板102を採用して導電路101を形成してい
るが、本発明では、支持基板となる導電箔70は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
浅く形成されているため、導電箔70が導電路51とし
て個々に分離されていない。従ってシート状の導電箔7
0として一体で取り扱え、絶縁性樹脂をモールドする
際、金型への搬送、実装の作業が非常に楽になる特徴を
有する。(以上図3の左側参照) 続いて図1の如く、導電箔70の裏面を化学的および/
または物理的に除き、導電路51として分離する工程が
ある。図3では、導電箔70が下方に位置しているが、
図1では、導電箔70を上から除くため反転されてい
る。ここで前記除く工程は、研磨、研削、エッチング、
レーザの金属蒸発等により施される。
面を30μm程度削り、絶縁性樹脂50を露出させてい
る。その結果、約40μmの厚さの導電路51となって
分離される。また絶縁性樹脂50が露出する手前まで、
導電箔70を全面ウェトエッチングし、その後、研磨ま
たは研削装置により全面を削り、絶縁性樹脂50を露出
させても良い。
表面が露出する構造となる。この状態を示したものが、
図4である。図4Aは、トランジスタの実装基板として
応用されたものであり、図4Bは、電子回路素子が複数
個構成され、配線Hが設けられることにより回路を構成
する実装基板として応用されたものである。どちらも大
板で用意され、マトリックス状に形成され、電子回路素
子の実装前または実装後に点線の所で分割される。しか
し大板のままで1つの回路を作り、そのまま使用しても
良い。
まれ、絶縁性樹脂50の表面と導電路51の表面が一致
する平坦な実装基板が実現できる。
板として活用し導電路51の分離ができることにある。
絶縁性樹脂50は、導電路51を埋め込む材料として必
要な材料であり、図12Cの従来の製造方法のように、
不要な支持基板102を必要としない。従って、最小限
の材料で製造でき、コストの低減が実現できる特徴を有
する。
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装基板52としての厚さは、厚くも薄くもできる
特徴を有する。ここでは、140μm厚の絶縁性樹脂5
0に40μmの導電路51が埋め込まれた実装基板にな
る。(以上図1を参照) 実装基板の製造方法を説明する第2の実施の形態 次に図2の右側、図3の右側、図1の右側を使ってひさ
し71を有する実装基板52の製造方法について説明す
る。尚、第2の材料58が被着される以外は、図2の左
側、図3の左側、図1の左側と実質同一であるため、詳
細な説明は省略する。
る導電箔70の上にエッチングレートの小さい第2の材
料58が被覆された導電箔70を用意する。
化第二鉄または塩化第二銅でCuとNiが一度にエッチ
ングでき、エッチングレートの差によりNiがひさし7
1と成って形成されるため好適である。太い実線がNi
58であり、その膜厚は1〜10μm程度が好ましい。
またNiの膜厚が厚い程、ひさし71が形成されやす
い。
チングできる材料を被覆しても良い。この場合、まず第
2の材料から成る被膜を導電路51の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第1
の材料から成る被膜をエッチングすればひさしが形成で
きるからである。第2の材料としては、Al、Ag、A
u等が考えられる。
を除いた導電箔70を、導電箔70の厚みよりも薄く取
り除く工程がある。そしてこの取り除き工程により形成
された分離溝72Bおよび導電箔70に絶縁性樹脂50
を被覆する工程がある。
導電路51となる領域を除いたNi58が露出するよう
にホトレジストをパターニングし、前記ホトレジストを
介してエッチングすればよい。
エッチャントを採用しエッチングすると、Niのエッチ
ングレートがCuのエッチングレートよりも小さいた
め、エッチングが進むにつれてひさし71がでてくる。
絶縁性樹脂50を被覆する工程、導電箔70の裏面を化
学的および/または物理的に除き、導電路51として分
離する工程(図1)は、前製造方法と同一であるためそ
の説明は省略する。 実装基板の製造方法を説明する第3の実施の形態 続いて、導電路の側面が湾曲している実装基板60の製
造方法を図7の左側、図8の左側、図6の左側を参照し
ながら説明する。
70を用意する。ここでは、非異方性的にエッチング
し、側面を湾曲構造にするため、70μm(2オンス)
の銅箔を採用した。余り薄いと、エッチングスピードが
速いために、分離溝72Bが裏面まで貫通してしまう点
が考慮されている。
を除いた導電箔70を、導電箔70の厚みよりも薄く取
り除く工程がある。この取り除き工程により、分離溝7
2Bが形成され、その後、導電箔70および前記分離溝
72に絶縁性樹脂50を被覆する工程がある。
の上に、ホトレジストを形成し、導電路51となる領域
を除いた導電箔70が露出するようにホトレジストをパ
ターニングし、前記ホトレジストを介してエッチングす
る。
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。尚、エッチングにより形成された分離溝72の深さ
は、約50μmである。
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
るホトレジストPRの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝72Bの側面のある位置から上方
に向かうにつれて、その位置に対応する開口部の開口径
が小さくなれば、逆テーパー構造となり、アンカー構造
を有する構造となる。またシャワーリングを採用するこ
とで、深さ方向に向かいエッチングが進み、横方向のエ
ッチングは抑制されるため、このアンカー構造が顕著に
現れる。
する部分をAg、Au、Pd、Pt等の金属を部分メッ
キし、この金属をマスクにしてウェットエッチングして
も、前述した原理により同様なアンカー構造を形成でき
る。
に絶縁性樹脂50を被覆する工程は、トランスファーモ
ールド、インジェクションモールド、またはディッピン
グにより実現できる。樹脂材料としては、エポキシ樹
脂、ポリイミド樹脂等の熱硬化性樹脂がトランスファー
モールドで実現でき、ポリフェニレンサルファイド等の
熱可塑性樹脂はインジェクションモールドで実現でき、
導電箔70からの被覆厚さは、100μm程度である。
この厚みは、強度が考慮されて厚くすることも薄くする
ことも可能である。
る際、導電路51となる導電箔70が支持基板となるこ
とである。従来では、図14Cの様に、本来必要としな
い支持基板102を採用して形成しているが、本発明で
は、導電箔70は、電極材料として必要なものであるた
め、従来の製造方法よりも材料の無駄が極力省けるメリ
ットを有する。また分離溝は、導電箔の厚みよりも浅く
形成されているため、導電路として個々に分離されてい
ない。従ってシート状の導電箔70として取り扱え、金
型への搬送、実装がし易い特徴を有する。(以上図8A
左側参照)続いて図6の左側の如く、導電箔70の裏面
を化学的および/または物理的に除き、導電路51とし
て分離する工程がある。図8Aでは、導電箔70が下方
に位置しているが、図6では、導電箔70を上から除く
ため反転されている。ここで前記除く工程は、研磨、研
削、エッチング、レーザの金属蒸発等により施される。
面を30μm程度削り、絶縁性樹脂50を露出させてい
る。その結果、約40μmの厚さで導電路51が簡単に
分離される。
導電箔70を全面エッチングし、その後、研磨または研
削装置により全面を削り、絶縁性樹脂50を露出させて
も良い。また導電箔が導電路として分離されるまで、裏
面からエッチングしても良い。
表面が露出する構造となる。しかも絶縁性樹脂50に導
電路51が埋め込まれ、絶縁性樹脂50の表面と導電路
51の表面が一致する平坦な基板が実現できる。
板として導電路51の分離作業ができることにある。絶
縁性樹脂50は、導電路51を埋め込む材料として必要
な材料であり、図14Cの従来構造のように、不要な支
持基板102を必要としない。従って、最小限の材料で
製造でき、コストの低減が実現できる特徴を有する。
導電路51が絶縁性樹脂50から抜けない構造となる。
ここでも、140μm厚の絶縁性樹脂50に40μmの
導電路51が埋め込まれたことになる。(以上図6を参
照) 実装基板の製造方法を説明する第4の実施の形態 続いて、導電路の側面が湾曲し、ひさしが設けられた実
装基板60の製造方法を図7の右側、図8の右側、図6
の右側を参照しながら説明する。尚、ひさし71が形成
される以外は、前製造方法と同じであるため、説明は簡
略する。
被着されたシート状の導電箔70を用意する。
を除いた導電箔70を、導電箔70の厚みよりも薄く取
り除く工程がある。この取り除き工程により、分離溝7
2Bが形成され、その後、導電箔70および前記分離溝
72に絶縁性樹脂50を被覆する工程がある。
上に、ホトレジストを形成し、導電路51となる領域を
除いたNi58が露出するようにホトレジストをパター
ニングし、前記ホトレジストを介してエッチングする。
その結果、Niのひさしが形成される。
Bに絶縁性樹脂50を被覆する。(以上図8A左側参
照) 続いて図6の右側の如く、導電箔70の裏面を化学的お
よび/または物理的に除き、導電路51として分離す
る。
表面が露出する構造となる。しかも絶縁性樹脂50に導
電路51が埋め込まれ、絶縁性樹脂50の表面と導電路
51の表面が一致する平坦な基板が実現できる。また導
電路51の側面が湾曲構造で且つひさし71が形成され
るため、導電路51が絶縁性樹脂50から抜けない構造
となる。(以上図6を参照) 実装基板の製造方法を説明する第5の実施の形態 続いて、図2の左側、図3の左側、図1の左側および図
9の左側を参照して、導電路51が低く設けられた実装
基板61の製造方法を説明する。尚、図2の左側、図3
の左側、図1の左側までは、同一の製造方法により形成
されるため、その説明は省略する。
脂50の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路51を更にエッチ
ングすれば、図9の左側の如く、導電路51の表面が絶
縁性樹脂50の表面よりも下方に位置される。
をして行けば、自然と導電路51が分離され、更に続け
ることで導電路51の表面は絶縁性樹脂の表面よりも低
く形成される。
り、凹み部63が設けられるため、リード端子55のず
れを防止することができる。 実装基板の製造方法を説明する第6の実施の形態 続いて、図2の右側、図3の右側、図1の右側および図
9の右側を参照してひさしを有する実装基板61の製造
方法を説明する。尚、図2の右側、図3の右側、図1の
右側までは、同一の製造方法により形成されるため、そ
の説明は省略する。
脂50の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路51を更にエッチ
ングすれば、図9の右側の如く、導電路51の表面が絶
縁性樹脂50の表面よりも下方に位置される。
をして行けば、自然と導電路51が分離され、更に続け
ることで導電路51の表面は絶縁性樹脂の表面よりも低
く形成される。 実装基板の製造方法を説明する第7の実施の形態 続いて、図7の左側、図8Aの左側、図6の左側および
図11の左側を参照して実装基板62の製造方法を説明
する。尚、図7の左側、図8Aの左側、図6の左側まで
は、同一の製造方法により形成されるため、その説明は
省略する。
脂50の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路51を更にエッチ
ングすれば、図11の左側の如く、導電路51の表面が
絶縁性樹脂50の表面によりも下方に位置される。
をして行けば、自然と導電路51が分離され、更に続け
ることで導電路51の表面は絶縁性樹脂の表面よりも低
く形成される。 実装基板の製造方法を説明する第8の実施の形態 続いて、図7の右側、図8Aの右側、図6の右側および
図11の右側を参照して実装基板62の製造方法を説明
する。尚、図7の右側、図8Aの右側、図6の右側まで
は、同一の製造方法により形成されるため、その説明は
省略する。
脂50の表面を一致させた後、ウェットエッチングまた
はドライエッチングにより前記導電路51を更にエッチ
ングすれば、図11の右側の如く、導電路51の表面が
絶縁性樹脂50の表面によりも下方に位置される。
をして行けば、自然と導電路51が分離され、更に続け
ることで導電路51の表面は絶縁性樹脂の表面よりも低
く形成される。 実装基板を説明する第9の実施の形態 続いて、図12に示す実装基板80について、図2、図
3および図12を参照して説明する。また図2および図
3は、同一であるためその説明は省略する。図3に於い
て、導電路51に対応する部分が被覆されたエッチング
マスクを形成し、そのまま導電箔70が導電路51とし
て分離されるまでエッチングすると、図12の実装基板
80が形成できる。この構造は、導電路51の表面が絶
縁性樹脂50の表面よりも突出して形成されるが、一部
が絶縁性樹脂50に埋め込まれているため、導電路51
の抜けを防止できる。 実装基板を説明する第10の実施の形態 更に、図13に示す実装基板81について図7、図8、
図13を参照して説明する。図8に於いて、導電路51
に対応する部分が被覆されたエッチングマスクを形成
し、そのまま導電箔70が導電路51として分離される
までエッチングすると、図13の実装基板81が形成で
きる。この構造は、導電路51の表面が絶縁性樹脂50
の表面よりも突出して形成されるが、一部が絶縁性樹脂
50に埋め込まれているため、導電路51の抜けを防止
できる。 実装方法を説明する第1の実施の形態 続いて、図5を使って、電子回路素子の実装方法につい
て説明する。図5Bは、パッケージ型の電子回路素子5
6が実装されものである。
けられると、従来の方法では段差が邪魔をしてずらすこ
とができないが、本発明では、絶縁性樹脂50の表面と
導電路51の表面が一致しているため、簡単にずらすこ
とができる。
56を仮固定した時、電子回路素子がずれて配置される
場合がある。しかし導電路の表面と絶縁性樹脂の表面
は、一致しているため、簡単に電子回路素子を水平方向
にずらすだけで、適切な位置に再配置することができ
る。これは実装機器を使用した際、たんに横方向にずら
せば良いため、実装機器の作業性が向上する。
電子回路素子がずれて配置されても、半田リフロー工程
で、溶融された半田の表面張力により自然に再配置され
る。特に、導電路の表面と絶縁性樹脂の表面が一致して
いるため、この再配置が容易に行われる特徴を有する。
ずれて電子回路素子56、57が固着されても、ロウ材
を再度溶融することによって、電子回路素子は、溶融ロ
ウ材の表面張力により、自然に導電路51上に戻り、適
切な位置に再配置される特徴を有する。
子のサイズが共に微小であり、電子回路素子がずれて載
置される事が良くあるが、この実装基板構造を採用する
ことに、電子回路素子がずれて固着される不具合を抑制
することができる。(以上図5参照) 実装方法を説明する第2の実施の形態 続いて、図10に於いて、電子回路素子の実装方法を説
明する。ここでは導電路51の表面が絶縁性樹脂の表面
よりも低く形成されているために、凹み部63が形成さ
れる。例えば電子回路素子56のリード端子55が導電
路51上に配置されると、この周囲は凹み部63で成る
ため、この周囲に形成された段差により、リード端子が
ずれることなく配置される。
と絶縁性樹脂の必要最小限で構成され、無駄のない実装
基板となる。従来、導電路を製造する場合には、支持基
板が必要であるが、絶縁性樹脂を付着する際は、支持基
板として導電路となる導電箔を採用し、また導電路を分
離する際は、導電路を埋め込む絶縁性樹脂を支持基板と
している。よって余分な構成要素が無く、コストを大幅
に低減できる実装基板を実現できる。また絶縁性樹脂の
被覆膜厚、導電箔の厚みを調整することにより、非常に
薄い実装基板が可能となる。
るため、実装された電子回路素子は、導電路の側面に当
たることなくずらすことができる。
いるため、熱膨張係数の違いにより実装基板の反り、導
電路、特に細長い配線の反り、剥離を抑制することがで
きる。
に、アンカー効果が発生し、導電路の抜けを抑止でき
る。特に細く長い配線は、前記湾曲構造により反り、剥
離が防止できる。
膜を形成することにより、導電路に固定されたひさしが
形成できる。よってアンカー効果を発生させることがで
き、導電路の反り、抜けを防止することができる。
二銅等のエッチャントでエッチングでき、またNiはC
uよりもエッチングレートが小さいため、Niによるひ
さしが形成できる。
として絶縁性樹脂が被着でき、また導電箔を導電路とし
て分離する時は、裏返すことにより絶縁性樹脂を支持基
板にして分離加工できる。従って、導電箔と絶縁性樹脂
の必要最小限で製造できる。従来例で説明した如く、本
来回路を構成する上で必要としないプリント基板が要ら
なくなり、コスト的にも安価にできる。またプリント基
板が不要であること、導電路が絶縁性樹脂に埋め込まれ
ていること、更には絶縁性樹脂と導電箔の厚みの調整が
可能であることにより、非常に薄い実装基板が形成でき
るメリットもある。
(例えばハーフエッチング)は、導電路を個々に分離せ
ずに取り扱えるため、後の絶縁性樹脂の被覆工程に於い
て、作業性が向上する。
るため、実装された電子回路素子は、導電路の側面に当
たることなくずらすことができる。特に位置ずれして実
装された電子回路素子を水平方向にずらして配置し直す
ことができる。また電子回路素子の実装後、ロウ材が溶
けていれば、ずれて実装された電子回路素子は、溶けた
ロウ材の表面張力により、導電路上部に自ら戻ろうと
し、電子回路素子自身による再配置が可能となる。
導電路の表面を形成すると、導電路の周囲には絶縁性樹
脂の凹み部が形成される。よってリードが前記導電路上
に配置されれば、絶縁性樹脂からなる凹み部の側壁がス
トッパーとなって、電子回路素子のずれを防止できる。
また導電路からずれてリードが配置されても、リードは
絶縁性樹脂上に位置するので、水平にずらすことが可能
である。
る。
る。
説明する図である。
る。
る。
る図である。
る。
Claims (18)
- 【請求項1】 絶縁性樹脂に埋め込まれた導電路を有
し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
致させたことを特徴とした実装基板。 - 【請求項2】 絶縁性樹脂に埋め込まれた導電路を有
し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
致させ、前記導電路の側面を湾曲させたことを特徴とし
た実装基板。 - 【請求項3】 絶縁性樹脂に埋め込まれた導電路を有
し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
致させ、前記導電路裏面は、前記導電路を構成する第1
の材料と異なる第2の材料が形成されていることを特徴
とした実装基板。 - 【請求項4】 絶縁性樹脂に埋め込まれた導電路を有
し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
致させ、前記導電路裏面は、前記導電路を構成する第1
の材料と異なる第2の材料で形成され、前記第2の材料
によりひさしが形成されていることを特徴とした実装基
板。 - 【請求項5】 前記第1の材料は、Cuを主材料として
構成され、前記第2の材料は、NiあるいはAgを主材
料として構成されることを特徴とした請求項3または請
求項4に記載の実装基板。 - 【請求項6】 前記絶縁性樹脂は、単一の樹脂から成る
ことを特徴とした請求項1から請求項5のいずれかに記
載の実装基板。 - 【請求項7】 前記導電路表面は、前記絶縁性樹脂表面
よりも低く形成されることを特徴とした請求項1または
請求項6のいずれかに記載の実装基板。 - 【請求項8】 前記導電路は、電極、ボンディングパッ
ド、ダイパッド領域、または配線として用いられること
を特徴とした請求項1から請求項7のいずれかに記載の
実装基板。 - 【請求項9】 導電箔を用意し、少なくとも導電路と成
る領域を除いた前記導電箔を、前記導電箔の厚みよりも
薄く除去して分離溝を形成し、前記導電箔表面および前
記分離溝に絶縁性樹脂を付着し、前記導電箔の裏面を化
学的または物理的に除くことにより、前記分離溝によっ
て分離された導電路を形成することを特徴とした実装基
板の製造方法。 - 【請求項10】 前記導電箔の裏面を研削、研磨または
エッチングし、前記絶縁性樹脂の表面と前記導電路の表
面を実質的に一致させることを特徴とした請求項9に記
載の実装基板の製造方法。 - 【請求項11】 前記導電箔は、導電性の第1の材料の
上に導電性の第2の材料が形成され、前記分離溝が形成
された際に、前記第2の材料でひさしが形成されること
を特徴とした請求項9に記載の実装基板の製造方法。 - 【請求項12】 前記第1の材料は、Cuを主材料とし
て構成され、前記第2の材料は、Niを主材料として構
成されることを特徴とした請求項11に記載の実装基板
の製造方法。 - 【請求項13】 導電箔を用意し、導電路と成る領域に
耐食性の導電被膜を形成し、前記導電被膜をマスクとし
て、前記導電箔の厚みよりも薄く除去して分離溝を形成
し、前記導電箔表面および前記分離溝に絶縁性樹脂を付
着し、前記導電箔の裏面を化学的または物理的に除くこ
とにより、前記分離溝によって分離された導電路を形成
することを特徴とした実装基板の製造方法。 - 【請求項14】 前記耐食性の導電被膜として、Ag、
Au、PtまたはPdのいずれか一つが用いられる請求
項13に記載の実装基板の製造方法。 - 【請求項15】 前記絶縁性樹脂は、単一の樹脂から成
ることを特徴とした請求項9から請求項14のいずれか
に記載の基板の製造方法。 - 【請求項16】 前記導電路表面は、前記絶縁性樹脂表
面よりも低くなるように形成されることを特徴とした請
求項9から請求項15のいずれかに記載の実装基板の製
造方法。。 - 【請求項17】 絶縁性樹脂に埋め込まれた導電路を有
し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
致させた実装基板を用意し、 前記導電路に電子回路素子を実装し、前記電子回路素子
の位置をずらして再配置することを特徴とした電子回路
素子の実装方法。 - 【請求項18】 絶縁性樹脂に埋め込まれた導電路を有
し、前記絶縁性樹脂表面と前記導電路表面を実質的に一
致させた実装基板を用意し、 前記導電路と電子回路素子をロウ材を介して実装し、溶
融されたロウ材の表面張力により前記電子回路素子の位
置をずらして再配置することを特徴とした電子回路素子
の実装方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000020780A JP3643743B2 (ja) | 2000-01-28 | 2000-01-28 | 実装基板 |
EP00308680A EP1122988A3 (en) | 2000-01-28 | 2000-10-03 | Mounting board, method of manufacturing the same and method of mounting electronic-circuit element |
KR10-2001-0002045A KR100516867B1 (ko) | 2000-01-28 | 2001-01-13 | 실장 기판, 실장 기판의 제조 방법 및 전자 회로 소자의실장 방법 |
CNB011033207A CN1245854C (zh) | 2000-01-28 | 2001-01-31 | 安装底板及其制造方法以及电子电路元件的安装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000020780A JP3643743B2 (ja) | 2000-01-28 | 2000-01-28 | 実装基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004342656A Division JP2005072622A (ja) | 2004-11-26 | 2004-11-26 | 実装基板の製造方法および電子回路素子の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210934A true JP2001210934A (ja) | 2001-08-03 |
JP3643743B2 JP3643743B2 (ja) | 2005-04-27 |
Family
ID=18547288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000020780A Expired - Fee Related JP3643743B2 (ja) | 2000-01-28 | 2000-01-28 | 実装基板 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1122988A3 (ja) |
JP (1) | JP3643743B2 (ja) |
KR (1) | KR100516867B1 (ja) |
CN (1) | CN1245854C (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019321A (ja) * | 2004-06-30 | 2006-01-19 | Toray Eng Co Ltd | 回路基板及びその製造方法 |
JP2007281189A (ja) * | 2006-04-06 | 2007-10-25 | Matsushita Electric Works Ltd | 金属ベース回路板及びその製造方法、実装部品、モジュール |
US7671520B2 (en) | 2004-09-03 | 2010-03-02 | Sumitomo Chemical Co., Ltd. | Display device with birefringent substrate |
WO2010147059A1 (ja) * | 2009-06-18 | 2010-12-23 | Jx日鉱日石金属株式会社 | 電子回路及びその形成方法並びに電子回路形成用銅張積層板 |
US12083623B2 (en) | 2013-06-09 | 2024-09-10 | Apple Inc. | Laser-formed features |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101772273B (zh) * | 2009-01-07 | 2012-05-23 | 日月光半导体制造股份有限公司 | 基板结构及其制造方法 |
CN104320909B (zh) * | 2014-10-27 | 2017-06-30 | 皆利士多层线路版(中山)有限公司 | 高阶梯铜电路板及其制作方法 |
DE102015205431A1 (de) * | 2015-03-25 | 2016-09-29 | Sivantos Pte. Ltd. | Verfahren zur Herstellung einer Schaltung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2938939A (en) * | 1956-05-31 | 1960-05-31 | Robert J Malcolm | Printed circuit panel |
CA1011002A (en) * | 1974-05-16 | 1977-05-24 | Minnesota Mining And Manufacturing Company | Method for making printed circultry |
DE2649250A1 (de) * | 1976-01-23 | 1977-07-28 | Synthane Taylor Corp | Traeger fuer elektrische schaltkreise und verfahren zur herstellung eines derartigen traegers |
US4385202A (en) * | 1980-09-25 | 1983-05-24 | Texas Instruments Incorporated | Electronic circuit interconnection system |
IT1150519B (it) * | 1981-04-03 | 1986-12-10 | Gen Electric | Procedimento per fabbricare un pannello di circuito stampato e pannello laminato a rivestimento metallico ottenuto da esso |
JP3452678B2 (ja) * | 1995-03-03 | 2003-09-29 | 三菱電機株式会社 | 配線構成体の製造方法 |
JP2002503878A (ja) * | 1997-12-05 | 2002-02-05 | リア オートモーティヴ ディアボーン インコーポレイテッド | プリント回路及び製造方法 |
EP1122778A3 (en) * | 2000-01-31 | 2004-04-07 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
-
2000
- 2000-01-28 JP JP2000020780A patent/JP3643743B2/ja not_active Expired - Fee Related
- 2000-10-03 EP EP00308680A patent/EP1122988A3/en not_active Withdrawn
-
2001
- 2001-01-13 KR KR10-2001-0002045A patent/KR100516867B1/ko not_active IP Right Cessation
- 2001-01-31 CN CNB011033207A patent/CN1245854C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019321A (ja) * | 2004-06-30 | 2006-01-19 | Toray Eng Co Ltd | 回路基板及びその製造方法 |
US7671520B2 (en) | 2004-09-03 | 2010-03-02 | Sumitomo Chemical Co., Ltd. | Display device with birefringent substrate |
JP2007281189A (ja) * | 2006-04-06 | 2007-10-25 | Matsushita Electric Works Ltd | 金属ベース回路板及びその製造方法、実装部品、モジュール |
JP4631785B2 (ja) * | 2006-04-06 | 2011-02-16 | パナソニック電工株式会社 | 金属ベース回路板及びその製造方法、実装部品、モジュール |
WO2010147059A1 (ja) * | 2009-06-18 | 2010-12-23 | Jx日鉱日石金属株式会社 | 電子回路及びその形成方法並びに電子回路形成用銅張積層板 |
US12083623B2 (en) | 2013-06-09 | 2024-09-10 | Apple Inc. | Laser-formed features |
Also Published As
Publication number | Publication date |
---|---|
EP1122988A3 (en) | 2004-03-24 |
CN1316872A (zh) | 2001-10-10 |
JP3643743B2 (ja) | 2005-04-27 |
KR20010077982A (ko) | 2001-08-20 |
EP1122988A2 (en) | 2001-08-08 |
CN1245854C (zh) | 2006-03-15 |
KR100516867B1 (ko) | 2005-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
JP3639514B2 (ja) | 回路装置の製造方法 | |
US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
JP2004119726A (ja) | 回路装置の製造方法 | |
JP2004119727A (ja) | 回路装置の製造方法 | |
JP3869849B2 (ja) | 半導体装置の製造方法 | |
JP3574026B2 (ja) | 回路装置およびその製造方法 | |
JP2001210934A (ja) | 実装基板、実装基板の製造方法および電子回路素子の実装方法 | |
JP3561683B2 (ja) | 回路装置の製造方法 | |
JP2001257291A (ja) | 回路装置 | |
JP2001217372A (ja) | 回路装置およびその製造方法 | |
JP4679000B2 (ja) | 板状体 | |
JP2001274282A (ja) | 半導体装置 | |
JP2002026186A (ja) | 半導体装置 | |
JP3634709B2 (ja) | 半導体モジュール | |
JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
JP3574025B2 (ja) | 回路装置およびその製造方法 | |
JP4698080B2 (ja) | 回路装置の製造方法 | |
JP2001250884A (ja) | 回路装置の製造方法 | |
JP2005072622A (ja) | 実装基板の製造方法および電子回路素子の実装方法 | |
JP2005026636A (ja) | 半導体装置及びその製造方法 | |
JP2001274313A (ja) | 半導体装置およびその製造方法 | |
JP3691328B2 (ja) | 回路装置および回路モジュール | |
JP2005175509A (ja) | 回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |