CN1245854C - 安装底板及其制造方法以及电子电路元件的安装方法 - Google Patents

安装底板及其制造方法以及电子电路元件的安装方法 Download PDF

Info

Publication number
CN1245854C
CN1245854C CNB011033207A CN01103320A CN1245854C CN 1245854 C CN1245854 C CN 1245854C CN B011033207 A CNB011033207 A CN B011033207A CN 01103320 A CN01103320 A CN 01103320A CN 1245854 C CN1245854 C CN 1245854C
Authority
CN
China
Prior art keywords
conducting wire
insulating resin
mentioned
base plate
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011033207A
Other languages
English (en)
Other versions
CN1316872A (zh
Inventor
坂本则明
小林义幸
阪本纯次
真下茂明
大川克实
前原荣寿
高桥幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1316872A publication Critical patent/CN1316872A/zh
Application granted granted Critical
Publication of CN1245854C publication Critical patent/CN1245854C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

当在导电箔70上形成分离沟72之后，将该导电箔70作为支持底板覆盖绝缘树脂50，翻转后，将绝缘树脂50作为支持底板对导电箔进行研磨分离出导电线路。因此，可以使用最小限度的必要的材料来进行构成和制造。此外，将导电线路51埋入绝缘树脂50中，使导电线路51的侧面弯曲，或设置遮檐，由此可以实现能够防止导电线路51脱出的底板。

Description

安装底板及其制造方法以及 电子电路元件的安装方法
本发明涉及安装底板、安装底板的制造方法及电子电路元件的安装方法，特别涉及将导电线路埋入绝缘树脂中的具有大致平坦的表面的安装底板、安装底板的制造方法及电子电路元件的安装方法。
以往，装在电子仪器中的电子电路装置是将电子电路元件安装在形成有导电线路的印刷底板、陶瓷底板上而构成的，例如，从印刷底板的制作到电子电路元件的安装是经过如图15的工序形成的。
首先，如图15A所示，准备一块成为导电线路101的支持部件的支持底板102。该支持底板102是玻璃纤维充填环氧树脂的树脂板，厚度是1mm左右。
接着，如图15B所示，将涂敷有粘接性树脂103的铜箔104压在或热压在上述支持底板102上，并使其贴合在一起。该铜箔104的厚度一般是18μm、35μm。
接着，如图15C所示，通过在上述铜箔104制作布线图形，形成导电线路101，完成在1mm厚的支持底板102上贴合具有18μm或35μm厚的导电线路101的印刷底板105。
最后，如图15D所示，安装电子电路元件105。这里，105A是用通常的转移模塑封装的封装体，在半导体芯片的周围涂敷树脂层，从该树脂层的侧面引出外部连接用的引线端子。此外，105B是BGA、CSP等倒装型半导体装置，在芯片表面形成外部连接用的焊接点。105C是片状电容、片状电阻等无源元件。
利用上述制造方法完成电子电路装置的制作，通过导电线路使电子电路元件实现电连接，从而形成指定的电路。
将这些电子电路元件105安装在印刷底板105上所构成的电子电路装置可以装在便携式电话等小型、轻便的电子仪器中，因此，能满足轻薄短小的要求。
但是，由印刷底板、金属底板或陶瓷底板等形成的支持底板102的厚度是1mm，这就限制了其进一步的变薄。而且，底板上安装电子电路元件而构成的电子电路装置因有支持底板的厚度，故存在整体变厚、尺寸变大、不能减轻重量、不能使电子仪器的整体尺寸变小的问题。
此外，当把电子电路元件组合成电路时，所需最小限度的构成要素是电路元件105和导电线路等连接件，支持底板102是不必要的。但是，在如图15那样的的制造方法中，为了加工铜箔104，则必需使用该支持底板102，不能省略。可以说，在陶瓷底板或桡性底板上形成导电线路时也一样。
此外，因导电线路仅仅是覆盖在支持底板上，故存在导电线路剥落或翘起的问题。特别是，对于接触面积非常小的焊盘，其剥落更厉害，并且，对于细长的导线，其翘起和剥落也很厉害。
此外，如图15D，电子电路元件105的电极不能以很高的精度安装在上述导电线路上，有时会出现偏离导电线路的情况。这时，因导电线路的厚度是18μm或35μm，故存在已安装的电子电路元件不能水平挪动的问题。这时，作业者必须将电子电路元件105A取出来重新安装。
本发明是鉴于上述实际情况提出的，其目的在于提供一种小型、安装容易而且精度高、可靠性好的安装底板。
本发明鉴于上述课题，第1，具有埋入绝缘树脂的导电线路，通过使上述绝缘树脂的表面和上述导电线路的表面实际上一致来解决上述问题。
因为是使导电线路和绝缘树脂在同一面上形成，故已安装的电子电路元件可以不会接触到导电线路的侧面而移动。特别是，可以将错位安装的电子电路元件在水平方向挪动，重新配置。此外，电子电路元件安装后，若焊料熔化，装偏了的电子电路元件就会因溶化的焊料的表面张力而自己回到导电线路的上面，从而可以实现电子电路本身的重新配置。
第2，具有埋入绝缘树脂的导电线路，通过使上述绝缘树脂的表面和上述导电线路的表面实际上一致并使上述导电线路的侧面弯曲而解决上述问题。
特别是，因导电线路的侧面弯曲，故可以产生锚定效应，可以防止导电线路的脱出。特别是，对于细长的导线，由于上述弯曲结构，故可以防止其翘起和剥落。
第3，具有埋入绝缘树脂的导电线路，通过使上述绝缘树脂的表面和上述导电线路的表面实际上一致并且在上述导电线路的背面形成与构成上述导电线路的第1材料不同的第2材料而解决上述问题。
一般，因绝缘树脂和第1材料的热膨胀系数的差异而使安装底板本身翘起，并使导电线路弯曲或剥落。此外，因第1材料的热传导率比绝缘树脂的热传导率好，故当温度上升时第1材料首先膨胀。因此，通过覆盖热膨胀系数比第1材料小的第2材料，可以防止导电线路的翘起、剥落和安装底板的弯曲。特别是，当第1材料采用Cu时，第2材料可以采用Ag或Ni等。
第4，具有埋入绝缘树脂的导电线路，通过使上述绝缘树脂的表面和上述导电线路的表面实际上一致并且在上述导电线路的背面形成与构成上述导电线路的第1材料不同的第2材料，由上述第2材料形成遮檐而解决上述问题。
通过在导电线路的表面形成由第2材料形成的覆膜，可以在导电线路上形成固定的遮檐。因此，与第2解决手段一样，可以产生锚定效应，能够防止导电线路的翘起和脱出。
第5，通过上述第1材料采用以Cu为主的材料构成，上述第2材料采用以Ag或Ni为主的材料构成而解决上述问题。Cu和Ni可以使用氯化二铁或氯化二铜等腐蚀液进行腐蚀得到，此外，因Ni比Cu腐蚀慢，故可以形成Ni的遮檐。此外，因Ag和Cu可以有选择地进行腐蚀，故能够形成遮檐。
第6，通过上述绝缘树脂由单一的树脂形成而解决上述问题。
在如图12的先有的构造中，为了防止导电线路101的剥落，需要有别的树脂来覆盖导电线路。但是，这里，因为要使导电线路埋入绝缘树脂内、或使导电线路的侧面具有锚定效应，故可以由单一的绝缘树脂和导电线路构成。
第7，为了解决上述问题，上述导电线路的表面形成得比上述绝缘树脂表面低。
当在下方位置形成导电线路时，在导电线路的周围便形成绝缘树脂的凹部。因此，若在上述导电线路上配置引线，绝缘树脂凹部的侧壁便变成引线的挡板，所以能防止电子电路元件位置偏移。此外，即使引线偏离导电线路，因引线位于绝缘树脂上方，故可以水平挪动。
第8，为了解决上述问题，将上述导电线路作为电极、焊接点、缓冲垫(tie-pad)区或布线使用。
第9，为了解决上述问题，备有导电箔，将至少除了成为导电线路的区域的上述导电箔去掉一部分，该部分比上述导电箔的厚度薄，从而形成分离沟，在上述导电箔的表面和上述分离沟上附着绝缘树脂，通过用化学或物理的方法除去上述导电箔的背面，形成由上述分离沟分离的导电线路。
若按照本方法，构成材料可以用最小限度的导电箔和绝缘树脂制造，而且，可以将成为导电线路的材料(即导电箔)作为支持底板覆盖绝缘树脂，此外，在将导电箔作为导电线路分离时，可以将绝缘树脂作为支持底板进行分离加工。因此，正如在先有例所说明的那样，不必在构成原来的电路之外再加上印刷底板，还可以降低成本。此外，因不需要印刷底板而且导电线路埋在绝缘树脂里面，故具有可以通过调整绝缘树脂和导电箔的厚度形成非常薄的底板的效果。
此外，因使导电箔变薄的工序(例如半腐蚀法)可以不用将导电线路一个一个分离开来进行，故可以提高后续的绝缘树脂涂敷工序的工作效率。
第10，为了解决上述问题，对上述导电箔的背面进行切削、研磨或腐蚀，使上述绝缘树脂的表面和上述导电线路的表面实际上一致。
通过对导电箔的背面进行切削或腐蚀直到露出绝缘树脂，可以使上述绝缘树脂的表面和上述导电线路的表面一致，因此，其后的电子电路元件的安装和再配置就变得容易了。
第11，为了解决上述问题，上述导电箔在导电的第1材料上形成导电的第2材料，在形成上述分离沟时，使用上述第2材料形成遮檐。
当分离导电线路时，因如图3所示那样在导电线路的背面形成遮檐，故能够产生遮檐的锚定效果。
第12，为了解决上述问题，上述第1材料采用以Cu为主要材料构成，上述第2材料采用以Ni为主要材料构成。当用氯化二铁、氯化二铜的腐蚀液形成导电线路时，Ni的腐蚀速度慢，故形成Ni的遮檐。
第13，为了解决上述问题，备有导电箔，在成为导电线路的区域形成耐腐蚀的导电覆膜，将上述导电覆膜作为掩膜，将上述导电箔去掉一部分，该部分比上述导电箔的厚度薄，从而形成分离沟，在上述导电箔的表面和上述分离沟上附着绝缘树脂，通过用化学或物理的方法除去上述导电箔的背面，形成由上述分离沟分离的导电线路。
第14，为了解决上述问题，作为上述耐腐蚀的导电覆膜，使用Ag、Au、Pt或Pd中任何一种金属。
例如，若将成为导电线路的部分涂敷一层对腐蚀液具有耐腐蚀性的Ag，则该Ag覆膜便成为保护膜，可以不使用保护膜就能形成分离沟。这与其它导电覆膜是一样的。而且，该耐腐蚀的导电覆膜可以直接用来作为缓冲垫和焊接点。
例如，Ag可以与Au粘接，也可以涂敷焊料。此外，若在芯片背面涂敷有Au，则可以直接使其与Ag热压在一起。此外，Ag可以与焊料粘接，也可以与细Au丝粘接。因此，可以直接将该覆膜作为缓冲垫和焊接点使用。
第15，为了解决上述问题，上述绝缘树脂由单一树脂形成。
第16，为了解决上述问题，上述导电线路表面形成得比上述绝缘树脂表面低。
第17，具有埋入绝缘树脂的导电线路，备有上述绝缘树脂的表面和上述导电线路的表面实际上一致的安装底板，
为了解决上述问题，将电子电路元件安装在上述导电线路上，挪动上述电子电路元件的位置进行再配置。
因导电线路的表面和绝缘树脂的表面实际上一致，故即使电子电路元件的安装位置不对，也可以通过简单的挪动进行纠正。
第18，具有埋入绝缘树脂的导电线路，备有上述绝缘树脂的表面和上述导电线路的表面实际上一致的安装底板，
为了解决上述问题，通过焊料将电子电路元件安装在上述导电线路上，利用熔化的焊料的表面张力使上述电子电路元件的位置发生挪动从而进行再配置。
即使电子电路元件的位置放置得不对，只要焊料处在熔融状态，就能够自然地对其进行再配置，所以，可以减小安装装置或作业者的再配置作业。
图1是说明本发明的安装底板的图。
图2是说明本发明的安装底板的制造方法的图。
图3是说明本发明的安装底板的制造方法的图。
图4是图3的斜视图。
图5是说明已安装电子电路元件的本发明的安装底板的图。
图6是说明本发明的安装底板的图。
图7是说明本发明的安装底板的制造方法的图。
图8是说明本发明的安装底板的制造方法的图。
图9是说明本发明的安装底板的图。
图10是说明已安装电子电路元件的安装底板的图。
图11是说明本发明的安装底板的图。
图12是说明本发明的安装底板的图。
图13是说明本发明的安装底板的图。
图14是说明本发明的变形例的安装底板的图。
图15是说明现有技术的安装底板的制造方法的图。
说明安装底板的第1实施形态
首先，参照图1说明本发明的安装底板的构造。图中的波浪线将图分成左侧和右侧两部分，分别表示不同构造的实施形态。
在图1的左侧，给出了具有埋入绝缘树脂50的导电线路51并且使上述绝缘树脂50的表面和导电线路51的表面一致的安装底板52。
本构造由多个导电线路51和埋入了该导电线路51的绝缘树脂2种材料构成，在导电线路51之间设有由该绝缘树脂50形成的间隔部72A。而且该间隔部72A的表面和导电线路51的表面实际上一致。
作为绝缘树脂可以使用环氧树脂、聚酰亚胺树脂等热硬化树脂和硫化聚苯等热可塑性树脂。此外，作为导电线路51可以使用以Cu为主要材料的导电箔、以Al为主要材料的导电箔、或由Fe-Ni等合金形成的导电箔。
本构造的特征在于绝缘树脂50的表面和导电线路51的表面实际上一致。因没有台阶差，故具有可以直接水平移动已安装的电子电路元件53的特征。该特征在后面的图5中叙述。
说明安装底板的第2实施形态
其次，说明图1右侧所示的安装底板52。
该安装底板52具有埋入绝缘树脂50的导电线路51，上述绝缘树脂50的表面和导电线路51的表面一致。此外，该安装底板52在上述导电线路51的背面，形成与构成导电线路51的第1材料不同的第2材料。
此外，本构造实际上与图1左侧的构造相同，但在导电线路51的背面形成第2材料。因此，除了图1的右侧已说明过的特征之外，还具有以下2个特征。
第1特征在于设置第2材料用来防止导电线路和安装底板翘起。
一般，因绝缘树脂和第1材料的热膨胀系数的差异而使安装底板本身翘起，还使导电线路弯曲或剥落。此外，因第1材料的热传导率比绝缘树脂的热传导率好，故当温度上升时第1材料首先膨胀。因此，通过覆盖热膨胀系数比第1材料小的第2材料，可以防止导电线路的翘起、剥落和安装底板的弯曲。特别是，当第1材料采用Cu时，第2材料可以采用Ag或Ni等。
第2特征在于具有由第2材料产生的锚定效果。由第2材料形成遮檐71，而且因覆盖在导电线路51上的遮檐71埋入绝缘树脂50，故产生锚定效果，可以防止导电线路51的脱出。
说明安装底板的第3实施形态
接着，说明图6左侧所示的安装底板60。该安装底板60具有埋入绝缘树脂50的导电线路51，上述绝缘树脂50的表面和导电线路51的表面一致。此外，埋入安装底板60中的电线路51的侧面呈弯曲构造。
除了弯曲构造外，实际上与图1左侧所示的安装底板52相同，所以，只说明该弯曲构造。
该弯曲构造利用非各向异性的腐蚀形成。特别在导电线路51的侧面，形成上方或下方的侧面比规定位置向外突出的构造，所以，因该弯曲构造而产生锚定效果，具有防止导电线路51脱出的特征。关于弯曲构造，在后面的制造方法的说明中可以更加清楚。
说明安装底板的第4实施形态
接着，说明图6右侧所示的安装底板60。该安装底板60与图6的左侧相比，只是导电线路背面的遮檐71不同，其余实际上完全相同。
根据迄今为止的说明可知，用来产生锚定效果的主要有2种结构。一种结构是遮檐71，另一种结构是导电线路51的侧面弯曲的结构。在本安装底板60中，通过采用该两种结构来进一步防止导电线路51的脱出。此外，在70μm的Cu箔上覆盖1μm到7μm厚的Ni，用氯化二铁或氯化二铜进行湿腐蚀，这时，遮檐(突出部分)71的长度大约是5～15μm。
说明安装底板的第5实施形态
接着，说明图9左侧所示的安装底板61。
该安装底板60具有埋入绝缘树脂50的导电线路51，导电线路51的表面形成得比上述绝缘树脂50的表面低。再有，除了该导电线路51的表面较低之外，和图1的左侧实际上相同。
该安装底板61的特征在于该导电线路51的表面形成得较低。若将电子电路元件的引线端子适当地配置在该较低的导电线路51上，由于形成了低洼部63，引线端子55的连接部与低洼部63的侧壁接触，故具有不会产生偏差的特征。再有，详细情况有图10B的说明。
说明安装底板的第6实施形态
接着，说明图9右侧所示的安装底板61。
该安装底板61具有埋入绝缘树脂50的导电线路51，导电线路51的表面形成得比上述绝缘树脂50的表面低。而且，在导电线路51的背面形成与第1材料不同的第2材料，并形成遮檐71。再有，除了形成遮檐71这一点之外，和图9的左侧实际上相同。
该安装底板61的特征在于：因该导电线路51的表面形成得较低，所以，当将电子电路元件适当地配置在导电线路51上时，该电子电路元件的引线端子与低洼部63的侧壁接触，不会产生偏差，进而，因遮檐的锚定效果故导电线路51不会脱出。
此外，作为其变形例，也可以如图10所示那样，只在与缓冲垫、即放置芯片的区域相当的部分使导电线路形成得较低。若按照该构成，因芯片53表面的高度低，故能够防止焊接点与芯片表面接触而形成短路。
说明安装底板的第7实施形态
接着，说明图11左侧所示的安装底板62。该安装底板62具有埋入绝缘树脂50的导电线路51，导电线路51的表面形成得比上述绝缘树脂50的表面低。而且，导电线路51的侧面呈弯曲构造。再有，除了该导电线路51的表面较低之外，和图6的左侧实际上相同。
该安装底板62的特征在于：因该导电线路51的表面形成得较低，所以，当将电子电路元件适当地配置在导电线路51上时，该电子电路元件的引线端子55与低洼部63的侧壁接触，不会产生偏差，进而，因弯曲构造故导电线路51不会脱出。
说明安装底板的第8实施形态
接着，说明图11右侧所示的安装底板62。该安装底板62具有埋入绝缘树脂50的导电线路51，导电线路51的表面形成得比上述绝缘树脂50的表面低。而且，导电线路51的侧面呈弯曲构造，同时，形成遮檐71。再有除了形成遮檐这一点之外，与图11的左侧实际上相同，除了导电线路51形成得比绝缘树脂50低之外，和图6的右侧实际上相同。
该安装底板62的特征在于：因该导电线路51的表面形成得较低，所以，当将电子电路元件适当地配置在导电线路51上时，该电子电路元件的引线端子55与低洼部63的侧壁接触，不会产生偏差，此外，因弯曲构造和遮檐结构故导电线路51不会脱出。
接着参照图4叙述形成什么样的导电线路。该导电线路51可以形成各式各样的图形，所以，可作为各种电极、缓冲垫、焊接点或布线。特别是，该导电线路用来布线非常有意义。即，若考虑混合底板、印刷底板的布线图形，有细长的、从底板的一端到另一端延伸的布线。该细长的布线存在加热后容易翘起和反复加热后容易剥落的问题。此外，对于焊接点等尺寸小的导体，因接触面积小故容易剥落。但是，在本发明中，通过将导电线路51埋入绝缘树脂50中、使其侧面形成弯曲构造和(或)形成遮檐，来产生锚定效果，所以能够解决这些问题。上述的所有安装底板可以说都具有这一特征。
说明安装底板的制造方法的第1实施形态
其次，使用图2的左侧、图3的左侧和图1的左侧说明安装底板52的制造方法。
首先，如图2所示，准备片状的导电箔70。该导电箔70在考虑其焊料的附着性、焊接性、电镀性的基础上选择其材料。作为材料，可以采用以Cu为主要材料的导电箔、以Al为主要材料的导电箔和由Fe-Ni等合金形成的导电箔等。
导电箔的厚度若考虑后面的腐蚀，最好是10μm～300μm，这里，采用70μm(2盎司)的铜箔。但是，即使300μm以上或10μm以下也基本上可用。如后面所述那样，只要能形成比导电箔的厚度浅的分离沟72B就行。
再有，片状导电箔70可以按指定的宽度卷成滚筒的形状，使用时将其输送到后述的各工序中，也可以裁成规定的大小尺寸，再输送到后述的各工序中。
接下来的工序是，将至少除了成为导电线路51的区域之外的导电箔70去掉比导电箔70的厚度薄的一层。再下来的工序是，在由该去除工序形成的分离沟72B和导电箔70上覆盖绝缘树脂50。
例如，在Cu箔70上形成光致抗蚀剂，并在光致抗蚀剂上绘成图形，以使除了成为导电线路的区域之外的导电箔70露出来，再通过上述光致抗蚀剂进行腐蚀。
利用腐蚀形成的分离沟72的深度例如是50μm，因其侧面变成粗糙面故能够提高其与绝缘树脂50的粘接性能。
此外，这里的分离板72的侧壁虽然示意性地都用直线示出，但因除去方法不同，其构造也不同。该去除工序可以采用湿腐蚀、干腐蚀、激光蒸发和切割等方法。此外，也可以将铜箔压瘪。当采用湿腐蚀时，可以主要使用氯化二铁或氯化二铜，或将上述导电箔浸入腐蚀液中，或用该腐蚀液进行喷淋。因这里的湿腐蚀一般是非各向异性腐蚀，故侧面呈弯曲构造。详细情况在图6～图8的制造方法中说明。
此外，当采用干腐蚀时，可以各向异性或非各向异性地进行腐蚀。现在，虽然不能用反应性离子腐蚀除去Cu，但可以用溅射除去。此外，可以根据溅射的条件进行各向异性或非各向异性腐蚀。
此外，对于激光方法，可以直接使用激光形成分离沟，不需要腐蚀用的掩蔽。
此外，对块切割方法，不能形成曲折复杂的图形，但可以形成格子状的分离沟。
再有，在图2的左侧，若有选择地对将成为导电线路的部分覆盖耐腐蚀液的导电覆膜，该导电覆膜将成为腐蚀保护膜，不使用保护膜就能腐蚀出分离沟。作为该导电覆膜的材料可以考虑Ag、Au、Pt或Pd等。而且，这些耐腐蚀的导电膜具有可以直接用作为缓冲垫或焊接点的特征。
例如，Ag可以与Au粘接，还可以与焊料粘接。因此，若芯片背面覆盖有Au覆膜，则可以直接将芯片热压在Ag覆膜上，此外，还可以通过焊接等用的焊料来固定芯片。此外，因在Ag的导电覆膜上可以粘接Au的细导线，故还能够进行引线焊接。因此，具有可以将这些导电覆膜直接用作为缓冲垫或焊接点的效果。
另一方面，在上述导电箔70和分离沟72B上附着绝缘树脂50的工序可以利用传递模塑、注入模塑或浸渍实现。作为树脂材料，可以通过环氧树脂、聚酰亚胺树脂等热硬化树脂进行传递模塑实现，也可以通过硫化聚苯等热可塑性树脂进行注入模塑实现。
在本实施形态中，覆盖在导电箔70表面上的绝缘树脂的厚度大约为10μm。该厚度在考虑强度的基础上可厚可薄。
本工序的特征在于：当覆盖绝缘树脂50时，成为导电线路的导电箔70变成支持底板。过去，如图15所示那样，采用本来不必要的支持底板102来形成导电线路101，但在本发明中，成为支持底板的导电箔70是作为电极材料所必要的材料。因此，具有能够尽量节省原材料的效果，可以降低成本。
此外，因形成的分离沟72B比导电箔的厚度浅，故导电箔70作为导电线路50不是一个一个分离开的。因此，当把片状的导电箔70作为一体进行绝缘树脂模塑时，具有模具的搬送和安装作业都非常容易的特征。(参照图3的左侧)
接着，如图1所示，进行用化学或物理的方法除去导电箔70的背面从而分离导电线路51的工序。在图3中，导电箔70位于下方，但在图1中，因从上面开始除去导电箔70故使其反转过来。在这里，上述去除工序利用研磨、切削、腐蚀或激光蒸发等进行。在实验中，利用研磨装置或切削装置将整个面切削30μm，使其露出绝缘树脂50。结果，分离出约40μm厚的导电线路51。此外，也可以在露出绝缘树脂50之前对导电箔70的整个面进行湿腐蚀，然后，利用研磨或切削装置对整个面进行切削，露出绝缘树脂50。进而，也可以在露出绝缘树脂50之前利用研磨或切削装置进行整个面的切削，然后，对导电箔70的整个面进行湿腐蚀，露出绝缘树脂50。
结果，就形成了导电线路51的表面从绝缘树脂50中露出来的构造。图4示出了该状态。图4A是作为晶体管的安装底板应用的例子，图4B是通过安装多个电子电路元件并设置布线H作为构成电路的安装底板而应用的例子。它们都是先准备一块大的底板，形成矩阵形状，在电子电路元件安装前或安装后沿虚线的地方切开。但是，也可以直接用大块底板作成电路来使用。
此外，能够实现将导电线路51埋入绝缘树脂50中使绝缘树脂50的表面和导电线路51的表面一致的平坦的安装底板。
本工序的特征在于能够将绝缘树脂50作为支持底板来使用并分离导电线路51。绝缘树脂50作为将导电线路51埋入的材料是必需的材料，不象图12C所示的先有的制造方法那样，需要使用不必要的支持底板102。因此，具有能够以最小限度的材料进行制造从而能够降低成本的特征。
再有，从导电线路51的背面算起的绝缘树脂的厚度可以在前面附着绝缘树脂的工序中调整。因此，作为安装底板52的厚度具有可厚可薄的特征。这里是将40μm的导电线路51埋入140μm厚的绝缘树脂50中的安置底板。(参照图1)
说明安装底板的制造方法的第2实施形态
其次，使用图2的右侧、图3的右侧和图1的右侧说明具有遮檐71的安装底板52的制造方法。再有，除了覆盖第2材料58之外，与图2的左侧、图3的左侧和图1的左侧实际上一样，所以，省略详细的说明。
首先，如图2的右侧所示，准备一块在由第1材料形成的导电箔70上覆盖了腐蚀速度慢的第2材料58的导电箔70。
例如，当在Cu箔上覆盖Ni时，可以用氯化二铁或氯化二铜对Cu和Ni进行一次腐蚀，最好利用腐蚀速度的差异形成Ni的遮檐71。粗的实线代表Ni58，其膜厚最好是1～10μm左右。此外，Ni的膜厚越厚，越容易形成遮檐71。
此外，第2材料也可以覆盖第1材料和可进行选择腐蚀的材料。这时，首先，在由第2材料形成的覆膜上形成图案，以便将导电线路51的形成区覆盖，若将该覆膜作为掩膜对由第1材料形成的覆膜进行腐蚀，就能够形成遮檐。作为第2材料可以考虑Ai、Ag、Au等。
接下来的工序是，将至少除了成为导电线路51的区域的导电箔70去掉比导电箔70的厚度薄的一层。接着，进行将绝缘树脂50覆盖在利用该去除工序形成的分离沟72B和导电箔70上的工序。
也可以在Ni 58的上面形成光致抗蚀剂，并将光致抗蚀剂作成图案，以使除了成为导电线路51的区域之外的Ni露出，再通过上述光致抗蚀剂进行腐蚀。
若象上述那样采用氯化二铁、氯化二铜的腐蚀液进行腐蚀，因Ni的腐蚀速度比Cu的腐蚀速度慢，故在腐蚀过程中会出现遮檐71。
再有，将绝缘树脂50覆盖在上述导电箔50和分离沟72B上的工序以及采用化学和(或)物理的方法除去导电箔70的背面并分离出导电线路51的工序(图1)，其制造方法和前面相同，故省略其说明。
说明安装底板的制造方法的第3实施形态
其次，参照图7的左侧、图8的左侧和图6的左侧说明导电线路侧面弯曲的安装底板60的制造方法。
首先，如图7的左侧所示，准备一块片状的导电箔70。这里，为了进行非各向异性腐蚀并形成侧面弯曲的构造，采用70μm(2盎司)的铜箔。若其太薄，则因腐蚀速度快，分离沟72B可能会贯穿导电箔70达到其背面，所以，必需考虑到这一点。
接下来的工序是，将至少除了成为导电线路51的区域的导电箔70去掉比导电箔70的厚度薄的一层。接着，进行利用该去除工序形成分离沟72B然后将绝缘树脂50覆盖在导电箔70和上述分离沟72上的工序。
例如，在图8A的左侧，在铜箔70上形成光致抗蚀剂并将光致抗蚀剂作成图案，以使除了成为导电线路51的区域之外的导电箔70露出，再通过上述光致抗蚀剂进行腐蚀。
在本制造方法中，利用湿腐蚀或干腐蚀进行非各向异性腐蚀，具有其侧面变成粗糙面而且弯曲的特征。再有，利用腐蚀形成的分离沟72的深度大约是50μm。
在湿腐蚀的情况下，腐蚀液采用氯化二铁或氯化二铜，或者将上述导电箔浸在该腐蚀液中，或者喷淋该腐蚀液。
特别是，如图8B所示，在成为腐蚀掩蔽的光致抗蚀剂PR的正下方，横向的腐蚀难于推进，而对比这更深的部分可以进行横向腐蚀。如图所示，从分离沟72B的侧面的某位置开始越往上，与该位置对应的开口部的口径越小，形成倒锥形构造，变成具有锚形结构的构造。此外，通过采用喷淋方法，因向深度方向进行腐蚀，抑制了横向腐蚀，所以该锚形结构很明显。
此外，在图7的左侧，对与导电线路对应的部分进行Ag、Au、Pd、Pt等金属的电镀，并将该金属作为掩蔽进行湿腐蚀，也可以根据上述原理形成同样的锚形结构。
另一方面，将绝缘树脂50覆盖上述导电箔70和分离沟72B的工序可以通过转移模塑、注入模塑或浸渍来实现。作为树脂材料，可以通过环氧树脂、聚酰亚胺树脂等热硬化树脂进行转移模塑实现，也可以通过硫化聚苯等热可塑性树脂进行注入模塑实现，导电箔70覆盖厚度大约为100μm。该厚度在考虑强度的基础上可厚可薄。
本工序的特征在于：当覆盖绝缘树脂50时，成为导电线路的导电箔70就成为支持底板。过去，如图15所示那样，采用本来不必要的支持底板102来形成导电线路101，但在本发明中，因导电箔70是作为电极材料所必要的材料，故与过去的制造方法相比具有能够尽量节省原材料的效果。此外，因形成的分离沟72B比导电箔的厚度浅，故作为导电线路不是一个一个分离开的。因此，当把片状的导电箔70作为一体进行加工时，具有模具的搬送和安装作业都非常容易的特征。(参照图8的左侧)
接着，如图6的左侧所示，进行用化学或物理的方法除去导电箔70的背面从而分离导电线路51的工序。在图8A中，导电箔70位于下方，但在图6中，因从上面开始除去导电箔70，故使其反转过来。在这里，上述去除工序利用研磨、切削、腐蚀或激光蒸发等进行。
在这里，利用研磨装置或切削装置将整个面切削30μm左右，使其露出绝缘树脂50。结果，便可简单地分离出约40μm厚的导电线路51。
此外，也可以在露出绝缘树脂50之前对导电箔70的整个面进行腐蚀，然后，利用研磨或切削装置对整个面进行切削，露出绝缘树脂50。此外，导电箔作为导电线路被分离之前从背面进行腐蚀。也可以在露出绝缘树脂50之前利用研磨或切削装置进行整个面的切削，然后，通过对导电箔70的整个面进行腐蚀，使绝缘树脂50露出来。
结果，形成导电线路51的表面从绝缘树脂50中露出来的构造。而且，能够实现将导电线路51埋入绝缘树脂50中使绝缘树脂50的表面和导电线路51的表面一致的平坦的安装底板。
本工序的特征在于能够将绝缘树脂50作为支持底板来进行导电线路51的分离作业。绝缘树脂50作为埋入导电线路51的材料是必需的材料，不象图15C所示的先有的构造那样，需要使用不必要的支持底板102。因此，具有能够以最小限度的材料进行制造、能够降低成本的特征。
此外，导电线路51的侧面呈弯曲构造，导电线路51不会从绝缘树脂50中脱出。这里，40μm厚的导电线路51埋入140μm厚的绝缘树脂50中。(参照图6)
说明安装底板的制造方法的第4实施形态
其次，参照图7的右侧、图8的右侧和图6的右侧说明导电线路侧面弯曲并设有遮檐的安装底板60的制造方法。再有，除形成遮檐71之外，与前面的制造方法相同，故进行简略说明。
首先，如图7的右侧所示，准备一块覆盖了第2材料的片状导电箔70。
接下来的工序是，将至少除了成为导电线路51的区域的导电箔70去掉比导电箔70的厚度薄的一层。接着进行利用该去除工序形成分离沟72B，然后将绝缘树脂50覆盖在导电箔70和上述分离沟72上的工序。
例如，在图8A的右侧，在Ni58上形成光致抗蚀剂并将光致抗蚀剂作成图案，以使除了成为导电线路51的区域之外的Ni58露出，再通过上述光致抗蚀剂进行腐蚀。结果，便形成Ni的遮檐。
接着，将绝缘树脂50覆盖在上述导电箔70和分离沟72B上。(参照图8A右侧)
接着，如图6的右侧所示，用化学和(或)物理的方法除去导电箔70的背面从而分离导电线路51。
结果，便形成导电线路51的表面从绝缘树脂50中露出来的构造。而且，能够实现将导电线路51埋入绝缘树脂50中使绝缘树脂50的表面和导电线路51的表面一致的平坦的安装底板。此外，因导电线路51的侧面是弯曲构造而且形成遮檐71，故导电线路51不会从绝缘树脂50中脱出。
说明安装底板的制造方法的第5实施形态
其次，使用图2的左侧、图3的左侧、图1的左侧和图9的左侧说明导电线路51设置得较低的安装底板61的制造方法。再有，由于到图2的左侧、图3的左侧和图1的左侧为止利用同一制造方法形成，所以，省略其说明。
若在图1的工序中，在使导电线路51的表面和绝缘树脂50的表面一致之后，利用湿腐蚀或干腐蚀对上述导电线路51进一步进行腐蚀，则如图9的左侧所示，形成的导电线路51的表面比绝缘树脂50的表面低。
此外，若在图3的左侧进行整个面的腐蚀，导电线路51便自然分离，再进一步进行腐蚀，形成的导电线路51的表面就会比绝缘树脂的表面低。
因利用形成低导电线路的工序来设置低洼部63，故能够防止引线端子55的偏离。
说明安装底板的制造方法的第6实施形态
其次，使用图2的右侧、图3的右侧、图1的右侧和图9的右侧说明具有遮檐的安装底板61的制造方法。再有，因到图2的右侧、图3的右侧和图1的右侧为止利用同一制造方法形成，所以，省略其说明。
若在图1的工序中，在使导电线路51的表面和绝缘树脂50的表面一致之后，利用湿腐蚀或干腐蚀对上述导电线路51进一步进行腐蚀，则如图9的右侧所示，形成的导电线路51便的表面位于绝缘树脂50的下方。
此外，若在图3的右侧进行整个面的腐蚀，导电线路51便自然分离，再进一步进行腐蚀，形成的导电线路51的表面就会比绝缘树脂的表面低。
说明安装底板的制造方法的第7实施形态
其次，使用图7的左侧、图8A的左侧、图6的左侧和图11的左侧说明安装底板62的制造方法。再有，因到图7的左侧、图8A的左侧、图6的左侧为止利用同一制造方法形成，所以，省略其说明。
若在图6的工序中，在使导电线路51的表面和绝缘树脂50的表面一致之后，利用湿腐蚀或干腐蚀对上述导电线路51进一步进行腐蚀，则如图11的左侧所示，形成的导电线路51的表面就位于绝缘树脂50的下方。
此外，若在图8的左侧进行整个面的腐蚀，导电线路51便自然分离，再进一步进行腐蚀，形成的导电线路51的表面就会比绝缘树脂的表面低。
说明安装底板的制造方法的第8实施形态
其次，使用图7的右侧、图8A的右侧、图6的右侧和图11的右侧说明安装底板62的制造方法。再有，因到图7的右侧、图8A的右侧、图6的右侧为止利用同一制造方法形成，所以，省略其说明。
若在图6的工序中，在使导电线路51的表面和绝缘树脂50的表面一致之后，利用湿腐蚀或干腐蚀对上述导电线路51进一步进行腐蚀，则如图11的右侧所示，形成的导电线路51的表面就位于绝缘树脂50的下方。
此外，若在图8的右侧进行整个面的腐蚀，导电线路51自然分离，再进一步进行腐蚀，形成的导电线路51的表面就会比绝缘树脂的表面低。
说明安装底板的制造方法的第9实施形态
接着，参照图2、图3和图12说明图12所示的安装底板80。
此外，因图2和图3一样，故省略其说明。在图3中，与导电线路51对应的部分形成已被覆盖的腐蚀掩蔽，若直接对导电箔70进行腐蚀直到分离出导电线路51，便形成图12的安装底板80。该构造是通过使导电线路51的表面从绝缘树脂50的表面突出来形成的，但因导电线路51的一部分被埋入绝缘树脂50，故能够防止导电线路51的脱出。
说明安装底板的制造方法的第10实施形态
进而，参照图7、图8和图13说明图13所示的安装底板81。在图8中，与导电线路51对应的部分形成已被覆盖的腐蚀掩蔽，若直接对导电箔70进行腐蚀直到分离出导电线路51，便形成图13的安装底板81。该构造是通过使导电线路51的表面从绝缘树脂50的表面突出来形成的，但因导电线路51的一部分被埋入绝缘树脂50，故能够防止导电线路51的脱出。
说明安装方法的第1实施形态
接着，使用图5说明电子电路元件的安装方法，其中，53是半导体元件，54是密封树脂，56是电子电路元件，57是无源元件，72B是间隔部。图5B表示安装封装型电子电路元件56的方法。
假如安装时引线偏离导电线路51，过去的方法因存在台阶差故不能挪动，但在本发明中，因绝缘树脂50的表面和导电线路51的表面一致，所以，可以简单地进行挪动。
此外，当涂敷钎焊焊剂临时固定电子电路元件56时，有时会将电子电路元件放置偏了。但由于导电线路的表面和绝缘树脂的表面一致，所以，通过简单地使电子电路元件在水平方向挪动，就能够重新放置到适当的位置上。在使用安装机器时，因只要在横方向挪动即可，故能够提高安装机器的工作效率。
进而，当利用上述钎焊焊剂进行临时固定时，即使电子电路元件放偏了，通过焊锡反流焊接工序，利用已熔融的焊锡的表面张力便可自然地进行重新配置。特别是，因导电线路的表面和绝缘树脂的表面一致，所以，具有容易进行该再配置的特征。
此外，若采用本构造，则具有下面的特征，即，即使电子电路元件56、57固定时偏离导电线路51，通过再融化焊料，利用熔融的焊料的表面张力，可以使电子电路元件自然回到导电线路51上，重新放置在适当的位置上。
近来，导电线路51的尺寸和电子电路元件的尺寸越来越小，经常发生电子电路元件放偏的事情，但通过采用该安装底板的构造，可以抑制电子电路元件固定时的偏差。(参照图5)
说明安装方法的第2实施形态
其次，参照图10说明电子电路元件的安装方法。这里，因导电线路51的表面形成得比绝缘树脂的表面低，故形成低洼部63。例如，当把电子电路元件56的引线端子55配置在导电线路51上时，因其周围形成低洼部63，利用其周围形成的台阶差，在放置引线端子时可以不出现偏差。
进而，作为本发明的变形例，如图14所示那样，可以把2块安装底板贴合在一起，得到再排列布线或多层布线构造。
这里，首先准备具有分别埋入绝缘树脂50互不相同的第1和第2导电线路90A、90B并且上述绝缘树脂50的表面和上述第1和第2导电线路90A、90B的表面实际上一致的第1和第2两块安装底板91A、91B。
接着，使上述第1和第2导电线路形成面一侧彼此接触，通过在模具内进行加压加热使上述绝缘树脂硬化而将上述第1和第2导电线路固定。
然后，除去上述绝缘树脂，使上述第1安装底板的第1导电线路露出来。
接着，将电子电路元件安装在第1安装底板的第1导电线路上，最后，利用腐蚀除去第2安装底板的绝缘树脂直到露出第2导电线路。
由此，可以很容易提供再排列构造的半导体装置。
由以上说明可知，可以使用最小限度的必要的导电线路和绝缘树脂材料来构成安装底板。以往，在制造导电线路时，支持底板一直是不可缺少的部件。但是，在附着绝缘树脂时，采用成为导电线路的导电箔作为支持底板，另外，在分离导电线路时，则将埋入了导电线路的绝缘树脂作为支持底板。因此，没有多余的构成部件，可以实现能够大幅度降低成本的安装底板。此外，通过调整绝缘树脂的覆膜厚度和导电箔的厚度，可以使安装底板变得非常薄。
此外，因导电线路和绝缘树脂在同一面上形成，故安装的电子电路元件可以挪动而不与导电线路的侧面碰触。
此外，因在导电线路的背面形成第2材料，故能够抑制因热膨胀系数的不同而引起的安装底板的翘起、导电线路特别是细长导线的翘起和剥落。
进而，因导电线路的侧面弯曲，故能够产生锚定效果，可以抑制导电线路的脱出。特别对细长的导线，因上述弯曲构造而能够防止翘起和剥落。
此外，通过在导电线路的表面形成由第2材料形成的覆膜，可以形成固定在导电线路上的遮檐。因此，能够产生锚定效果，能够防止导电线路的翘起和剥落。
此外，Cu和Ni可以用氯化二铁或氯化二铜等腐蚀液腐蚀，因Ni的腐蚀速度比铜慢，故可以形成Ni的遮檐。
此外，可以将作为导电线路的材料的导电箔作为支持底板覆盖绝缘树脂，在把导电箔作为导电线路分离时，可以翻过来将绝缘树脂作为支持底板进行分离加工。因此，可以以最小限度的必要的导电箔和绝缘树脂来制造。不像在先有例中说明的那样，还需要构成原本电路本来不必要的印刷底板，因而可以使成本降低。此外，由于不需要印刷底板、将导电线路埋入绝缘树脂内和能够调整绝缘树脂和导电箔的厚度，所以，具有可以形成非常薄的安装底板的效果。
此外，因除去比导电箔的厚度薄的导电箔的工序(例如半腐蚀)可以不将导电线路分离开来进行，故在其后的绝缘树脂覆盖工序中可以提高作业性能。
此外，因导电线路和绝缘树脂形成为同一平面，故已安装的电子电路元件还可以挪动而不碰触导电线路的侧面。特别可以使安装时产生位置偏离的电子电路元件在水平方向挪动而重新进行配置。此外，若在电子电路元件安装后熔化焊料，则装偏了的电子电路元件可以利用熔化焊料的表面张力自己回到导电线路上部，实现电子电路元件本身的再配置。
此外，若形成的导电线路的表面位于绝缘树脂的下方，则在导电线路的周围形成绝缘树脂的低洼部。因此，若将引线配置在上述导电线路上，由绝缘树脂形成的低洼部的侧壁就变成挡板，从而，可以防止电子电路元件的偏离。此外，即使引线的配置偏离导电线路，因引线位于绝缘树脂上，故可以水平挪动。

Claims (8)

1.一种安装底板，其特征在于：具有埋入绝缘树脂的导电线路，上述导电线路的侧面是弯曲的，上述导电线路表面形成得比上述绝缘树脂表面低。
2.权利要求1记载的安装底板，其特征在于：还在上述导电线路的背面形成有与构成上述导电线路的第1材料不同的第2材料。
3.权利要求1记载的安装底板，其特征在于：上述导电线路的背面使用与构成上述导电线路的第1材料不同的第2材料形成，由上述第2材料形成遮檐。
4.权利要求1记载的安装底板，其特征在于：上述第1材料由以Cu为主的材料构成，上述第2材料由以Ag或Ni为主的材料构成。
5.权利要求1记载的安装底板，其特征在于：上述绝缘树脂由单一的树脂形成。
6.权利要求1记载的安装底板，其特征在于：将上述导电线路作为电极、焊接点、缓冲垫区或布线使用。
7.权利要求1记载的安装底板，其特征在于：上述导电线路的与缓冲垫相当的区域形成得比其它区域低。
8.一种安装底板，其特征在于：具有埋入绝缘树脂的导电线路，在上述导电线路表面与上述绝缘树脂表面的边界处，上述绝缘树脂的厚度随着远离上述导电线路而渐增。
CNB011033207A 2000-01-28 2001-01-31 安装底板及其制造方法以及电子电路元件的安装方法 Expired - Fee Related CN1245854C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000020780A JP3643743B2 (ja) 2000-01-28 2000-01-28 実装基板
JP20780/2000 2000-01-28
JP20780/00 2000-01-28

Publications (2)

Publication Number Publication Date
CN1316872A CN1316872A (zh) 2001-10-10
CN1245854C true CN1245854C (zh) 2006-03-15

Family

ID=18547288

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011033207A Expired - Fee Related CN1245854C (zh) 2000-01-28 2001-01-31 安装底板及其制造方法以及电子电路元件的安装方法

Country Status (4)

Country Link
EP (1) EP1122988A3 (zh)
JP (1) JP3643743B2 (zh)
KR (1) KR100516867B1 (zh)
CN (1) CN1245854C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019321A (ja) * 2004-06-30 2006-01-19 Toray Eng Co Ltd 回路基板及びその製造方法
ATE472747T1 (de) 2004-09-03 2010-07-15 Sumitomo Chemical Co Anzeigevorrichtung mit doppelbrechendem substrat
JP4631785B2 (ja) * 2006-04-06 2011-02-16 パナソニック電工株式会社 金属ベース回路板及びその製造方法、実装部品、モジュール
CN101772273B (zh) * 2009-01-07 2012-05-23 日月光半导体制造股份有限公司 基板结构及其制造方法
JP5676443B2 (ja) * 2009-06-18 2015-02-25 Jx日鉱日石金属株式会社 電子回路及びその形成方法並びに電子回路形成用銅張積層板
CN104320909B (zh) * 2014-10-27 2017-06-30 皆利士多层线路版(中山)有限公司 高阶梯铜电路板及其制作方法
DE102015205431A1 (de) 2015-03-25 2016-09-29 Sivantos Pte. Ltd. Verfahren zur Herstellung einer Schaltung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2938939A (en) * 1956-05-31 1960-05-31 Robert J Malcolm Printed circuit panel
CA1011002A (en) * 1974-05-16 1977-05-24 Minnesota Mining And Manufacturing Company Method for making printed circultry
DE2649250A1 (de) * 1976-01-23 1977-07-28 Synthane Taylor Corp Traeger fuer elektrische schaltkreise und verfahren zur herstellung eines derartigen traegers
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
FR2503523A1 (fr) * 1981-04-03 1982-10-08 Gen Electric Circuit imprime, produit stratifie pour la fabrication d'un tel circuit et procede de fabrication
JP3452678B2 (ja) * 1995-03-03 2003-09-29 三菱電機株式会社 配線構成体の製造方法
WO1999030541A1 (en) * 1997-12-05 1999-06-17 Lear Automotive Dearborn, Inc. Printed circuits and method for making
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device

Also Published As

Publication number Publication date
KR100516867B1 (ko) 2005-09-26
EP1122988A2 (en) 2001-08-08
CN1316872A (zh) 2001-10-10
JP2001210934A (ja) 2001-08-03
JP3643743B2 (ja) 2005-04-27
KR20010077982A (ko) 2001-08-20
EP1122988A3 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1173400C (zh) 板状体和半导体器件的制造方法
CN1222995C (zh) 混合集成电路装置
CN1171298C (zh) 半导体器件
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1244139C (zh) 半导体器件和半导体组件
CN1073284C (zh) 半导体器件
CN1246901C (zh) 电路装置及其制造方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1882224A (zh) 配线基板及其制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1649162A (zh) 光传感器模块
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1197546A (zh) 树脂封装型半导体装置及其制造方法
CN1119345A (zh) 半导体装置及其制作方法
CN1351376A (zh) 半导体模块及其制造方法
CN1832163A (zh) 摄像模块及其制造方法
CN1203543C (zh) 半导体器件和半导体模块
CN1655664A (zh) 超声波发生装置、多层柔性电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060315

Termination date: 20130131

CF01 Termination of patent right due to non-payment of annual fee