JP5676443B2 - 電子回路及びその形成方法並びに電子回路形成用銅張積層板 - Google Patents

電子回路及びその形成方法並びに電子回路形成用銅張積層板 Download PDF

Info

Publication number
JP5676443B2
JP5676443B2 JP2011519752A JP2011519752A JP5676443B2 JP 5676443 B2 JP5676443 B2 JP 5676443B2 JP 2011519752 A JP2011519752 A JP 2011519752A JP 2011519752 A JP2011519752 A JP 2011519752A JP 5676443 B2 JP5676443 B2 JP 5676443B2
Authority
JP
Japan
Prior art keywords
copper
layer
etching
forming
clad laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011519752A
Other languages
English (en)
Other versions
JPWO2010147059A1 (ja
Inventor
敬亮 山西
敬亮 山西
賢吾 神永
賢吾 神永
亮 福地
亮 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2011519752A priority Critical patent/JP5676443B2/ja
Publication of JPWO2010147059A1 publication Critical patent/JPWO2010147059A1/ja
Application granted granted Critical
Publication of JP5676443B2 publication Critical patent/JP5676443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は、エッチングにより回路形成を行う電子回路及びその形成方法並びに電子回路形成用銅張積層板に関する。
電子・電気機器に印刷回路用銅箔が広く使用されているが、この印刷回路用銅箔は、一般に合成樹脂ボードやフイルム等の基材に接着剤を介して、あるいは接着剤を用いずに高温高圧下で接着して銅張積層板を製造し、その後、目的とする回路を形成するためにレジスト塗布及び露光工程により回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を経て、また、さらに各種の素子が半田付けされてエレクトロデバイス用の印刷回路が形成されている。
このような印刷回路に使用する銅箔は、その製造方法の種類の違いにより電解銅箔及び圧延銅箔に大別されるが、いずれも印刷回路板の種類や品質要求に応じて使用されている。
これらの銅箔は、樹脂基材と接着される面と非接着面があり、それぞれ特殊な表面処理(トリート処理)が施されている。また、多層プリント配線板の内層に使用する銅箔のように両面に樹脂との接着機能をもつようにされる(ダブルトリート処理)場合もある。
電解銅箔は一般に回転ドラムに銅を電着させ、それを連続的に剥がして銅箔を製造しているが、この製造時点で回転ドラムに接触する面は光沢面で、その反対側の面は多数の凹凸を有している(粗面)。しかし、このような粗面でも樹脂基板との接着性を一層向上させるために、0.2〜3μm程度の銅粒子を付着させるのが一般的である。
さらに、このような凹凸を増強した上に銅粒子の脱落を防止するために薄いめっき層を形成する場合もある。これらの一連の工程を粗化処理と呼んでいる。このような粗化処理は、電解銅箔に限らず圧延銅箔でも要求されることであり、同様な粗化処理が圧延銅箔においても実施されている。
以上のような銅箔を使用してホットプレス法や連続法により銅張り積層板が製造される。この積層板は、例えばホットプレス法を例にとると、エポキシ樹脂の合成、紙基材へのフェノール樹脂の含浸、乾燥を行ってプリプレグを製造し、さらにこのプリプレグと銅箔を組合せプレス機により熱圧成形を行う等の工程を経て製造されている。これ以外にも、銅箔にポリイミド前駆体溶液を乾燥及び固化させて、前記銅箔上にポリイミド樹脂層を形成する方法がある。また、ポリイミド等の樹脂フイルムにプラズマ処理等の表面処理をした後、必要に応じてNi−Crなどの接着層を介して銅箔と同等の厚みの銅層を直接形成する方法もある。本発明は、以上のような、樹脂層に銅層が形成されたものを「銅張り積層板」と総称して説明する。
このようにして製造された銅張り積層板は、目的とする回路を形成するためにレジスト塗布及び露光工程により回路を印刷し、さらに銅層の不要部分を除去するエッチング処理を経るが、エッチングして回路を形成する際に、その回路が予め表面に形成されたマスクパターン通りの幅にならないという問題がある。
それは、エッチングすることにより形成される銅回路が、銅層の表面から下に向かって、すなわち樹脂層に向かって、末広がりにエッチングされる(ダレを発生する)ことによる。大きな「ダレ」が発生した場合には、樹脂基板近傍で銅回路が短絡し、不良品となる場合もある。
このような「ダレ」は極力小さくすることが必要である。例えば、樹脂基板近傍での銅回路の短絡を防止するために、エッチング時間を延長し、エッチングをより多くして、この「ダレ」を減少させることも考えられた。
しかし、この場合は、すでに所定の幅寸法に至っている箇所があると、そこがさらにエッチングされることになるので、回路幅がそれだけ狭くなり、回路設計上目的とする均一な線幅(回路幅)が得られず、特にその部分(細線化された部分)で発熱し、場合によっては断線するという問題が発生する。
電子回路のファインパターン化がさらに進行する中で、現在もなお、このようなエッチング不良による問題がより強く現れ、回路形成上で、大きな問題となっている。
本発明者らは、これらを改善するために、エッチング面側の銅箔に銅よりもエッチング速度が遅い金属又は合金層(以下、EF層と呼ぶ)を形成した銅箔を提案した(特許文献1参照)。この場合の金属又は合金としては、ニッケル、コバルト及びこれらの合金であり、銅回路厚みよりも十分に薄い厚みで形成することにより、形成された回路が痩せ過ぎることなくダレの小さいエッチングが可能である。
すなわち、回路設計に際しては、マスクパターンとなるレジスト塗布側、すなわち銅箔の表面からエッチング液が浸透するので、レジスト直下にEF層を所定の付着量の範囲で形成することにより、その近傍の銅箔部分のエッチングが抑制され、他の銅箔部分のエッチングが進行するので、「ダレ」が減少し、より均一な幅の回路が形成できるという効果をもたらした。この結果は、従来技術から見ると、大きな進歩があった。
ここで、さらに改良を進める段階で、問題がいくつか浮上した。ひとつは、回路形成の前工程として、上記のEF層の上に、さらに銅めっき工程を含む場合に、EF層の上に形成される銅めっき層には回路形状の改善効果が及ばない問題があった。また、回路形成前にソフトエッチングやハーフエッチングなどで銅層の厚みを薄くしたり、表面を荒らす処理を行う場合、EF層が除去されてしまうので回路形状を改善できない問題があった。さらに、EF層が形成されていない銅箔を用いた積層板や、樹脂フィルム上に銅層を形成する積層板では回路形状の改善効果がそもそも得られないという問題がある。
特開2002−176242号公報
本発明は、銅張り積層板の銅層をエッチングにより回路形成を行うに際し、エッチングによるダレを防止し、目的とする回路幅の均一な回路を形成でき、さらにパターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる電子回路及びその形成方法並びに電子回路形成用銅張積層板を得ることを課題とする。
本発明者らは、前記のEF層を形成する工程を、回路形成のためのエッチング工程になるべく近い工程、すなわち、その後の処理により形成したEF層が除去されないような工程に加えることで、銅層の厚み方向のエッチングを調節し、効果的にダレの少ない回路幅の均一な回路を形成することで問題を解決できるとの知見を得た。
本発明はこの知見に基づいて、
1)樹脂基板の片面または両面に銅又は銅合金の層(A)を形成し、次いで、該(A)層上の一部または全面に銅又は銅合金の層(B)を形成し、さらに、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、次に、前記(A)層、(B)層及び(C)層の積層部の一部を樹脂基板表面までエッチングして除去することにより形成された銅回路からなることを特徴とする電子回路であって、
前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)が、白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金であることを特徴とする電子回路を、提供する。
ここに、(A)層は銅エッチング液に対して銅よりもエッチング速度が遅い層(C’)を予め備える銅箔でもよく、その場合は、上記積層体は、(A)層、該(A)層上の一部又は全面に形成された(C’)層、上記(B)層、上記(C)層、から構成される積層体であってもよい。
また、本発明は、
2)前記(C)層の被着量が、50μg/dm 2 〜3000μg/dm 2 であることを特徴とする1)に記載の電子回路を、提供する。
また、本発明は、
)樹脂基板の片面または両面に銅又は銅合金の層(A)を形成し、次いで、該(A)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、次に、前記(A)層及び(C)層の積層部の一部を樹脂基板表面までエッチングして除去することにより形成された銅回路からなることを特徴とする電子回路であって、
前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)が、白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金であることを特徴とする電子回路を、提供する。
また、本発明は、
4)前記(C)層の被着量が、50μg/dm 2 〜3000μg/dm 2 であることを特徴とする3)に記載の電子回路を、提供する。
1)および2)にあっては、(A)層に用いる銅箔は、予め(C)層に相当する層をもつ銅箔であってもかまわないが、必要に応じて表面に形成された(C)層を含む処理層(防錆層、耐熱層など)は(A)層の厚みを調整するために工程においてエッチングなどにより除去される場合もある。いずれの場合であっても(C)層を回路形成のためのエッチング前に形成することで効果は変わらない。
また、本発明は、
5)銅又は銅合金の層(A)層の樹脂に接する面の逆側の面が、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上で処理された面であることを特徴とする1)から4)のいずれかに記載の電子回路を、提供する。
6)銅又は銅合金の層(A)層の樹脂に接する面の逆側の面が、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上の処理により減厚された面であることを特徴とする1)から5)のいずれかに記載の電子回路を、提供する。
また、本発明は、
7)樹脂基板の片面または両面に銅又は銅合金の層(A)を、次いで、該(A)層上の一部または全面に銅又は銅合金の層(B)を、さらに、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成して銅張積層板を作製し、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、次に、この銅張積層板の前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する工程からなることを特徴とする電子回路の形成方法を、提供する。
また、本発明は、
8)前記(C)層の被着量を、50μg/dm 2 〜3000μg/dm 2 として銅張積層板を作製することを特徴とする7)に記載の電子回路の形成方法を、提供する。
また、本発明は、
)樹脂基板の片面または両面に銅又は銅合金の層(A)を形成して銅張積層板を作製し、この銅張積層板にスルーホールを形成し、さらに前記(A)層上の一部又は全面及びスルーホール内に、銅又は銅合金の層(B)からなるめっき層を形成した後、該(B)層上の一部又は全面に、銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、さらに前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する工程からなり、
前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であることを特徴とする電子回路の形成方法を、提供する。
また、本発明は、
10)前記(C)層の被着量を、50μg/dm 2 〜3000μg/dm 2 とすることを特徴とする9)に記載の電子回路の形成方法を、提供する。
また、本発明は、
11)樹脂基板の片面または両面に銅又は銅合金の層(A)を、次いで、該(A)層上の一部または全面に、銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成して銅張積層板を作製し、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、次に、この銅張積層板の前記(A)層と(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する工程からなることを特徴とする電子回路の形成方法を、提供する。
また、本発明は、
12)前記(C)層の被着量を、50μg/dm 2 〜3000μg/dm 2 として銅張積層板を作製することを特徴とする11)に記載の電子回路の形成方法を、提供する。
また、本発明は、
13)樹脂基板の片面または両面に形成した銅又は銅合金の層(A)をエッチングにより、銅又は銅合金の層(A)の厚さを調節し、これらの厚さを調節した層の上に、銅よりもエッチング速度が遅い層(C)形成して銅張積層板を作製し、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、次に前記(A)層及び(C)層の積層部の一部を樹脂基板表面までエッチングにより除去して銅回路を形成することを特徴とする電子回路の形成方法を、提供する。
また、本発明は、
14)前記(C)層の被着量を、50μg/dm 2 〜3000μg/dm 2 として銅張積層板を作製することを特徴とする13)に記載の電子回路の形成方法を、提供する。
また、本発明は、
15)前記(C)層上に、耐熱層及び又は防錆層を形成されていることを特徴とする7)〜14)のいずれかに記載の電子回路の形成方法を、提供する。
また、本発明は、
16)銅又は銅合金の層(A)層を、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上で処理することを特徴とする7)〜15)のいずれかに記載の電子回路の形成方法を、提供する。
また、本発明は、
17)銅又は銅合金の層(A)を、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上の処理により減厚することを特徴とする7)〜16)のいずれかに記載の電子回路の形成方法を、提供する。
また、本発明は、
18)樹脂基板の片面または両面に銅又は銅合金の層(A)を形成して銅張積層板を作製し、この銅張積層板にスルーホールを形成し、さらに前記(A)層上の一部又は全面及びスルーホール内に、銅又は銅合金の層(B)からなるめっき層を形成した後、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、さらに前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する電子回路形成用銅張積層板であって、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、スルーホール形成前の樹脂基板の片面または両面に銅又は銅合金の層(A)および、その後に形成される銅又は銅合金の層(B)からなるめっき層(スルーホールめっき層)の少なくとも一方を、酸洗又は/及びソフトエッチングにより減厚処理されていることを特徴とする電子回路形成用銅張積層板を、提供する。
また、本発明は、
19)樹脂基板の片面または両面に銅又は銅合金の層(A)を形成して銅張積層板を作製し、この銅張積層板にスルーホールを形成し、さらに前記(A)層上の一部又は全面及びスルーホール内に、銅又は銅合金の層(B)からなるめっき層を形成した後、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、該層(C)の被着量が、50μg/dm 2 〜3000μg/dm 2 であり、さらに前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する電子回路形成用銅張積層板であって、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、スルーホール形成前の樹脂基板の片面または両面に銅又は銅合金の層(A)および、その後に形成される銅又は銅合金の層(B)からなるめっき層(スルーホールめっき層)の少なくとも一方を、酸洗又は/及びソフトエッチングにより減厚処理されていることを特徴とする電子回路形成用銅張積層板、を提供する。



ここで、銅張積層板上の電子回路としての銅回路のエッチングを例としたが、エッチングでより切り立った形状を得ることを目的とするものであれば、電子回路の一形態である銅バンプ形成等、あらゆる関連技術への適用が可能である。
本発明は、銅張積層板の銅層をエッチングにより回路形成を行うに際し、目的とする回路幅のより均一な回路を形成できるという効果を有する。また、エッチングによるダレの発生を防止することができるという効果を有する。
これによってパターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる優れた電子回路の形成方法を提供することができるという著しい効果を有する。
エッチングファクター(EF)の計算方法の概略説明図である。
本発明は、エッチングによって電子回路及び同回路を形成する方法並びにこれらに使用する銅張積層板である。
本願発明の目的を達成するための一つの形態としては、まず、樹脂基板に形成された銅又は銅合金の層(A)上に銅又は銅合金の層(B)層を形成する。すなわち、この銅層(B)は、銅張積層板に、スルーホールめっきなどによって新たに形成された銅層である。また、別の形態としては(A)層をソフトエッチングなどにより減厚する。
ここで、前記銅又は銅合金の層(A)は、樹脂基板に直接形成されためっき層又は接着された箔からなる銅又は銅合金の層のいずれでもよい。すなわち、上記(A)層については、銅箔を使用せずに、ポリイミド等の樹脂フイルムにプラズマ処理等の表面処理をした後、直接銅層を形成した銅張積層板を使用することもできる。この場合は接着されるべき箔が予めEF層を備えない箔である場合と同じく、この段階では表面にEF層を有しない。(B)層の形成は、主に湿式めっき法によって行われるが、銅の新生面が形成されるという特徴を有している。また、ソフトエッチングにより(A)層を減厚した場合も同様に銅の新生面が現れることとなる。
次に、この(B)層、又はソフトエッチングにより減厚された(A)層、又は予めEF層が形成されていない銅箔を用いた(A)層上に、銅エッチング液に対して銅よりもエッチング速度が遅い層(C)層を形成する。この(C)層としては、銅エッチング液に対して銅よりもエッチング速度が遅い材料を選択する。この材料としては、ニッケル、コバルト、鉄、白金族、金、パラジウム族元素、銀のいずれか1種の金属、若しくはその組合せ又はこれらを主成分とする合金が適当である。特に、白金族、金のいずれか1種の金属、若しくはその組合せ、又はこれらを主成分とする合金が望ましい。
ニッケル又はニッケル合金層を、例にとって具体的に説明すると、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチング速度は、このニッケル又はニッケル合金層により抑制され、逆にニッケル又はニッケル合金層から遠ざかるに従い、銅のエッチングは通常の速度で進行する。
これによって、銅回路の側面のレジスト側から樹脂基板側に向かってほぼ垂直にエッチングが進行し、矩形の銅箔回路が形成される。
ニッケル又はニッケル合金層等は、主としてダレの発生を抑制し、目的とする回路幅の均一な回路を形成することである。
微細回路形成においては、エッチング速度が速い、塩化第二鉄水溶液によるエッチング液を用いることが好ましい。これは、回路の微細化によりエッチング速度が下がるという問題があるからである。塩化第二鉄水溶液によるエッチング液は、これを防止する有効な手段である。しかし、他のエッチング液の使用を妨げるものではない。必要に応じて、エッチング液を替えることが可能である。
これによって、銅の回路間に形成された樹脂基板上のスペースを、前記(A)層及び(B)層を合わせた銅層の厚み(T)に応じた幅に調整することができる。例えば、銅層の厚み(T)の2倍以下、さらには1.5倍以下のスペースを有する回路を精度良く形成することができる。一方、回路幅は、用途に応じて任意に設計することができる。
前記(C)層上には、さらにクロム層若しくはクロメート層及び又はシラン処理などの有機防錆層を形成することができる。この場合は、パターンエッチング液に対するエッチング速度の相異が生ずる可能性はあるが、この量を適宜選択することにより、同様に(C)層の表面の酸化を押さえることができるので、さらに安定した回路幅のパターンの形成が可能となる。
また、前記(C)層に含まれるニッケル、白金族、金、銀の量は、50μg/dm〜3000μg/dm、好ましくは2250μg/dm以下、さらに1500μg/dm以下することが望ましい。これは回路エッチングの際に、ダレを生ずるのを抑制し、均一な回路のエッチングに必要な量である。
50μg/dm未満では、その効果がない。好ましくは100μg/dm以上、より好ましくは200μg/dm以上である。
なお、200μg/dm以上では、耐変色性も生じ、厚みが多くなるに従って、耐熱(耐変色)性が向上するので、多い方が良いと言える。この場合、耐変色性とは、保管時の変色、半田実装時の熱時変色を抑制できる機能を意味する。
一方、多すぎる場合には、後工程の関係でC層の除去が必要となる場合、ソフトエッチングの際に、C層除去の工程の負荷が大きくなり、場合によっては処理残りが発生し、銅回路の設計上支障となる。したがって、上記の範囲とすることが必要である。
また、本発明の電子回路用の圧延銅箔又は電解銅箔において、前記クロム層若しくはクロメート層を設ける場合には、クロム量を金属クロム換算で、100μg/dm以下とする。また、前記シラン処理層を形成する場合には、シリコン単体換算で、20μg/dm以下であることが望ましい。これは、パターンエッチング液に対するエッチング速度の相異が生ずるのを抑制するためである。しかしながら、適度な量は、(C)層の酸化を防止するのに有効である。
下記に代表的かつ好適なめっき条件の例を示す。
(銅めっき)
Cu: 90g/L
SO:80g/L
Cl: 60ppm
液温: 55〜57℃
添加剤:ビス(3−スルフォプロピル)ジスルファイド2ナトリウム(RASCHIG社製 CPS)、ジベンジルアミン変性物
(ニッケルめっき)
Ni:10〜40g/L
pH:2.5〜3.5
温度:常温〜60°C
電流密度Dk:2〜50A/dm
時間:1〜4秒
(コバルトめっき)
Co:10〜40g/L
pH:2.5〜3.5
温度:常温〜60°C
電流密度Dk:2〜50A/dm
時間:1〜4秒
(鉄めっき)
Fe:20〜25g/L
pH:2.5〜3.5
温度:50〜60°C
電流密度Dk:4〜10A/dm
時間:1〜4秒
(白金族、金、銀のスパッタリング条件)
装置:アルバック製 MNS−6000
真空度:0.2Pa
電力:DC20〜50W
時間:5〜150秒
(クロメート処理の条件)
(A)浸漬クロメート処理
Cr(NaCr或いはCrO):0.1〜5g/リットル
pH :2〜13
温度 :常温〜60℃
時間 :5〜30秒
(B)電解クロメート処理
Cr(NaCr或いはCrO):2〜10g/リットル
NaOH或いはKOH :10〜50g/リットル
pH:7〜13
浴温:20〜80°C
電流密度Dk :0.05〜5A/dm
時間:5〜30秒
アノード:Pt-Ti 板、鉛板等
(シラン処理の条件)
下記のような色々な系列のシランから選択する。アルコールに溶解したシランを所定の濃度まで水で希釈し、銅箔表面へ塗布する。
濃度:0.01wt%〜2wt%
種類:オレフィン系シラン、エポキシ系シラン、アクリル系シラン、アミノ系シラン、メルカプト系シラン
(ニッケル等の付着量分析方法)
ニッケル処理面を分析するため、反対面をFR−4樹脂でプレス作製し、マスキングする。そのサンプルを濃度30%の硝酸にて表面処理被膜が溶けるまで溶解させ、ビーカー中の溶解液を10倍に稀釈し、原子吸光分析によりニッケルの定量分析を行う。
(クロムの付着量分析方法)
処理面を分析するため、反対面をFR−4樹脂でプレス作製し、マスキングする。そのサンプルを濃度10%の塩酸にて3分間煮沸して処理層を溶解させ、その溶液を原子吸光分析により亜鉛、クロムの定量分析を行う。
上記の通り、(C)層上に回路形成用のレジストパターンを形成し、さらに塩化第二銅溶液または塩化第二鉄溶液からなるエッチング液を用いて、前記レジストパターンが付された部分以外の樹脂基板上の前記(A)層、(B)層及び(C)層の積層部の不必要部分を樹脂基板表面まで除去する。次にレジスト除去を行い、必要であればさらにソフトエッチングにより残部の(C)層を除去する。このレジストパターンの形成から不要な銅箔の除去は、一般的に行われている手法なので、多くを説明する必要はないので省略する。
本発明により、例えば、(A)層及び(B)層を合わせた銅層の厚み(T)の、2倍以下、さらには1.5倍以下のスペースを有する回路を形成することができる。
以上については、上記に説明した(A)層、(B)層、(C)層の組み合わせにより実現できるものであり、優れた本願発明の特徴の一つである。
さらに好適な実施条件を示すと、上記の通り(A)層をめっき又は張り付けて形成した後、(B)層形成前に、銅箔であるA層の露出面上の該銅箔を保護するために施されている層を、予めエッチングなどにより除去することが望ましい。これは、後続のめっきの付着を良好にするためである。
樹脂基板に形成する銅又は銅合金層として、銅箔を使用する場合、電解銅箔の粗化面(M面)又は光沢面(S面)にも同様に適用できるが、エッチングされる面は、通常光沢面側を使用する。圧延銅箔を使用する場合は、高純度圧延銅箔又は強度を向上させた圧延合金銅箔を使用することもできる。本件発明はこれらの銅箔の全てを包含する。
(エッチングファクターの測定条件)
エッチングファクターは、末広がりにエッチングされた場合(ダレが発生した場合)、回路が垂直にエッチングされたと仮定した場合の、銅箔上面からの垂線と樹脂基板との交点をP点とし、このP点からのダレの長さの距離をaとした場合において、このaと銅箔の厚さbとの比:b/aを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。
エッチングファクター(EF)の計算方法の概略を図1に示す。この図1に示すように、EF=b/aとして計算する。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。
次に、本発明の実施例及び比較例について説明する。なお、本実施例は理解を容易にするための例であり、下記の例に制限されるものではない。すなわち、本発明は、本明細書に記載する技術思想の範囲内で、下記に示す実施例以外の態様あるいは変形を全て包含するものである。
また、これらの例では、銅めっき液・条件は、出願人が特開2004-107786で示した液・条件(
)を用いたが、これ以外の銅めっき液・条件であっても構わない。
(実施例1)
箔厚18μmの電解銅箔を用いた。この電解銅箔をポリイミド樹脂基板に接着し銅張積層板とした。次に、この銅張積層板に20μmの銅めっき層を形成した。銅めっきは上記の条件とした。この結果、樹脂基板上の電解銅箔及び銅めっき層の合計厚みは38μmとなった。
次に、該銅めっき層の上に、上記金スパッタ条件で、付着量400μg/dmの金スパッタ層を形成し、上記クロメート条件によりクロメート層を形成した。
この金スパッタ層を形成した銅張積層板に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
(エッチング条件)
塩化第二鉄水溶液:(37wt%、ボーメ度:40°)
液温:50°C
スプレー圧:0.15MPa
(回路形成条件)
回路ピッチ:30μmピッチ、100μmピッチの2種であるが、銅箔の厚みによって変更する。本実施例1の場合は、18μm厚の銅箔を用いたので、銅層の厚みの合計は38μmである。これに対して、次の条件で回路を形成した。
(100μmピッチ回路形成)
レジストL(ライン)/S(スペース)=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後
(エッチングファクターの観察)
FIB−SIM(集束イオンビーム−走査イオン顕微鏡)により回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例1では79°であり、良好な結果となった。エッチングファクター(EF)は5となり、この結果も良好であった。
銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は、(A)層及び(B)層を合わせた銅層の厚みの1.8倍であった。ソフトエッチング性は良好であり、処理残りも発生しなかった。
(実施例2)
本実施例2では、厚み12μmの圧延銅箔を用い、この圧延銅箔をポリイミド樹脂基板に接着し銅張積層板とした。次に、この銅張積層板をソフトエッチングし、銅層の一部を除去した。これによって銅の厚みは5μmとなった。
(ソフトエッチング条件)
硫酸−過酸化水素混合溶液(硫酸165g/L、過酸化水素水21g/L)、35°C、浸漬・攪拌し、銅層の減厚を実施した。
この銅張積層板に、上記白金スパッタ条件で、白金付着量75μg/dmの白金めっき層を形成した。
次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの3.6倍であった。
回路形成条件については、30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:76秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例2では80°であり、良好な結果となった。エッチングファクター(EF)は5.5となり、この結果も良好であった。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好(○)であった。
(実施例3)
本実施例では、樹脂基板(ポリイミド系樹脂)に予めNi付着量700μg/dmのNiめっき層を形成した12μm圧延銅合金(Cu−0.2wt%Cr−0.1wt%Zr)箔を接着して銅張積層板を作製した。この銅張積層板にスルーホール形成後、さらに無電解めっきと電気めっきを合わせ計26μmの銅をめっきした。銅合金と銅めっき層の合計厚さは38μmとなった。
この銅めっき層を形成した銅張積層板に、上記Pdスパッタ条件で、Pd付着量700μg/dmのPdスパッタ層を形成した。次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの1.9であった。10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好(○)であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例3では81°であり、良好な結果となった。エッチングファクター(EF)は6.5となり、この結果も良好であった。
(実施例4)
本実施例では、樹脂基板(ポリイミド系樹脂)に、予めNi付着量700μg/dmのNiめっき層を形成した12μm圧延銅合金(Cu−0.2wt%Cr−0.1wt%Zr)箔を接着して銅張積層板を作製した。この銅張積層板にスルーホール形成後、さらに無電解めっきと電気めっきを合わせ計26μmの銅をめっきした。銅合金と銅めっき層の合計厚さは38μmとなった。
この銅めっき層を形成した銅張積層板に、上記Pt−Pdスパッタ条件で、Pt−Pd付着量800μg/dmのPt−Pdスパッタ層を形成した。次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好(○)であった。
銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの1.9倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例4では82°であり、良好な結果となった。
エッチングファクター(EF)は6.8となり、この結果も良好であった。
参考例1
参考例では、樹脂基板(ポリイミド系樹脂)を予めプラズマ処理した後、スパッタリングによりタイコート(Ni−20wt%Cr)層及び金属シード層を形成し、次に電気めっきにより8μの銅層を形成した銅樹脂積層板を製作した。次に、この銅樹脂積層板に、30μmの銅めっき層を形成した。これにより合計銅層の厚みは、38μmとなった。
さらに、この銅層の上に、上記のニッケルめっき条件で、付着量1200μg/dm2のニッケルめっき層を形成した。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの1.7倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例5では76°であり、良好な結果となった。
10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好(○)であった。エッチングファクター(EF)は4となり、この結果も良好であった。
参考例2
参考例では、樹脂基板(ポリイミド系樹脂)を予めプラズマ処理した後、スパッタリングによりタイコート(Ni−20wt%Cr)層及び金属シード層を形成し、次に電気めっきにより8μの銅層を形成した銅樹脂積層板を製作した。次に、この銅樹脂積層板に、30μmの銅めっき層を形成した。これにより合計銅層の厚みは、38μmとなった。
さらに、この銅層の上に、上記のニッケル−コバルトめっき条件で、付着量1800μg/dm2のニッケル−コバルトめっき層を形成した。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの1.7倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例6では76°であり、良好な結果となった。
10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好(○)であった。エッチングファクター(EF)は4となり、この結果も良好であった。
参考例3
参考例では、樹脂基板(ポリイミド系樹脂)を予めプラズマ処理した後、スパッタリングによりタイコート(Ni−20wt%Cr)層及び金属シード層を形成し、次に電気めっきにより8μの銅層を形成した銅樹脂積層板を製作した。次に、この銅樹脂積層板に、30μmの銅めっき層を形成した。これにより合計銅層の厚みは、38μmとなった。
さらに、この銅層の上に、上記のニッケルめっき条件で、付着量2500μg/dm2のニッケルめっき層を形成した。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの1.8倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本実施例7では77°であり、良好な結果となった。
10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好(○)であった。エッチングファクター(EF)は4.5となり、この結果も良好であった。
(比較例1)
箔厚18μmの電解銅箔を用い、樹脂基板に接着した。次に、次に、この銅張積層板に20μmの銅めっき層を形成した。銅めっきの条件は、上記の銅めっき条件とした。この結果、樹脂基板上の電解銅箔及び銅めっき層の合計厚みは38μmとなった。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの0.7倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本比較例1では52°であり、回路のダレが観察され不良となった。
以上については、10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好であったが、エッチングファクター(EF)は1.3となり、不良であった。
(比較例2)
箔厚12μmの圧延銅箔を用い、樹脂基板に接着した。次に、この銅張積層板をエッチングし、銅層の一部を除去した。これによって銅の厚みは5μmとなった。
この銅張積層板に、上記Niめっき条件で、付着量25μg/dmのNiめっき層を形成した。
次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの2.6倍であった。
回路形成条件については、30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:76秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本比較例2では54°であり、回路のダレが観察され不良となった。
以上については、10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好であったが、エッチングファクター(EF)は1.4となり、不良であった。
(比較例3)
本比較例3では、樹脂基板(ポリイミド系樹脂)を予めプラズマ処理した後、スパッタリングによりタイコート(Ni−20wt%Cr)層及び金属シード層を形成し、次に電気めっきにより8μの銅層を形成した銅樹脂積層板を製作した。
次に、この銅樹脂積層板に、30μmの銅めっき層を形成した。これにより合計銅層の厚みは、38μmとなった。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの0.7倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本比較例3では52°であり、ダレが発生し、不良となった。
以上については、10本の回路の評価結果であるが、処理残りは少なく、ソフトエッチング性も良好であったが、エッチングファクター(EF)は1.3となり、不良であった。
(比較例4)
本比較例4では、樹脂基板(ポリイミド系樹脂)を予めプラズマ処理した後、スパッタリングによりタイコート(Ni−20wt%Cr)層及び金属シード層を形成し、次に電気めっきにより8μの銅層を形成した銅樹脂積層板を製作した。
次に、この銅樹脂積層板に、30μmの銅めっき層を形成した。これにより合計銅層の厚みは、38μmとなった。
さらに、この銅層の上に、上記のニッケルめっき条件で、付着量3200μg/dmのニッケルめっき層を形成した。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。銅の回路間に形成された樹脂基板上のスペースの最も近接した幅は銅層の厚みの1.8倍であった。
回路形成条件については、100μmピッチ回路であり、レジストL/S=73μm/27μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:210秒前後とした。
FIB−SIMにより回路の傾斜角を観察した。傾斜角が63°以上で良好な結果と言えるが、本比較例3では78°であった。また、エッチングファクター(EF)は4.6となり、良好であった。しかしながら、ソフトエッチングでニッケル層を除去しようとしたところ、処理残りが発生した。
本発明は、銅張積層板で、銅箔のエッチングにより回路形成を行う一連の工程に、銅よりもエッチング速度が遅い層を薄く形成する工程を加えることにより、目的とする回路幅のより均一な回路を形成できるという効果を有し、エッチングによる処理残りがなく、ダレの発生を防止し、エッチングによる回路形成の時間を短縮することが可能になるという効果を有する。これによってパターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できるので、銅張り積層板(リジッド及びフレキ用)としての利用、プリント基板の電子回路の形成への利用が可能である。

Claims (19)

  1. 樹脂基板の片面または両面に銅又は銅合金の層(A)を形成し、次いで、該(A)層上の一部または全面に銅又は銅合金の層(B)を形成し、さらに、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、次に、前記(A)層、(B)層及び(C)層の積層部の一部を樹脂基板表面までエッチングして除去することにより形成された銅回路からなることを特徴とする電子回路であって、
    前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)が、白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金であることを特徴とする電子回路。
  2. 前記(C)層の被着量が、50μg/dm2〜3000μg/dm2であることを特徴とする請求項1に記載の電子回路。
  3. 樹脂基板の片面または両面に銅又は銅合金の層(A)を形成し、次いで、該(A)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、次に、前記(A)層及び(C)層の積層部の一部を樹脂基板表面までエッチングして除去することにより形成された銅回路からなることを特徴とする電子回路であって、
    前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)が、白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金であることを特徴とする電子回路。
  4. 前記(C)層の被着量が、50μg/dm2〜3000μg/dm2であることを特徴とする請求項3に記載の電子回路。
  5. 銅又は銅合金の層(A)層の樹脂に接する面の逆側の面が、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上で処理された面であることを特徴とする請求項1〜4のいずれか一項に記載の電子回路。
  6. 銅又は銅合金の層(A)層の樹脂に接する面の逆側の面が、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上の処理により減厚された面であることを特徴とする請求項1〜5のいずれか一項に記載の電子回路。
  7. 樹脂基板の片面または両面に銅又は銅合金の層(A)を、次いで、該(A)層上の一部または全面に銅又は銅合金の層(B)を、さらに、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成して銅張積層板を作製し、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、次に、この銅張積層板の前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する工程からなることを特徴とする電子回路の形成方法。
  8. 前記(C)層の被着量を、50μg/dm2〜3000μg/dm2として銅張積層板を作製することを特徴とする請求項7に記載の電子回路の形成方法。
  9. 樹脂基板の片面または両面に銅又は銅合金の層(A)を形成して銅張積層板を作製し、この銅張積層板にスルーホールを形成し、さらに前記(A)層上の一部又は全面及びスルーホール内に、銅又は銅合金の層(B)からなるめっき層を形成した後、該(B)層上の一部又は全面に、銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、さらに前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する工程からなり、
    前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であることを特徴とする電子回路の形成方法。
  10. 前記(C)層の被着量を、50μg/dm2〜3000μg/dm2とすることを特徴とする請求項9に記載の電子回路の形成方法。
  11. 樹脂基板の片面または両面に銅又は銅合金の層(A)を、次いで、該(A)層上の一部または全面に、銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成して銅張積層板を作製し、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、次に、この銅張積層板の前記(A)層と(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する工程からなることを特徴とする電子回路の形成方法。
  12. 前記(C)層の被着量を、50μg/dm2〜3000μg/dm2として銅張積層板を作製することを特徴とする請求項11に記載の電子回路の形成方法。
  13. 樹脂基板の片面または両面に形成した銅又は銅合金の層(A)をエッチングにより、銅又は銅合金の層(A)の厚さを調節し、これらの厚さを調節した層の上に、銅よりもエッチング速度が遅い層(C)を形成して銅張積層板を作製し、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、次に前記(A)層及び(C)層の積層部の一部を樹脂基板表面までエッチングにより除去して銅回路を形成することを特徴とする電子回路の形成方法。
  14. 前記(C)層の被着量を、50μg/dm2〜3000μg/dm2として銅張積層板を作製することを特徴とする請求項13に記載の電子回路の形成方法。
  15. 前記(C)層上に、耐熱層及び又は防錆層を形成されていることを特徴とする請求項7〜14のいずれか一項に記載の電子回路の形成方法。
  16. 銅又は銅合金の層(A)を、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上で処理することを特徴とする請求項7〜15のいずれか一項に記載の電子回路の形成方法。
  17. 銅又は銅合金の層(A)を、酸洗処理、ソフトエッチング又は表面を荒らす処理の一以上の処理により減厚することを特徴とする請求項7〜16のいずれか一項に記載の電子回路の形成方法。
  18. 樹脂基板の片面または両面に銅又は銅合金の層(A)を形成して銅張積層板を作製し、この銅張積層板にスルーホールを形成し、さらに前記(A)層上の一部又は全面及びスルーホール内に、銅又は銅合金の層(B)からなるめっき層を形成した後、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、さらに前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する電子回路形成用銅張積層板であって、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、スルーホール形成前の樹脂基板の片面または両面に銅又は銅合金の層(A)および、その後に形成される銅又は銅合金の層(B)からなるめっき層(スルーホールめっき層)の少なくとも一方を、酸洗又は/及びソフトエッチングにより減厚処理されていることを特徴とする電子回路形成用銅張積層板。
  19. 樹脂基板の片面または両面に銅又は銅合金の層(A)を形成して銅張積層板を作製し、この銅張積層板にスルーホールを形成し、さらに前記(A)層上の一部又は全面及びスルーホール内に、銅又は銅合金の層(B)からなるめっき層を形成した後、該(B)層上の一部又は全面に銅エッチング液に対して銅よりもエッチング速度が遅い層(C)を形成し、該層(C)の被着量が、50μg/dm2〜3000μg/dm2であり、さらに前記(A)層と(B)層及び(C)層からなる積層部の一部を樹脂基板表面までエッチングして除去することにより銅回路を形成する電子回路形成用銅張積層板であって、前記銅エッチング液に対して銅よりもエッチング速度が遅い層(C)は白金族元素、金、銀のいずれか1種の金属、若しくはこれらの組合せ又はこれらを主成分とする合金の層であり、スルーホール形成前の樹脂基板の片面または両面に銅又は銅合金の層(A)および、その後に形成される銅又は銅合金の層(B)からなるめっき層(スルーホールめっき層)の少なくとも一方を、酸洗又は/及びソフトエッチングにより減厚処理されていることを特徴とする電子回路形成用銅張積層板。
JP2011519752A 2009-06-18 2010-06-11 電子回路及びその形成方法並びに電子回路形成用銅張積層板 Active JP5676443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011519752A JP5676443B2 (ja) 2009-06-18 2010-06-11 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009145863 2009-06-18
JP2009145863 2009-06-18
PCT/JP2010/059947 WO2010147059A1 (ja) 2009-06-18 2010-06-11 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP2011519752A JP5676443B2 (ja) 2009-06-18 2010-06-11 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013230550A Division JP5738964B2 (ja) 2009-06-18 2013-11-06 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Publications (2)

Publication Number Publication Date
JPWO2010147059A1 JPWO2010147059A1 (ja) 2012-12-06
JP5676443B2 true JP5676443B2 (ja) 2015-02-25

Family

ID=43356377

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011519752A Active JP5676443B2 (ja) 2009-06-18 2010-06-11 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP2013230550A Active JP5738964B2 (ja) 2009-06-18 2013-11-06 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013230550A Active JP5738964B2 (ja) 2009-06-18 2013-11-06 電子回路及びその形成方法並びに電子回路形成用銅張積層板

Country Status (3)

Country Link
JP (2) JP5676443B2 (ja)
TW (1) TWI487437B (ja)
WO (1) WO2010147059A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5650023B2 (ja) * 2011-03-03 2015-01-07 Jx日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP5346054B2 (ja) * 2011-03-18 2013-11-20 Jx日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP5558437B2 (ja) * 2011-08-24 2014-07-23 Jx日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP5816045B2 (ja) * 2011-09-30 2015-11-17 Jx日鉱日石金属株式会社 生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
CN106341942A (zh) * 2016-11-18 2017-01-18 东莞市五株电子科技有限公司 一种快充电池的电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177248A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 配線基板及びその製造方法並びに電子機器
JP2002033584A (ja) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
JP2005217344A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd プリント配線板用金属箔とその製造方法、およびそれを用いたプリント配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499508B (en) * 1999-12-10 2002-08-21 Nippon Denkai Kk Roughening treated copper foil and producing method therefor
JP3643743B2 (ja) * 2000-01-28 2005-04-27 三洋電機株式会社 実装基板
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP2008251596A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd プリント配線基板の配線パターン
JP2008277749A (ja) * 2007-04-02 2008-11-13 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
JP2009117706A (ja) * 2007-11-08 2009-05-28 Hitachi Cable Ltd フレキシブルプリント配線板用銅箔及びその製造方法、並びにフレキシブルプリント配線板
FR2929549B1 (fr) * 2008-04-08 2012-04-20 Monnier Marc Le Procede de fabrication d'une structure alveolaire,structure alveolaire et installation correspondantes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177248A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 配線基板及びその製造方法並びに電子機器
JP2002033584A (ja) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2002176242A (ja) * 2000-12-05 2002-06-21 Nikko Materials Co Ltd 電子回路用銅箔及び電子回路の形成方法
JP2005217344A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd プリント配線板用金属箔とその製造方法、およびそれを用いたプリント配線板

Also Published As

Publication number Publication date
JPWO2010147059A1 (ja) 2012-12-06
TWI487437B (zh) 2015-06-01
WO2010147059A1 (ja) 2010-12-23
JP5738964B2 (ja) 2015-06-24
TW201116174A (en) 2011-05-01
JP2014053636A (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
TWI539875B (zh) An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
JP4955104B2 (ja) 電子回路の形成方法
JP5358586B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
WO2017141985A1 (ja) プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法
JP2011210993A (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5467009B2 (ja) レジスト形成配線基板及び電子回路の製造方法
WO2012132578A1 (ja) 銅キャリア付銅箔、その製造方法、電子回路用銅箔、その製造方法及び電子回路の形成方法
JP5506497B2 (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
WO2012132572A1 (ja) 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
JP2011210996A (ja) プリント配線板用銅箔及びそれを用いた積層体
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板
JP2011210988A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2012167354A (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2011253854A (ja) プリント配線板用回路基板の形成方法
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131114

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141225

R150 Certificate of patent or registration of utility model

Ref document number: 5676443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250