JP4955104B2 - 電子回路の形成方法 - Google Patents

電子回路の形成方法 Download PDF

Info

Publication number
JP4955104B2
JP4955104B2 JP2010519288A JP2010519288A JP4955104B2 JP 4955104 B2 JP4955104 B2 JP 4955104B2 JP 2010519288 A JP2010519288 A JP 2010519288A JP 2010519288 A JP2010519288 A JP 2010519288A JP 4955104 B2 JP4955104 B2 JP 4955104B2
Authority
JP
Japan
Prior art keywords
etching
nickel
circuit
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010519288A
Other languages
English (en)
Other versions
JPWO2010074054A1 (ja
Inventor
敬亮 山西
賢吾 神永
亮 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2010519288A priority Critical patent/JP4955104B2/ja
Application granted granted Critical
Publication of JP4955104B2 publication Critical patent/JP4955104B2/ja
Publication of JPWO2010074054A1 publication Critical patent/JPWO2010074054A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/40Properties of the layers or laminate having particular optical properties
    • B32B2307/406Bright, glossy, shiny surface
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/732Dimensional properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、圧延銅箔又は電解銅箔をエッチングにより回路形成を行う電子回路の形成方法に関する。
電子・電気機器に印刷回路用銅箔が広く使用されているが、この印刷回路用銅箔は、一般に合成樹脂ボードやフイルム等の基材に接着剤を介して、あるいは接着剤を用いずに高温高圧下で接着して銅張り積層板を製造し、その後、目的とする回路を形成するためにレジスト塗布及び露光工程により回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を経、またさらに各種の素子が半田付けされてエレクトロデバイス用の印刷回路が形成されている。
このような印刷回路に使用する銅箔は、その製造方法の種類の違いにより電解銅箔及び圧延銅箔に大別されるが、いずれも印刷回路板の種類や品質要求に応じて使用されている。
これらの銅箔は、樹脂基材と接着される面と非接着面があり、それぞれ特殊な表面処理(トリート処理)が施されている。また、多層プリント配線板の内層に使用する銅箔のように両面に樹脂との接着機能をもつようにされる(ダブルトリート処理)場合もある。
電解銅箔は一般に回転ドラムに銅を電着させ、それを連続的に剥がして銅箔を製造しているが、この製造時点で回転ドラムに接触する面は光沢面で、その反対側の面は多数の凹凸を有している(粗面)。しかし、このような粗面でも樹脂基板との接着性を一層向上させるために、0.2〜3μm程度の銅粒子を付着させるのが一般的である。
さらに、このような凹凸を増強した上に銅粒子の脱落を防止するために薄いめっき層を形成する場合もある。これらの一連の工程を粗化処理と呼んでいる。このような粗化処理は、電解銅箔に限らず圧延銅箔でも要求されることであり、同様な粗化処理が圧延銅箔においても実施されている。
以上のような銅箔を使用してホットプレス法や連続法により銅張り積層板が製造される。この積層板は、例えばホットプレス法を例にとると、エポキシ樹脂の合成、紙基材へのフェノール樹脂の含浸、乾燥を行ってプリプレグを製造し、さらにこのプリプレグと銅箔を組合せプレス機により熱圧成形を行う等の工程を経て製造されている。これ以外にも、銅箔にポリイミド前駆体溶液を乾燥及び固化させて、前記銅箔上にポリイミド樹脂層を形成する方法もある。
このようにして製造された銅張り積層板は、目的とする回路を形成するためにレジスト塗布及び露光工程により回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を経るが、エッチングして回路を形成する際に、その回路が意図した通りの幅にならないという問題がある。
それは、エッチング後の銅箔回路の銅部分が、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりにエッチングされる(ダレを発生する)ことである。大きな「ダレ」が発生した場合には、樹脂基板近傍で銅回路が短絡し、不良品となる場合もある。
このような「ダレ」は極力小さくすることが必要であるが、このような末広がりのエッチング不良を防止するために、エッチング時間を延長して、エッチングをより多くして、この「ダレ」を減少させることも考えた。
しかし、この場合は、すでに所定の幅寸法に至っている箇所があると、そこがさらにエッチングされることになるので、その銅箔部分の回路幅がそれだけ狭くなり、回路設計上目的とする均一な線幅(回路幅)が得られず、特にその部分(細線化された部分)で発熱し、場合によっては断線するという問題が発生する。
電子回路のファインパターン化がさらに進行する中で、現在もなお、このようなエッチング不良による問題がより強く現れ、回路形成上で、大きな問題となっている。
本発明者らは、これらを改善するために、エッチング面側の銅箔に銅よりもエッチングレートの低い金属又は合金層を形成した銅箔を提案した(特許文献1参照)。この場合の金属又は合金としては、ニッケル、コバルト及びこれらの合金である。
回路設計に際しては、レジスト塗布側、すなわち銅箔の表面からエッチング液が浸透するので、レジスト直下にエッチングレートの低い金属又は合金層があれば、その近傍の銅箔部分のエッチングが抑制され、他の銅箔部分のエッチングが進行するので、「ダレ」が減少し、より均一な幅の回路が形成できるという効果をもたらした。この結果は、従来技術ら見ると、大きな進歩があった。
ここで、さらに改良を進める段階で、問題がいくつか浮上した。それは回路を形成した後、レジンの除去、さらには「ダレ」防止用に形成したエッチング速度が遅い金属又は合金層をソフトエッチングにより除去する必要があること、さらには前記エッチングレートの低い金属又は合金層(ニッケル又はニッケル合金層)付き銅箔を、銅張積層板とし電子回路を形成する工程で、ニッケル又はニッケル合金からなるエッチングレートの低い層が溶け残ることである。
すなわち、「ダレ」防止用に形成したエッチング速度が遅い金属又は合金層が溶け残った場合、特に回路(スペース)間が狭いときには、回路が短絡(ショート)し、マイグレーション特性の劣化などが問題となる可能性がある。特に、銅の回路間の幅が、銅の厚みの2倍以下の幅を有する回路を形成では、発明者らが先に提案した発明の好適範囲の中でも問題が起こり得る。
エッチング除去の時間をなるべく短縮し、きれいに除去するためには、ニッケル又はニッケル合金層の厚さを極力薄くすることが必要であること、また、パターンエッチングでのショート、マイグレーション特性の劣化などの不良が発生するという問題があるので、さらに改良を進めるか又は他の材料に置換することが要求されている。
本発明は、銅張り積層板の銅箔をエッチングにより回路形成を行うに際し、エッチングによるダレを防止し、目的とする回路幅の均一な回路を形成でき、ニッケル層の厚さを適度な薄さとし、ソフトエッチングにより、これらが容易に除去することができ、処理残りが発生しないようにすること、さらにパターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる圧延銅箔又は電解銅箔を用いた電子回路の形成方法を得ることを課題とする。
本発明者らは、圧延銅箔又は電解銅箔のエッチング面にニッケルの層を形成して、銅箔の厚み方向のエッチング速度を調節し、ダレのない回路幅の均一な回路を形成することができ、さらに銅表面上の被覆層を適度な薄さとすることにより、ソフトエッチングにより除去を容易とすることができるという、いくつかの問題を、同時に解決できるとの知見を得た。
本発明はこの知見に基づいて、
1 銅張り積層板をエッチングにより電子回路を形成する方法において、圧延銅箔又は電解銅箔からなる銅層のエッチング面側に、ニッケル又はニッケル合金のエッチング速度が遅い層を形成した後、前記銅層の非エッチング側の面を樹脂基板に張付けて銅張り積層板とし、次に銅層及びニッケル又はニッケル合金層を形成した上に回路形成用のレジストパターンを付け、さらに塩化第二鉄溶液からなるエッチング液を用いて、前記レジストパターンが付された部分以外の銅張り積層板上の前記銅層及びニッケル又はニッケル合金層の不必要部分を除去し、次にレジスト除去を行い、さらにソフトエッチングにより、残部のニッケル層を除去して回路を形成することを特徴とする電子回路の形成方法、を提供する。
また、本発明は、
2 銅の厚みに対する銅回路間の幅の比が、9μm以上では2倍以下、9μm未満では3.5倍以下かつエッチングファクターが2.0以上である回路を形成することを特徴とする上記1記載の電子回路の形成方法、を提供する。
また、本発明は、
3 前記銅よりもエッチングレートの低い合金であるニッケル合金層中のニッケル比率が50wt%を超えることを特徴する上記1又は2に記載の電子回路の形成方法、を提供する。
4.前記ニッケル量を、100μg/dm〜3000μg/dmとすることを特徴とする上記1〜3のいずれか一項に記載の電子回路の形成方法、を提供する。
5.前記ニッケル又はニッケル合金層上に、さらにクロム層若しくはクロメート層及び又はシラン処理層を形成することを特徴とする上記1〜4のいずれか一項に記載の電子回路の形成方法、を提供する。
さらに、本発明は、
6 前記クロム層若しくはクロメート層を形成する場合において、クロム量を金属クロム換算で、100μg/dm 以下とすることを特徴とする請求項5に記載の電子回路の形成方法、
前記シラン処理層を形成する場合において、シリコン単体換算で、20μg/dm以下とすることを特徴とする上記3〜5のいずれか一項に記載の電子回路の形成方法、を提供する。
本発明は、銅張り積層板の銅箔をエッチングにより回路形成を行うに際し、目的とする回路幅のより均一な回路を形成できるという効果を有する。また、エッチングによるダレの発生を防止し、さらに銅表面上の被覆層を適度な薄さとすることにより、ソフトエッチングにより除去を容易とすることができ、さらにエッチング後の被覆層の溶け残りを防止することができるという効果を有する。これによってパターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる優れた電子回路の形成方法を提供することができるという効果を有する。
エッチングファクター(EF)の計算方法の概略説明図である。
本発明の電子回路の形成方法は、圧延銅箔又は電解銅箔からなる銅張り積層板に、エッチングにより電子回路を形成する方法である。
本願発明の目的を達成するために、圧延銅箔又は電解銅箔のエッチング面側に、銅よりもエッチングレートの低いニッケル又はニッケル合金層を形成した後、樹脂基板に該圧延銅箔又は電解銅箔を張付けて銅張り積層板とする。
次に、銅箔上に回路を形成するためのレジストパターンを付け、さらにエッチング液を用いて、前記レジストパターンが付された部分以外の銅張り積層板上の銅箔を除去する。このレジストパターンの形成から不要な銅箔の除去は、一般的に行われている手法である。
本発明の場合、銅箔上のニッケル又はニッケル合金層は、前記エッチング液により、銅箔部分と共に不必要部分を除去する。この場合、後述するように、ニッケル又はニッケル合金層は、銅回路のダレを発生させないという効果がある。
この後、レジスト除去を行い、さらにレジスト部に残存したニッケル又はニッケル合金層をソフトエッチングにより除去する。これによって、エッチングファクター2.0以上である回路を精度よく形成することができる。
但し、スペースが狭すぎると回路作成精度の上からショートが発生する可能性がある。したがって、回路を安定して作るためには、銅の厚みに対する銅回路間の幅の比については、銅の厚みが9μm以上では2倍以下、9μm未満では3.5倍以下であることがのぞましい。
電解銅箔の場合、粗化面(M面)又は光沢面(S面)にも同様に適用できるが、エッチングされる面は、通常光沢面側を使用する。圧延銅箔の中には高純度銅箔又は強度を向上させた合金銅箔も存在するが、本件発明はこれらの銅箔の全てを包含する。
エッチングを抑制するニッケル又はニッケル合金層は、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチング速度は、このニッケル又はニッケル合金層により抑制され、逆にニッケル又はニッケル合金層から遠ざかるに従い、銅のエッチングは通常の速度で進行する。これによって、銅回路の側面のレジスト側から樹脂基板側に向かってほぼ垂直にエッチングが進行し、矩形の銅箔回路が形成される。
ニッケル又はニッケル合金層は、主としてダレの発生を抑制し、目的とする回路幅の均一な回路を形成することである。
銅張り積層板は、電子回路を形成する樹脂の貼り付けなどの工程で、高温処理することが必要となるが、この場合に、ニッケル又はニッケル合金層は酸化され、レジストの塗布性(均一性、密着性)の不良を発生し易く、また、エッチング時に、加熱時形成される界面酸化物は、エッチングのばらつきを生じ易く、ショート又は回路幅の不均一性をもたらす原因となる。この場合は、ニッケル又はニッケル合金層を厚く形成するのが望ましい。しかし、銅張り積層板として、大きな加熱の影響を受けない場合には、ニッケル又はニッケル合金層を薄くすることが可能である。
このように、ニッケル又はニッケル合金層を厚く形成することにより、熱酸化による影響を防止できるが、厚く形成すること自体が、必ずしも良いとは限らない。これは回路形成後に、ソフトエッチングにより除去する必要があるので、この除去工程に時間がかかることを意味する。
微細回路形成においては、エッチング速度が速い、塩化第二鉄水溶液によるエッチング液を用いることが必要となる。これは、回路の微細化によりエッチング速度が下がるという問題があるからである。塩化第二鉄水溶液によるエッチング液は、これを防止する有効な手段である。
これによって、銅の回路間のスペースが、銅の厚みが9μm以上では2倍以下、9μm未満では3.5倍以下である回路を精度よく形成することができる。
前記ニッケル又はニッケル合金層上には、さらにクロム層若しくはクロメート層及び又はシラン処理層を形成することができる。この場合は、パターンエッチング液に対するエッチング速度の相異が生ずる可能性はあるが、この量を適宜選択することにより、同様にニッケル又はニッケル合金層の表面の酸化を押さえることができるので、安定した回路幅のパターンの形成が可能となる。
また、前記ニッケル又はニッケル合金層に含まれるニッケル量は、100μg/dm〜3000μg/dm、好ましくは2250μg/dm以下、さらに1500μg/dm以下することが望ましい。これは回路エッチングの際に、ダレを生ずるのを抑制し、均一な回路のエッチングに必要な量である。
100μg/dm未満では、その効果がない。好ましくは200μg/dm以上、より好ましくは300μg/dm以上である。また、上限は3000μg/dmとする。なお、100μg/dm以上では、耐熱(耐変色)性も生じ、厚みが多くなるに従って、耐熱(耐変色)性が向上するので、多い方が良いと言える。
この場合、耐熱(耐変色)性とは、保管時の変色、半田実装時の熱時変色、CCL基板作製時の熱による変色を抑制できる機能を意味する。
一方、多すぎる場合には、ソフトエッチングの際に、ニッケル又はニッケル合金層除去の工程の負荷が大きくなり、場合によっては処理残りが発生し、マイグレーション特性の劣化などが問題となる可能性があり、銅回路の設計上支障となる。したがって、上記の範囲とすることが必要である。
また、本発明の電子回路用の圧延銅箔又は電解銅箔において、前記クロム層若しくはクロメート層を設ける場合には、クロム量を金属クロム換算で、100μg/dm以下とする。また、前記シラン処理層を形成する場合には、シリコン単体換算で、20μg/dm以下であることが望ましい。これは、パターンエッチング液に対するエッチング速度の相異が生ずるのを抑制するためである。しかしながら、適度な量は、ニッケル又はニッケル合金層の、熱酸化を防止するのに有効である。
下記に好適なめっき条件の例を示す。
(ニッケルめっき)
Ni:10〜40g/L
pH:2.5〜3.5
温度:常温〜60°C
電流密度Dk:2〜50A/dm
時間:1〜4秒
(ニッケル−亜鉛合金めっき)
Ni:10〜40g/L
Zn:0.5〜7g/L
SO:2〜20g/L
温度:常温〜60°C
電流密度Dk:10〜50A/dm
時間:1〜4秒
(クロムめっきの条件)
Cr(NaCr或いはCrO
Cr:40〜300g/リットル
SO :0.5〜10.0g/リットル
浴温:40〜60°C
電流密度Dk :0.01〜50A/dm
時間:1〜100秒
アノード:Pt-Ti 板、ステンレス鋼板、鉛板等
(クロメート処理の条件)
Cr(NaCr或いはCrO):2〜10g/リットル
NaOH或いはKOH :10〜50g/リットル
ZnO 或いはZnSO・7HO:0.05〜10g/リットル
pH:2〜13
浴温:20〜80°C
電流密度Dk :0.05〜5A/dm
時間:5〜30秒
アノード:Pt-Ti 板、ステンレス鋼板等
(シラン処理の条件)
下記のような色々な系列のシランから選択。
濃度は0.01wt%〜5wt%
種類:オレフィン系シラン、エポキシ系シラン、アクリル系シラン、
アミノ系シラン、メルカプト系シラン
アルコールに溶解したシランを所定の濃度まで水で希釈し、銅箔表面へ塗布
するもの。
(ニッケル付着量分析方法)
ニッケル処理面を分析するため、反対面をFR−4樹脂でプレス作製し、マスキングする。そのサンプルを濃度30%の硝酸にて表面処理被膜が溶けるまで溶解させ、ビーカー中の溶解液を10倍に稀釈し、原子吸光分析によりニッケルの定量分析を行う。
(亜鉛、クロムの付着量分析方法)
処理面を分析するため、反対面をFR−4樹脂でプレス作製し、マスキングする。そのサンプルを濃度10%の塩酸にて3分間煮沸して処理層を溶解させ、その溶液を原子吸光分析により亜鉛、クロムの定量分析を行う。
(熱影響の考慮)
銅張り積層板(CCL)の製造の段階で、銅箔に熱がかかる。この熱によって、銅箔表層に設けられたエッチング改善処理層は銅層へ拡散する。そのため、当初期待したエッチング改善効果が減退し、エッチングファクターは減少する傾向がある。このことから、拡散していない状態と同等の効果を出すには、CCL作製時の銅箔にかかる熱量を考慮して、改善処理層の付着量を1.1〜2倍程度増やすことが必要である。
(エッチングファクターの測定条件)
エッチングファクターは、末広がりにエッチングされた場合(ダレが発生した場合)、回路が垂直にエッチングされたと仮定した場合の、銅箔上面からの垂線と樹脂基板との交点をP点とし、このP点からのダレの長さの距離をaとした場合において、このaと銅箔の厚さbとの比:b/aを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。
エッチングファクター(EF)の計算方法の概略を図1に示す。この図1に示すように、EF=b/aとして計算する。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。
次に、本発明の実施例及び比較例について説明する。なお、本実施例はあくまで1例であり、この例に制限されるものではない。すなわち、本発明の技術思想の範囲内で、実施例以外の態様あるいは変形を全て包含するものである。
(実施例1)
箔厚18μmの圧延銅箔を用いた。この圧延銅箔に、上記ニッケルめっき条件で、下記表1に示すように、ニッケル付着量2500μg/dmのニッケルめっき層を形成した。この後、樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
エッチング条件、回路形成条件、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)は、次の通りである。
(エッチング条件)
塩化第二鉄水溶液:(37wt%、ボーメ度:40°)
液温:50°C
スプレー圧:0.15MPa
(回路形成条件)
回路ピッチ:30μmピッチ、50μmピッチの2種であるが、銅箔の厚みによって変更する。本実施例1の場合は、18μm厚の銅箔を用いたので、次の条件である。
(50μmピッチ回路形成)
レジストL/S=33μm/17μm、仕上がり回路トップ(上部)幅:15μm、エッチング時間:105秒前後
(回路幅方向の処理残り)
電子顕微鏡により回路上面を観察し、回路幅方向で2μm以上生じたときは悪い評価(×)とし、2μm未満の場合は、良好(○)とした。
(ソフトエッチング除去性)
硫酸−過酸化水素混合溶液(硫酸165g/L、過酸化水素水21g/L)、35°C、2分間浸漬・攪拌し、除去されているかどうか、外観観察を実施した。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は1.4であった。処理残りは少なく、評価としては(○)であり、ソフトエッチング性も良好(○)であった。
(実施例2)
本実施例では、圧延銅箔を用い、これに銅めっきを行った。圧延銅箔の厚みは9μm、銅めっきの厚みは9μmで、合計の箔の厚さは18μmとなった。
この圧延銅箔に、上記ニッケルめっき条件で、下記表1に示すように、ニッケル付着量2000μg/dmのニッケルめっき層を形成した。この後、樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
エッチング条件及び回路形成条件は、実施例1と同様であり、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)も実施例1と同様に実施した。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を、同様に表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は1.4であった。処理残りは少なく、評価としては(○)であり、ソフトエッチング性も良好(○)であった。
(実施例3)
本実施例では、樹脂基板(ポリイミド系樹脂)に銅めっきした基板を用いた。銅めっきの厚さは18μmである。
この銅めっき基板に、上記ニッケルめっき条件で、下記表1に示すように、ニッケル付着量1000μg/dmのニッケルめっき層を形成した。次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
回路形成条件を除き、エッチング条件は、実施例1と同様であり、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)も実施例1と同様に実施した。
回路形成条件については、30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:76秒前後とした。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を、同様に表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は1.9であった。処理残りは少なく、評価としては(○)であり、ソフトエッチング性も良好(○)であった。
(実施例4)
本実施例では、圧延銅箔を用いた。圧延銅箔の厚さはμmである。この圧延銅箔の光沢面に、上記のニッケルめっき条件で、下記表1に示すように、ニッケル付着量500μg/dmのニッケルめっき層を形成した。この後、樹脂基板に接着した。
次に、この上にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
エッチング条件及び回路形成条件は、実施例1と同様であり、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)も実施例1と同様に実施した。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を、同様に表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は3.4であった。処理残りは少なく、評価としては(○)であり、ソフトエッチング性も良好(○)であった。
(実施例5)
箔厚μmの電解銅箔を用いた。この電解銅箔に、上記ニッケル−亜鉛めっき条件で、下記表1に示すように、ニッケル付着量2500μg/dm、亜鉛付着量650μg/dmのニッケル−亜鉛めっき層を形成した。ニッケル比は66wt%であった。この後、樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケル−亜鉛めっき層を除去し、最終的に、銅のみの回路を形成した。
エッチング条件及び回路形成条件は、実施例1と同様であり、回路幅方向の処理残り、ソフトエッチング性(ニッケル−亜鉛めっき層の除去)も実施例1と同様に実施した。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を、同様に表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は1.4であった。処理残りは少なく、評価としては(○)であり、ソフトエッチング性も良好(○)であった。
(比較例1)
箔厚18μmの圧延銅箔を用いた。この圧延銅箔に、上記ニッケルめっき条件で、下記表1に示すように、7500μ/dmのニッケルめっき層を形成した。この後、樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
エッチング条件、回路形成条件、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)は、実施例1と同様に実施した。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は1.4であったが、処理残りが多くなり、評価としては(×)であり、ソフトエッチング性も不良(×)であった。これは、ニッケル層の厚さが多すぎるのが原因と考えられた。
(比較例2)
箔厚18μmの圧延銅箔を用いた。この圧延銅箔に、上記ニッケルめっき条件で、下記表1に示すように、10000μ/dmのニッケルめっき層を形成した。この後、樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
回路形成条件を除き、エッチング条件、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)は、実施例1と同様に実施した。回路形成条件については、30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:76秒前後とした。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は1.6であったが、処理残りが多くなり、評価としては(×)であり、ソフトエッチング性も不良(×)であった。これは、ニッケル層の厚さが多すぎるのが原因と考えられた。
(比較例3)
箔厚5μmの電解銅箔を用いた。この電解銅箔の光沢面に、上記ニッケルめっき条件で、下記表1及び表2に示すように、5000μ/dmのニッケルめっき層を形成した。この後、樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施した。
エッチングにより回路を形成した後、レジストを除去し、さらにソフトエッチングにより、ニッケルを除去し、最終的に、銅のみの回路を形成した。
回路形成条件を除き、エッチング条件、回路幅方向の処理残り、ソフトエッチング性(ニッケル層の除去)は、実施例1と同様に実施した。回路形成条件については、30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:48秒前後とした。
上記の条件でエッチングを行って回路を形成し、さらにレジンを除いた後、ソフトエッチングを行った。
この結果を表1に示す。これは、10本の回路の評価結果である。この表1に示すように、回路間のスペース/箔厚比は3.5であった。処理残りが多くなり、評価としては(×)であり、ソフトエッチング性も不良(×)であった。これは、ニッケル層の厚さが多すぎるのが原因と考えられた。
(比較例4)
箔厚18μmの圧延銅箔を用いた。この圧延銅箔を樹脂基板に接着した。次に、レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施し回路を形成した。回路形成条件については30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:48秒前後とした。
エッチングを行って回路を形成したが、回路はショートしており、また回路間のスペース/箔厚比は算出不能であった。この結果を表1に示す。ニッケル層が存在しない場合には、銅回路形成が難しいことが分かった。
(比較例5)
箔厚5μmの電解銅箔を用いた。この電解銅箔の粗面を樹脂基板に接着した。次に、電解銅箔の光沢面にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施し、回路を形成した。
回路形成条件については30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:48秒前後とした。
エッチングを行って回路を形成したが、EFの50μmピッチは1.4であり、末広がりにエッチングされ、好ましい状況ではなかった。回路間のスペース/箔厚比は2.6であった。この結果を表1に示す。ニッケル層が存在しない場合には、銅の厚みが薄い場合であっても、回路の切れが悪く、回路形成が難しいことが分かった。
(比較例6)
箔厚9μmの圧延銅箔を用いた。この圧延銅箔を樹脂基板に接着した。次に、圧延銅箔の面にレジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を実施して回路を形成した。
回路形成条件については30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:48秒前後とした。
エッチングを行って回路を形成したが、EFの50μmピッチは1.3であり、末広がりにエッチングされ、好ましい状況ではなかった。回路間のスペース/箔厚比は0.7であった。この結果を表1に示す。ニッケル層が存在しない場合には、銅の厚みが薄い場合であっても、回路の切れが悪く、回路形成が難しいことが分かった。
(比較例7)
箔厚18μmの圧延銅箔を用いた。この圧延銅箔に上記条件でニッケルめっき層を形成した。この銅箔側を樹脂基板に接着した。次に、圧延銅箔のニッケルめっき側の面にレジスト塗布及び露光工程により10本の回路を印刷し、さらにニッケルめっき銅箔の不要部分を除去するエッチング処理を実施して回路を形成した。回路形成条件については30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:48秒前後とした。
エッチングを行って回路を形成したが、EFの30μmピッチは1.2であり、末広がりにエッチングされ、好ましい状況ではなかった。回路間のスペース/箔厚比は0.4であった。この結果を表1に示す。ニッケル層が存在してもNi量が少ない場合には、回路の切れが悪く回路形成が難しいことが分かった。
(比較例8)
箔厚5μmの電解銅箔を用いた。この電解銅箔の光沢面に上記条件でニッケル亜鉛合金めっき層を形成した。ニッケル亜鉛合金めっき層のNi比は、30wt%であった。この銅箔側を樹脂基板に接着した。
次に、圧延銅箔のニッケル亜鉛合金めっき側の面にレジスト塗布及び露光工程により10本の回路を印刷し、さらにニッケル亜鉛合金めっき銅箔の不要部分を除去するエッチング処理を実施して回路を形成した。
回路形成条件については30μmピッチ回路であり、レジストL/S=25μm/5μm、仕上がり回路トップ(上部)幅:10μm、エッチング時間:48秒前後とした。
エッチングを行って回路を形成したが、EFの30μmピッチは1.4であり、末広がりにエッチングされ、好ましい状況ではなかった。回路間のスペース/箔厚比は54であった。この結果を表1に示す。ニッケル層が存在してもNi比が小さい場合には、回路の切れが悪く回路形成が難しいことが分かった。
表1から明らかなように、銅箔のエッチング面側に形成された銅よりもエッチングレートの低いニッケルを形成した場合には、圧延銅箔又は電解銅箔のいずれも、処理残りが無いか又は少なく、ほぼ矩形の銅箔回路が形成され、極めて良好なエッチング回路が得られた。
これに対して、本願発明の条件に合わないものは、ダレが大きく台形状の銅箔回路が形成され、エッチング不良であった。また、ソフトエッチング性も良好であり、エッチング残渣が認められなかった。
実施例では、ニッケル層、ニッケル−亜鉛層を形成した場合について説明したが、ニッケルを含む他の合金層でも同様な効果があることを確認した。しかし、合金めっきに比べ、ニッケルめっきの単独層はめっき液及びめっき条件の管理が容易である。
本発明は、銅箔のエッチングにより回路形成を行うに際し、目的とする回路幅のより均一な回路を形成できるという効果を有し、エッチングによる処理残りがなく、ダレの発生を防止し、エッチングによる回路形成の時間を短縮することが可能であり、またニッケル又はニッケル合金層の厚さを極力薄くすることができるという効果を有する。これによってパターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できるので、銅張り積層板(リジッド及びフレキ用)としての利用、プリント基板の電子回路の形成への利用が可能である。

Claims (7)

  1. 銅張り積層板をエッチングにより電子回路を形成する方法において、圧延銅箔又は電解銅箔からなる銅層のエッチング面側に、ニッケル又はニッケル合金のエッチング速度が遅い層を形成した後、前記銅層の非エッチング側の面を樹脂基板に張付けて銅張り積層板とし、次に銅層及びニッケル又はニッケル合金層を形成した上に回路形成用のレジストパターンを付け、さらに塩化第二鉄溶液からなるエッチング液を用いて、前記レジストパターンが付された部分以外の銅張り積層板上の前記銅層及びニッケル又はニッケル合金層の不必要部分を除去し、次にレジスト除去を行い、さらにソフトエッチングにより、残部のニッケル層を除去して回路を形成することを特徴とする電子回路の形成方法。
  2. 銅の厚みに対する銅回路間の幅の比が、9μm以上では2倍以下、9μm未満では3.5倍以下で、かつエッチングファクターも2.0以上である回路を形成することを特徴とする請求項1記載の電子回路の形成方法。
  3. 前記銅よりもエッチングレートの低い合金であるニッケル合金層中のニッケル比率が50wt%を超えることを特徴する請求項1又は2に記載の電子回路の形成方法。
  4. 前記ニッケル量を、100μg/dm〜3000μg/dmとすることを特徴とする請求項1〜3のいずれか一項に記載の電子回路の形成方法。
  5. 前記ニッケル又はニッケル合金層上に、さらにクロム層若しくはクロメート層及び又はシラン処理層を形成することを特徴とする請求項1〜4のいずれか一項に記載の電子回路の形成方法。
  6. 前記クロム層若しくはクロメート層を形成する場合において、クロム量を金属クロム換算で、100μg/dm以下とすることを特徴とする請求項5に記載の電子回路の形成方法。
  7. 前記シラン処理層を形成する場合において、シリコン単体換算で、20μg/dm以下とすることを特徴とする請求項5又は6に記載の電子回路の形成方法。
JP2010519288A 2008-12-26 2009-12-22 電子回路の形成方法 Active JP4955104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010519288A JP4955104B2 (ja) 2008-12-26 2009-12-22 電子回路の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008334474 2008-12-26
JP2008334474 2008-12-26
PCT/JP2009/071283 WO2010074054A1 (ja) 2008-12-26 2009-12-22 電子回路の形成方法
JP2010519288A JP4955104B2 (ja) 2008-12-26 2009-12-22 電子回路の形成方法

Publications (2)

Publication Number Publication Date
JP4955104B2 true JP4955104B2 (ja) 2012-06-20
JPWO2010074054A1 JPWO2010074054A1 (ja) 2012-06-21

Family

ID=42287663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010519288A Active JP4955104B2 (ja) 2008-12-26 2009-12-22 電子回路の形成方法

Country Status (8)

Country Link
US (1) US8357307B2 (ja)
EP (1) EP2373132A1 (ja)
JP (1) JP4955104B2 (ja)
KR (1) KR101229617B1 (ja)
CN (1) CN102265712B (ja)
MY (1) MY153974A (ja)
TW (1) TWI486487B (ja)
WO (1) WO2010074054A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955105B2 (ja) 2008-12-26 2012-06-20 Jx日鉱日石金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
KR20120091304A (ko) * 2009-12-24 2012-08-17 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 동박
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
JP5808114B2 (ja) * 2011-02-16 2015-11-10 Jx日鉱日石金属株式会社 プリント配線板用銅箔、積層体及びプリント配線板
JP5542715B2 (ja) * 2011-02-16 2014-07-09 Jx日鉱日石金属株式会社 プリント配線板用銅箔、積層体及びプリント配線板
KR101401782B1 (ko) * 2012-12-31 2014-05-30 한국수력원자력 주식회사 모재의 간접가열방식을 이용한 에칭장치
JP7330172B2 (ja) * 2018-04-27 2023-08-21 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072830B2 (en) * 1981-02-26 1989-04-19 Electrofoils Technology Limited Treatment of copper foil
CA2070047A1 (en) * 1991-06-28 1992-12-29 Richard J. Sadey Metal foil with improved peel strength and method for making said foil
TW230290B (ja) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JP2849059B2 (ja) * 1995-09-28 1999-01-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔の処理方法
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
KR100899588B1 (ko) * 2000-10-26 2009-05-27 오우크-미츠이, 인크 . 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
JP4592936B2 (ja) * 2000-12-05 2010-12-08 Jx日鉱日石金属株式会社 電子回路用銅箔及び電子回路の形成方法
JP2005039097A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 銅箔の配線形成方法と配線転写基材及び配線基板
JP2005344174A (ja) * 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
WO2007145164A1 (ja) 2006-06-12 2007-12-21 Nippon Mining & Metals Co., Ltd. 粗化処理面を備えた圧延銅又は銅合金箔及び圧延銅又は銅合金箔の粗化方法
KR20090080978A (ko) 2006-11-29 2009-07-27 닛코 킨조쿠 가부시키가이샤 2 층 구리 피복 적층판
US8642893B2 (en) 2007-09-28 2014-02-04 Jx Nippon Mining & Metals Corporation Copper foil for printed circuit and copper-clad laminate
JP4938130B2 (ja) 2008-06-17 2012-05-23 Jx日鉱日石金属株式会社 印刷回路基板用銅箔及び印刷回路基板用銅張積層板

Also Published As

Publication number Publication date
US8357307B2 (en) 2013-01-22
CN102265712B (zh) 2014-10-29
WO2010074054A1 (ja) 2010-07-01
TW201028500A (en) 2010-08-01
JPWO2010074054A1 (ja) 2012-06-21
EP2373132A1 (en) 2011-10-05
MY153974A (en) 2015-04-30
CN102265712A (zh) 2011-11-30
US20110284496A1 (en) 2011-11-24
TWI486487B (zh) 2015-06-01
KR20110095919A (ko) 2011-08-25
KR101229617B1 (ko) 2013-02-04

Similar Documents

Publication Publication Date Title
JP5937652B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP4955104B2 (ja) 電子回路の形成方法
JP5358586B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP4955106B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP4955105B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
WO2012132572A1 (ja) 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
JP2011210993A (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5406099B2 (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2011253856A (ja) プリント配線板用回路基板の形成方法
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2011210984A (ja) 耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
JP2011253854A (ja) プリント配線板用回路基板の形成方法
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板
JP2011253851A (ja) プリント配線板用回路基板の形成方法
JP2012235061A (ja) 積層体及びこれを用いたプリント配線板
JP2012033628A (ja) プリント配線板用回路基板の形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Ref document number: 4955104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250