KR101228168B1

KR101228168B1 - 인쇄 회로용 동박 및 동장 적층판

Info

Publication number: KR101228168B1
Application number: KR1020107006642A
Authority: KR
Inventors: 나오키 히구치
Original assignee: 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date: 2007-09-28
Filing date: 2008-09-12
Publication date: 2013-01-30
Also published as: EP2216427A4; US20100212941A1; JP6023848B2; JP5826303B2; TWI463926B; CN101809206A; TW200915933A; JP2015193933A; KR20100049116A; JP2014132118A; US8642893B2; CN103266335B; EP2216427A1; CN103266335A; CN101809206B; WO2009041292A1; EP2216427B1; JPWO2009041292A1; JP5512273B2

Abstract

동박의 표면에, 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 당해 조화 처리층 상에 형성된 코발트-니켈 합금 도금층 및 당해 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 구비한 인쇄 회로용 동박에 있어서, 상기 아연-니켈 합금 도금층의 총량이 150 ∼ 500 ㎍/d㎡ 이고, 당해 합금층 중의 니켈 비율의 하한값이 0.16, 상한값이 0.40 이고, 또한 니켈 함유량이 50 ㎍/d㎡ 이상인 것을 특징으로 하는 인쇄 회로용 동박. 전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되고, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 고온으로 되며, 또한 제품으로 된 후의 기기 사용 중의 열 발생이 있지만, 이와 같은 상황 속에서도, 동박과 수지 기재 사이에서의 접합력이 저하되지 않고, 또한 동박 회로의 소프트 에칭시에, 회로 에지부의 스며듦을 효과적으로 방지할 수 있는 기술을 제공한다.

Description

인쇄 회로용 동박 및 동장 적층판{COPPER FOIL FOR PRINTED CIRCUIT AND COPPER CLAD LAMINATE}

본 발명은, 인쇄 회로용 동박 및 동장 (銅張) 적층판에 관한 것으로, 특히 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 (粗化) 처리 후, 코발트-니켈 합금 도금층 및 아연-니켈 합금 도금층을 형성함으로써, 알칼리 에칭성을 갖고, 또한 양호한 내열박리 강도 및 내열산화성 등을 구비하는 인쇄 회로용 동박 및 동장 적층판에 관한 것이고, 특히 회로를 형성한 후의 소프트 에칭시에, 회로의 근원에 에칭액의 스며듦이 발생하는 것을 억제할 수 있는 인쇄 회로용 동박 및 동장 적층판에 관한 것이다. 본 발명 동박은, 예를 들어 파인 패턴 인쇄 회로 및 자기 헤드용 FPC (Flexible Printed Circuit) 로서 특히 적합하다.

구리 및 구리 합금박 (이하 동박이라고 한다) 은, 전기·전자 관련 산업의 발전에 크게 기여하고 있고, 특히 인쇄 회로재로서 불가결한 존재가 되었다. 인쇄 회로용 동박은 일반적으로, 합성 수지 보드, 필름 등의 기재에 접착제를 개재하거나, 또는 접착제를 사용하지 않고 고온 고압 하에서 적층 접착하여 동장 적층판을 제조하고, 그 후 목적으로 하는 회로를 형성하기 위해서, 레지스트 도포 및 노광 공정을 거쳐 필요한 회로를 인쇄한 후, 불요부를 제거하는 에칭 처리가 실시된다.

최종적으로, 필요한 소자가 납땜되어, 엘렉트로닉스 디바이스용의 다양한 인쇄 회로판을 형성한다. 인쇄 회로판용 동박에 관한 품질 요구는 수지 기재와 접착되는 면 (조화면) 과 비접착면 (광택면) 에서 상이하며, 각각에 다양한 방법이 제창되었다.

예를 들어, 조화면에 대한 요구로는, 주로, 1) 보존시에 있어서의 산화 변색이 없을 것, 2) 기재와의 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분할 것, 3) 기재와의 적층, 에칭 후에 발생하는 소위 적층 오점 (汚点) 이 없을 것 등을 들 수 있다.

조화 처리는 동박과 기재의 접착성을 결정하는 것으로, 큰 역할을 담당하고 있다. 조화 처리로는 당초 구리를 전착하는 구리 조화 처리가 채용되었는데, 그 후 다양한 기술이 제창되고, 특히 내열박리 강도, 내염산성 및 내산화성의 개선을 목적으로 하여 구리-니켈 조화 처리가 하나의 대표적 처리 방법으로서 정착하게 되었다.

본건 출원인은, 구리-니켈 조화 처리를 제창하여 (특허문헌 1 참조), 성과를 올려 왔다. 구리-니켈 처리 표면은 검정색을 나타내고, 특히 플렉시블 기판용 압연 처리박에서는, 이 구리-니켈 처리의 검정색이 상품으로서의 심볼로서 인정되기에 이르렀다.

그러나, 구리-니켈 조화 처리는, 내열박리 강도 및 내산화성 그리고 내염산성이 우수한 반면에, 최근 파인 패턴용 처리로서 중요하게 여겨져 온 알칼리 에칭액에 의한 에칭이 곤란하여, 150 ㎛ 피치 회로폭 이하의 파인 패턴 형성시에 처리층이 에칭 잔사가 되어 버린다.

그래서, 파인 패턴용 처리로서, 본건 출원인은 먼저 Cu-Co 처리 (특허문헌 2 및 특허문헌 3 참조) 및 Cu-Co-Ni 처리 (특허문헌 4 참조) 를 개발하였다. 이들 조화 처리는, 에칭성, 알칼리 에칭성 및 내염산성에 대해서는 양호했지만, 아크릴계 접착제를 사용했을 때의 내열박리 강도가 저하되는 것이 재차 판명되고, 또한 내산화성도 기대만큼 충분하지 않으며, 그리고 색조도 검정색에까지는 도달하지 않고, 갈색 ∼ 짙은 갈색이었다.

최근의 인쇄 회로의 파인 패턴화 및 다양화에 대한 추세에 수반하여, 1) Cu-Ni 처리의 경우에 필적하는 내열박리 강도 (특히 아크릴계 접착제를 사용했을 때) 및 내염산성을 가질 것, 2) 알칼리 에칭액에 의해 150 ㎛ 피치 회로폭 이하의 인쇄 회로를 에칭할 수 있을 것, 3) Cu-Ni 처리의 경우와 마찬가지로, 내산화성 (180 ℃ × 30 분의 오븐 중에서의 내산화성) 을 향상시킬 것, 4) Cu-Ni 처리의 경우와 동일한 흑화 처리일 것이 더욱 요구되게 되었다.

즉, 회로가 가늘어지면, 염산 에칭액에 의해 회로가 박리되기 쉬워지는 경향이 강해져, 그 방지가 필요하다. 회로가 가늘어지면, 납땜 등의 처리시의 고온에 의해 회로가 역시 박리되기 쉬워져, 그 방지도 또한 필요하다. 파인 패턴화가 진행되는 현재, 예를 들어 CuCl₂ 에칭액으로 150 ㎛ 피치 회로 폭 이하의 인쇄 회로를 에칭할 수 있는 것은 이미 필수 요건이고, 레지스트 등의 다양화에 수반하여 알칼리 에칭도 필요 요건으로 되고 있다. 검정색 표면도, 위치 맞춤 정밀도 및 열흡수를 높이는 점에서 동박의 제작 및 칩 마운트의 관점에서 중요해지고 있다.

이러한 요망에 따라, 본 출원인은, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성함으로써, 인쇄 회로 동박으로서 상기 서술한 다양한 일반적 특성을 구비하는 것은 물론, 특히 Cu-Ni 처리와 필적하는 상기 서술한 모든 특성을 구비하고, 또한 아크릴계 접착제를 사용했을 때의 내열박리 강도를 저하시키지 않고, 내산화성이 우수하며, 그리고 표면 색조도 검정색인 동박 처리 방법을 개발하기에 성공하였다 (특허문헌 5 참조).

바람직하게는, 상기 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성한 후에, 크롬 산화물의 단독 피막 처리 혹은 크롬 산화물과 아연 및 (또는) 아연 산화물의 혼합 피막 처리를 대표로 하는 녹방지 처리가 실시된다.

그 후, 전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되고, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 고온으로 되며 또한 제품으로 된 후의 기기 사용 중의 열 발생에 의해, 동박과 수지 기재 사이에서의 접합력 저하가 다시 문제가 되게 되었다.

이와 같은 점에서, 특허문헌 5 에서 확립된 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성하는 인쇄 회로용 동박의 처리 방법에 있어서, 또한 그 조화 처리 후 코발트 도금층보다 내열 열화성이 우수한 코발트-니켈 합금 도금층을 형성하는 경우에, 내열박리성을 한층 더 개선하는 발명을 실시하였다.

이것은, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는 인쇄 회로용 동박의 처리 방법이다. 매우 유효한 발명으로서, 오늘날의 동박 회로 재료의 주요 제품의 하나로 되어 있다.

본원 발명은 이 동박 회로 재료를 더욱 개량시키는 것이다. 상기와 같이 동박 회로는 한층 세선화되어 있지만, 기판 상에서 일단 회로를 형성한 후, 구리 회로의 윗 표면을 황산과 과산화수소를 함유하는 에칭액에 의해 소프트 에칭하는 공정이 실시되고 있는데, 이 공정에서 폴리이미드 등의 수지 기판과 동박의 접착부의 에지부에 에칭액이 스며든다는 문제가 생겼다.

이것은, 동박 처리면의 일부가 침식되어 있다고도 할 수 있다. 이와 같은 침식은, 미세한 회로에 있어서는 동박과 수지의 접합력을 저하시키므로, 중요한 문제이다. 이것을 해결할 것이 요구되고 있다.

특허문헌 1 : 일본 공개특허공보 소52-145769호 특허문헌 2 : 일본 특허공보 소63-2158호 특허문헌 3 : 일본 특허출원 평1-112227호 특허문헌 4 : 일본 특허출원 평1-112226호 특허문헌 5 : 일본 특허공보 평6-54831호 특허문헌 6 : 일본 특허 제 2849059호

전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되고, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 고온으로 되며, 또한 제품으로 된 후의 기기 사용 중의 열 발생에 의해, 동박과 수지 기재 사이에서의 접합력 저하가 다시 문제가 되게 되었다. 본 발명의 과제는, 본 출원인에 의한 특허 (특허문헌 6) 에 있어서 확립된 인쇄 회로용 동박을 더욱 개량하는 것으로, 동박 회로의 소프트 에칭시에, 회로 에지부의 스며듦을 방지할 수 있는 기술을 제공하는 것을 과제로 한다. 또한, 동시에 종래의 특성을 유지하는 것도 중요하다. 이상으로부터, 앞의 유용한 특허를 전제로 한 설명을 실시하기로 한다.

본원 발명은,

1) 동박의 표면에, 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 당해 조화 처리층 상에 형성된 코발트-니켈 합금 도금층 및 당해 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 구비한 인쇄 회로용 동박에 있어서, 상기 아연-니켈 합금 도금층의 총량이 150 ∼ 500 ㎍/d㎡ 의 범위, 니켈량이 50 ㎍/d㎡ 이상의 범위, 또한 니켈 비율이 0.16 ∼ 0.40 의 범위에 있는 아연-니켈 합금 도금층을 구비하고 있는 것을 특징으로 하는 인쇄 회로용 동박.

2) 상기 인쇄 회로 동박을 사용하여 기판 상에 형성된 동박 회로에, H₂SO₄ : 10 wt％, H₂O₂ : 2 wt％ 의 에칭 수용액을 사용하여 소프트 에칭을 실시했을 때에, 동박 회로 에지부의 스며듦량이 9 ㎛ 이하인 것을 특징으로 하는 상기 1) 에 기재된 인쇄 회로용 동박.

3) 상기 스며듦량이 5 ㎛ 이하인 것을 특징으로 하는 상기 2) 에 기재된 인쇄 회로용 동박.

4) 상기 아연-니켈 합금 도금층 상에, 녹방지 처리층을 구비하고 있는 것을 특징으로 하는 상기 1) ∼ 3) 중 어느 한 항에 기재된 인쇄 회로용 동박.

5) 녹방지 처리가 크롬 산화물의 단독 피막 처리 혹은 크롬 산화물과 아연 및 (또는) 아연 산화물과의 혼합 피막 처리층을 구비하고 있는 것을 특징으로 하는 상기 1) ∼ 4) 중 어느 한 항에 기재된 인쇄 회로용 동박.

6) 상기 혼합 피막 처리층 상에 추가로 실란 커플링층을 구비하고 있는 것을 특징으로 하는 상기 1) ∼ 5) 중 어느 한 항에 기재된 인쇄 회로용 동박.

7) 상기 인쇄 회로용 동박에 있어서, 동박의 표면에 부착량이 15 ∼ 40 mg/d㎡ 구리-100 ∼ 3000 ㎍/d㎡ 코발트-100 ∼ 1000 ㎍/d㎡ 니켈의 구리-코발트-니켈 합금 도금에 의한 조화 처리층을 구비하고 있는 것을 특징으로 하는 상기 1) ∼ 6) 중 어느 한 항에 기재된 인쇄 회로용 동박.

8) 상기 코발트-니켈 합금 도금층은, 코발트의 부착량이 200 ∼ 3000 ㎍/d㎡ 이고, 또한 코발트의 비율이 60 ∼ 66 질량％ 인 것을 특징으로 하는 상기 1) ∼ 7) 중 어느 한 항에 기재된 인쇄 회로용 동박.

9) 상기 1) ∼ 8) 중 어느 한 항에 기재된 인쇄 회로 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 적층판을 제공한다.

전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되고, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 고온으로 되며, 또한 제품으로 된 후의 기기 사용 중의 열 발생이 있지만, 이와 같은 상황 속에서도 동박과 수지 기재 사이에서의 접합력이 저하되지 않고, 또한 동박 회로의 소프트 에칭시에 회로 에지부의 스며듦을 효과적으로 방지할 수 있다는 우수한 효과를 갖는다.

도 1 은 동박 회로를 소프트 에칭 처리한 경우의, 회로의 스며듦을 설명하는 모식도이다.
도 2 는 실시예 1 ∼ 8, 비교예 1-7 의 조건에서 제작한 동장 적층판의, 회로의 스며듦량을 관찰한 결과를 도시한 도면이다.
도 3 은 아연-니켈 합금 도금량과 니켈 비율의 관계에 있어서, 스며듦의 평가 결과를 나타낸 도면이다. × 는 스며듦 발생량이 많은 경우, ○ 는 스며듦량이 적은 경우이다. 또한, 이 도 3 의 A-B-C-D-E-F 를 결합한 직선의 우측 상부의 범위는, 스며듦량이 적은 범위를 나타내고 있다. 단, 도금 총량은 500 ㎍/d㎡ 가 상한이고, Ni 비율은 0.40 이 상한이다.
도 4 는 스며듦량과 아연-니켈 합금 도금량의 관계를 도시한 도면이다.
도 5 는 실시예 9 ∼ 12 의 조건에서 제작한 동장 적층판의, 회로의 스며듦량을 관찰한 결과를 도시한 도면이다.
도 6 은 비교예 8 (E), 비교예 9 (F) 및 실시예 13 (G) ∼ 15 (I) 의 조건에서 제작한 동장 적층판의, 회로의 스며듦량을 관찰한 결과를 도시한 도면이다.

발명을 실시하기 위한 최선의 형태

본 발명에서 사용하는 동박은, 전해 동박 혹은 압연 동박의 어느 것이어도 된다. 통상적으로, 동박의, 수지 기재와 접착하는 면, 즉 조화면에는 적층 후의 동박의 박리 강도를 향상시킬 것을 목적으로 하여, 탈지 후의 동박의 표면에 「마디 매듭」형상의 전착을 실시하는 조화 처리가 실시된다. 전해 동박은 제조 시점에서 요철을 가지고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜 요철을 한층 더 크게 한다.

본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금에 의해 실시된다. 조화 전의 전 처리로서 구리의 정상 도금 등이, 그리고 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 구리의 정상 도금 등이 실시될 수도 있다.

압연 동박과 전해 동박은 처리 내용을 약간 상이하게 하는 경우도 있다. 본 발명에 있어서는, 이러한 전 처리 및 마무리 처리도 포함시켜 동박 조화와 관련된 공지된 처리를 필요에 따라 포함하여, 총칭하여 조화 처리라고 하기로 한다.

본 발명에 있어서의 조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 15 ∼ 40 mg/d㎡ 구리-100 ∼ 3000 ㎍/d㎡ 코발트-100 ∼ 500 ㎍/d㎡ 니켈인 3 원계 합금층을 형성하도록 실시된다. Co 부착량이 100 ㎍/d㎡ 미만에서는 내열성이 악화되어 에칭성이 나빠진다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면 자성의 영향을 고려해야만하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기며, 또한 내산성 및 내약품성의 악화가 고려될 수 있다.

Ni 부착량이 100 ㎍/d㎡ 미만이면 내열성이 나빠진다. 한편, Ni 부착량이 500 ㎍/d㎡ 를 초과하면 에칭성이 저하된다. 즉, 에칭 잔사가 생기고 또한 에칭할 수 없는 레벨은 아니지만, 파인 패턴화가 어려워진다. 바람직한 Co 부착량은 2000 ∼ 3000 ㎍/d㎡ 이고, 그리고 바람직한 니켈 부착량은 200 ∼ 400 ㎍/d㎡ 이다.

여기서, 에칭 얼룩이란, 염화 구리로 에칭한 경우, Co 가 용해되지 않고 남는 것을 의미하고, 그리고 에칭 잔사는 염화 암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 남는 것을 의미하는 것이다.

일반적으로, 회로를 형성하는 경우에는, 하기의 실시예 중에서 설명하는 알칼리성 에칭액 및 염화 구리계 에칭액을 사용하여 실시된다. 이 에칭액 및 에칭 조건은 범용성이 있는 것이지만, 이 조건에 한정되지 않고 임의로 선택할 수 있는 것은 이해되어야 할 것이다.

이러한 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 일반적 욕 및 도금 조건은 다음과 같다.

(구리-코발트-니켈 합금 도금)

Cu : 10 ∼ 20 g/리터

Co : 1 ∼ 10 g/리터

Ni : 1 ∼ 10 g/리터

pH : 1 ∼ 4

온도 : 30 ∼ 50 ℃

전류 밀도 D_k : 20 ∼ 50 A/d㎡

시간 : 1 ∼ 5 초

본 발명은, 조화 처리 후, 조화면 상에 코발트-니켈 합금 도금층을 형성한다. 이 코발트-니켈 합금 도금층은, 코발트의 부착량이 200 ∼ 3000 ㎍/d㎡ 이고, 또한 코발트의 비율을 60 ∼ 66 질량％ 로 한다. 이 처리는 넓은 의미에서 일종의 녹방지 처리로 볼 수 있다.

이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열박리 강도가 저하되고, 내산화성 및 내약품성이 악화된다. 또한, 다른 하나의 이유로서, 처리 표면이 빨갛게 되어 버리므로 바람직하지 않다.

코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야만 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기며, 또한 내산성 및 내약품성의 악화가 고려된다. 바람직한 코발트 부착량은 500 ∼ 3000 ㎍/d㎡ 이다.

또한, 코발트 부착량이 많으면 소프트 에칭의 스며듦 발생의 원인이 되는 경우가 있다. 이 점에서 코발트의 비율을 60 ∼ 66 질량％ 로 하는 것이 바람직하다고 할 수 있다. 후술하는 바와 같이, 소프트 에칭의 스며듦 발생의 직접적인 큰 원인은 아연-니켈 합금 도금층으로 이루어지는 내열 녹방지층이지만, 코발트도 소프트 에칭시의 스며듦 발생의 원인이 될 수도 있으므로, 상기로 조정하는 것이 보다 바람직한 조건이다.

한편, 니켈 부착량이 적은 경우에는, 내열박리 강도가 저하되고, 내산화성 및 내약품성이 저하된다. 또한, 니켈 부착량이 지나치게 많은 경우에는, 알칼리 에칭성이 나빠지므로, 상기 코발트 함유량과의 밸런스에 의해 결정하는 것이 바람직하다.

코발트-니켈 합금 도금의 조건은 다음과 같다.

(코발트-니켈 합금 도금)

Co : 1 ∼ 20 g/리터

Ni : 1 ∼ 20 g/리터

pH : 1.5 ∼ 3.5

온도 : 30 ∼ 80 ℃

전류 밀도 D_k : 1.0 ∼ 20.0 A/d㎡

시간 : 0.5 ∼ 4 초

본 발명은, 코발트-니켈 합금 도금 상에 추가로, 아연-니켈 합금 도금층을 형성하는데, 아연-니켈 합금 도금층의 총량을 150 ∼ 500 ㎍/d㎡ 로 하고, 또한 니켈의 비율을 16 ∼ 40 질량％ 로 한다. 이것은, 내열 녹방지층이라는 중요한 역할을 갖는다.

인쇄 회로의 제조 공정에서 실시되는 처리가 더욱 고온으로 되고, 또한 제품으로 된 후의 기기 사용 중의 열 발생이 있다. 예를 들어, 수지에 동박을 열압착에 의해 접합하는, 이른바 2 층재에서는 접합시에 300 ℃ 이상의 열을 받는다. 이와 같은 상황 속에서도, 동박과 수지 기재 사이에서의 접합력의 저하를 방지할 필요가 있다.

또한, 종래의 기술에서는, 수지에 동박을 열압착에 의해 접합한 2 층재에 있어서의 아연-니켈 합금 도금층을 구비한 미소한 회로에서는, 소프트 에칭시에, 회로의 에지부의 스며듦에 의한 변색이 발생하였다. 이 모습을 도 1 에 도시한다. 이 회로의 스며듦은 아연이 원인인 것으로 생각되었다. 이 점에서, 아연-니켈 합금 도금층에서는, 아연의 증가는 생각할 수 없는 것이었다.

그러나, 이 원인을 구명한 바, 수지에 동박을 열압착에 의해 접합한 2 층재에서는, 300 ℃ 이상의 열을 받기 때문에, 동박의 아연-니켈 합금 도금층 중의 아연이 구리층으로 확산되는 현상이 관찰되었다. 이것은 필연적으로 아연-니켈 합금 도금층 중의 아연이 감소하고, 니켈의 비율이 높아진다는 것이기도 하다. 니켈은, 소프트 에칭시에 사용하는 에칭제 (H₂SO₄ : 10 wt％, H₂O₂ : 2 wt％ 의 에칭 수용액) 의 스며듦을 억제하는 효과가 있다.

이상으로부터, 확산에 의해 소모되는 아연의 양 만큼, 아연-니켈 합금 도금층 중의 아연량을 증가시키는 것, 따라서 아연-니켈 합금 도금층의 총량을 증가시키고, 또한 그 아연-니켈 합금 도금층 중의 니켈량을 소정량으로 유지함으로써, 아연-니켈 합금 도금층이 갖는 내열 녹방지층의 역할을 유지함과 함께, 소프트 에칭시에 사용하는 에칭제의 스며듦을 억제할 수 있다는 지견을 얻었다. 이것은 종래에 없는 새로운 지견으로, 본원 발명은 이 점에 주목한 유용한 발명이다.

상기와 같이, 상기 아연-니켈 합금 도금층의 총량을 150 ∼ 500 ㎍/d㎡ 로 함과 함께, 당해 합금층 중의 니켈 비율의 하한값을 0.16 으로, 상한값을 0.40 으로 하고, 또한 니켈의 함유량을 50 ㎍/d㎡ 이상으로 하는 것이, 내열 녹방지층이라는 중요한 역할을 구비함과 함께, 소프트 에칭시에 사용하는 에칭제의 스며듦을 억제하여, 부식에 의한 회로의 접합 강도의 약체화를 방지하는 것이다. 이 조건이 본원 발명의 기본이 되는 것이다.

여기서, 아연-니켈 합금 도금층의 총량이 150 ㎍/d㎡ 미만에서는, 내열 녹방지력이 저하되어 내열 녹방지층으로서의 역할을 담당하지 못하고, 그 총량이 500 ㎍/d㎡ 를 초과하면, 내염산성이 나빠지기 때문이다.

또한, 합금층 중의 니켈 비율의 하한값이 0.16 미만에서는, 소프트 에칭시의 스며듦량이 9 ㎛ 를 초과하므로, 바람직하지 않다. 니켈 비율의 상한값 0.40 에 대해서는, 아연-니켈 합금 도금층을 형성할 수 있는 기술상의 한계값으로, 필연적인 것이다.

또한, 본 발명은, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 당해 조화 처리층 상에 형성된 코발트-니켈 합금 도금층 및 당해 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 구비한 인쇄 회로용 동박에 있어서, 상기 아연-니켈 합금 도금층의 총량이 150 ∼ 500 ㎍/d㎡ 의 범위이고, 또한 니켈 비율이 0.16 ∼ 0.40 의 범위이며, 하기 니켈 비율과 도금 총량의 관계도 3 에 있어서, 상기 아연-니켈 합금 도금층의 총량이 500 ㎍/d㎡ 인 경우에 니켈 비율이 0.16 인 A 점, 그 총량이 400 ㎍/d㎡ 인 경우에 니켈의 비율이 0.17 인 B 점, 그 총량이 300 ㎍/d㎡ 인 경우에 니켈의 비율이 0.18 인 C 점, 그 총량이 200 ㎍/d㎡ 인 경우에 니켈의 비율이 0.24 인 D 점, 그 총량이 150 ㎍/d㎡ 인 경우에 니켈의 비율이 0.30 인 E 점 및 그 총량이 150 ㎍/d㎡ 인 경우에 니켈의 비율이 0.40 인 F 점을, 각각 결합한, 도 3 의 선의 우측 상부의 범위에 있는 아연-니켈 합금 도금층을 구비하고 있는 것이다.

이로 인해, 상기 인쇄 회로 동박을 사용하여 기판 상에 형성된 동박 회로에 소프트 에칭을 실시했을 때에, 동박 회로 에지부의 스며듦량을 9 ㎛ 이하로 할 수 있고, 인쇄 회로용 동박으로서 충분한 기능을 갖는다.

상기 스며듦량은 전혀 발생하지 않는 것이 물론 가장 좋지만, 5 ㎛ 이하이면 특히 유효한 것은 말할 필요도 없다. 본원 발명의 인쇄 회로용 동박은 이들을 모두 포함하는 것이다.

아연-니켈 합금 도금의 조건은, 다음과 같다.

(아연-니켈 합금 도금)

Zn : 0 ∼ 30 g/리터

Ni : 0 ∼ 25 g/리터

pH : 3 ∼ 4

온도 : 40 ∼ 50 ℃

전류 밀도 D_k : 0.5 ∼ 5 A/d㎡

시간 : 1 ∼ 3 초

상기와 같이, 본 발명은, 조화 처리로서의 구리-코발트-니켈 합금 도금층, 코발트-니켈 합금 도금층 그리고 아연-니켈 합금 도금층이 순차적으로 형성되는데, 이들 층에 있어서의 합계량의 코발트 부착량 및 니켈 부착량을 조절할 수도 있다. 코발트의 합계 부착량을 300 ∼ 5000 ㎍/d㎡, 니켈의 합계 부착량을 260 ∼ 1200 ㎍/d㎡ 로 하는 것이 바람직하다.

코발트의 합계 부착량이 300 ㎍/d㎡ 미만에서는, 내열성 및 내약품성이 저하되고, 코발트의 합계 부착량이 5000 ㎍/d㎡ 를 초과하면, 에칭 얼룩이 생기는 경우가 있다. 또한, 니켈의 합계 부착량이 260 ㎍/d㎡ 미만에서는, 내열성 및 내약품성이 저하된다. 니켈의 합계 부착량이 1200 ㎍/d㎡ 를 초과하면, 에칭 잔사가 발생한다. 바람직하게는, 코발트의 합계 부착량은 2500 ∼ 5000 ㎍/d㎡ 이고, 그리고 니켈의 합계 부착량은 580 ∼ 1200 ㎍/d㎡, 특히 바람직하게는 600 ∼ 1000 ㎍/d㎡ 인데, 상기의 조건을 만족시키면, 특별히 이 단락에 기재하는 조건으로 제한될 필요는 없다.

이 후, 필요에 따라 녹방지 처리가 실시된다. 본 발명에 있어서 바람직한 녹방지 처리는, 크롬 산화물 단독의 피막 처리 혹은 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리이다. 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리란, 아연염 또는 산화 아연과 크롬산염을 함유하는 도금욕을 사용하여 전기 도금에 의해 아연 또는 산화 아연과 크롬 산화물로 이루어지는 아연-크롬기 혼합물의 녹방지층을 피복하는 처리이다.

도금욕으로는, 대표적으로는 K₂Cr₂O₇, Na₂Cr₂O₇ 등의 중 (重) 크롬산염이나 CrO₃ 등의 적어도 1 종과, 수용성 아연염, 예를 들어 ZnO, ZnSO₄·7H₂O 등 적어도 1 종과, 수산화 알칼리의 혼합 수용액이 사용된다. 대표적인 도금욕 조성과 전해 조건예는 다음과 같다.

(크롬 녹방지 처리)

K₂Cr₂O₇(Na₂Cr₂O₇ 혹은 CrO₃) : 2 ∼ 10 g/리터

NaOH 혹은 KOH : 10 ∼ 50 g/리터

ZnO 혹은 ZnSO₄·7H₂O : 0.05 ∼ 10 g/리터

pH : 3 ∼ 13

욕온 : 20 ∼ 80 ℃

전류 밀도 D_k : 0.05 ∼ 5 A/d㎡

시간 : 5 ∼ 30 초

애노드 : Pt-Ti 판, 스테인리스 강판 등

크롬 산화물은 크롬량으로서 15 ㎍/d㎡ 이상, 아연은 30 ㎍/d㎡ 이상의 피복량이 요구된다.

이렇게 하여 얻어진 동박은, 우수한 내열성 박리 강도, 내산화성 및 내염산성을 갖는다. 또한, CuCl₂ 에칭액으로 150 ㎛ 피치 회로 폭 이하의 인쇄 회로를 에칭할 수 있고, 게다가 알칼리 에칭도 할 수 있다. 또한, 소프트 에칭시의 회로 에지부에 대한 스며듦을 억제할 수 있다.

소프트 에칭액에는, H₂SO₄ : 10 wt％, H₂O₂ : 2 wt％ 의 수용액을 사용할 수 있다. 처리 시간과 온도는 임의로 조절할 수 있다.

알칼리 에칭액으로는, 예를 들어 NH₄OH : 6 몰/리터, NH₄Cl : 5 몰/리터, CuCl₂ : 2 몰/리터 (온도 50 ℃) 등의 액이 알려져 있다.

얻어진 동박은, Cu-Ni 처리의 경우와 같이 검정색을 가지고 있다. 검정색은, 위치 맞춤 정밀도 및 열흡수율이 높은 점에서 의미가 있다. 예를 들어, 리지드 기판 및 플렉시블 기판을 포함하여 인쇄 회로 기판은, IC 나 저항, 콘덴서 등의 부품을 자동 공정에 의해 탑재해 나가는데, 그 때 센서에 의해 회로를 판독하면서 칩 마운트를 실시하고 있다. 이 때, 캡톤 등의 필름을 통해 동박 처리면에서의 위치 맞춤을 실시하는 경우가 있다. 또한, 스루홀 형성시의 위치 결정도 동일하다. 이 때 처리면이 검정에 가까울수록 광의 흡수가 좋기 때문에, 위치 결정의 정밀도가 높아진다. 추가적으로는, 기판을 제작할 때, 동박과 필름을 열을 가하면서 큐어링하여 접착시키는 경우가 많다. 이 때, 원적외선, 적외선 등의 장파를 사용함으로써 가열하는 경우, 처리면의 색조가 검은 것이 가열 효율이 좋아진다.

마지막으로, 필요에 따라, 동박과 수지 기판의 접착력의 개선을 주목적으로 하여, 녹방지층 상의 적어도 조화면에 실란 커플링제를 도포하는 실란 처리가 실시된다. 이 실란 처리에 사용하는 실란 커플링제로는, 올레핀계 실란, 에폭시계 실란, 아크릴계 실란, 아미노계 실란, 메르캅토계 실란을 들 수 있는데, 이들을 적절히 선택하여 사용할 수 있다.

도포 방법은, 실란 커플링제 용액의 스프레이에 의한 분사, 코터에 의한 도포, 침지, 끼얹음 등 어느 것이어도 된다. 예를 들어, 일본 특허공보 소60-15654호는, 동박의 조면측에 크로메이트 처리를 실시한 후 실란 커플링제 처리를 실시함으로써 동박과 수지 기판의 접착력을 개선하는 것을 기재하고 있다. 자세한 것은 이것을 참조하길 바란다. 이 후, 필요하다면, 동박의 연성을 개선할 목적으로 소둔 처리를 실시하는 경우도 있다.

실시예

이하, 실시예 및 비교예에 기초하여 설명한다. 또한, 본 실시예는 어디까지나 일례로서, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 양태 또는 변형을 포함하는 것이다.

압연 동박에 하기에 나타내는 조건 범위에서 구리-코발트-니켈 합금 도금에 의한 조화 처리를 실시하여, 구리를 17 mg/d㎡, 코발트를 2000 ㎍/d㎡, 그리고 니켈을 500 ㎍/d㎡ 부착한 후에, 수세하고, 그 위에 코발트-니켈 합금 도금층을 형성하였다. 이 경우, 코발트 부착량 800 ∼ 1400 ㎍/d㎡, 그리고 니켈 부착량 400 ∼ 600 ㎍/d㎡ 로 하였다.

사용한 욕 조성 및 도금 조건은, 다음과 같다.

[욕 조성 및 도금 조건]

(A) 조화 처리 (Cu-Co-Ni 합금 도금)

Cu : 15 g/리터

Co : 8.5 g/리터

Ni : 8.6 g/리터

pH : 2.5

온도 : 38 ℃

전류 밀도 D_k : 20 A/d㎡

시간 : 2 초

구리 부착량 : 17 mg/d㎡

코발트 부착량 : 2000 ㎍/d㎡

니켈 부착량 : 500 ㎍/d㎡

(B) 녹방지 처리 (Co-Ni 합금 도금)

Co : 4 ∼ 7 g/리터

Ni : 10 g/리터

pH : 2.5

온도 : 50 ℃

전류 밀도 D_k : 8.9 ∼ 13.3 A/d㎡

시간 : 0.5 초

코발트 부착량 : 800 ∼ 1400 ㎍/d㎡

니켈 부착량 : 400 ∼ 600 ㎍/d㎡

수세 후, 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 형성하였다.

(C) 내열 녹방지층 (Zn-Ni 합금 도금)

Zn 이온 농도 : 2 ∼ 11 g/리터

Ni 이온 농도 : 15 ∼ 25 g/리터

pH : 3.5

온도 : 40 ℃

전류 밀도 D_k : 0 ∼ 15 A/d㎡

시간 : 0.3 ∼ 2 초

상기의 Zn-Ni 합금의 도금욕 조성을 이용하여, 다음의 Zn-Ni 합금 도금을 코발트-니켈 합금 도금층 상에 형성하였다. 그리고, 마지막에 녹방지 처리를 실시하여 건조시켰다.

(Zn-Ni 합금의 도금 중의 Ni 비율을 0.23 으로 한 경우)

실시예 1 : Zn-Ni 합금 부착량 : 300 ㎍/d㎡, Ni 비율 : 0.23, 단 Ni 량 : 69 ㎍/d㎡

실시예 2 : Zn-Ni 합금 부착량 : 371 ㎍/d㎡, Ni 비율 : 0.23, 단 Ni 량 : 85 ㎍/d㎡

실시예 3 : Zn-Ni 합금 부착량 : 470 ㎍/d㎡, Ni 비율 : 0.23, 단 Ni 량 : 108 ㎍/d㎡

실시예 4 : Zn-Ni 합금 부착량 : 569 ㎍/d㎡, Ni 비율 : 0.23, 단 Ni 량 : 131 ㎍/d㎡

실시예 5 : Zn-Ni 합금 부착량 : 613 ㎍/d㎡, Ni 비율 : 0.23, 단 Ni 량 : 141 ㎍/d㎡

(비교예 1-2)

(Zn-Ni 합금의 도금 중의 Ni 비율을 0.18 로 한 경우)

비교예 1 : Zn-Ni 합금 부착량 : 189 ㎍/d㎡, Ni 비율 : 0.18, 단 Ni 량 : 34 ㎍/d㎡

비교예 2 : Zn-Ni 합금 부착량 : 271 ㎍/d㎡, Ni 비율 : 0.18, 단 Ni 량 : 49 ㎍/d㎡

(실시예 6-8)

실시예 6 : Zn-Ni 합금 부착량 : 352 ㎍/d㎡, Ni 비율 : 0.18, 단 Ni 량 : 63 ㎍/d㎡

실시예 7 : Zn-Ni 합금 부착량 : 429 ㎍/d㎡, Ni 비율 : 0.18, 단 Ni 량 : 77 ㎍/d㎡

실시예 8 : Zn-Ni 합금 부착량 : 517 ㎍/d㎡, Ni 비율 : 0.18, 단 Ni 량 : 93 ㎍/d㎡

(비교예 3-7)

(Zn-Ni 합금의 도금 중의 Ni 비율을 0.14 로 한 경우)

비교예 3 : Zn-Ni 합금 부착량 : 217 ㎍/d㎡, Ni 비율 : 0.14, 단 Ni 량 : 30 ㎍/d㎡

비교예 4 : Zn-Ni 합금 부착량 : 298 ㎍/d㎡, Ni 비율 : 0.14, 단 Ni 량 : 42 ㎍/d㎡

비교예 5 : Zn-Ni 합금 부착량 : 392 ㎍/d㎡, Ni 비율 : 0.14, 단 Ni 량 : 55 ㎍/d㎡

비교예 6 : Zn-Ni 합금 부착량 : 473 ㎍/d㎡, Ni 비율 : 0.14, 단 Ni 량 : 66 ㎍/d㎡

비교예 7 : Zn-Ni 합금 부착량 : 550 ㎍/d㎡, Ni 비율 : 0.14, 단 Ni 량 : 77 ㎍/d㎡

(D) 녹방지 처리 (크로메이트)

K₂Cr₂O₇ (Na₂Cr₂O₇ 혹은 CrO₃) : 5 g/리터

NaOH 혹은 KOH : 30 g/리터

ZnO 혹은 ZnSO₄·7H₂O : 5 g/리터

pH : 10

온도 : 40 ℃

전류 밀도 D_k : 2 A/d㎡

시간 : 10 초

애노드 : Pt-Ti 판

이상에 의해 제조한 동박을, 그 동박에 폴리아믹산 바니시 (우베 흥산 제조 바니시 A) 를 도포하고, 20 ㎛ 두께의 폴리이미드 필름에 310 ℃ 에서 가열 압착하였다. 이 가열 압착 공정은 모두 대기 중에서 실시하였다. 다음으로, 동박을, 하기의 에칭액을 사용하여 회로를 형성하였다.

(알칼리 에칭액)

NH₄OH : 6 몰/리터

NH₄Cl : 5 몰/리터

CuCl₂·2H₂O : 2 몰/리터

온도 : 50 ℃

에칭 얼룩은 하기의 염화 구리-염산액을 사용하여 에칭 상태의 육안에 의한 관찰을 실시하였다.

(염화 구리 에칭액)

CuCl₂·2H₂O : 200 g/리터

HCl : 150 g/리터

온도 : 40 ℃

형성된 구리의 회로를, 다시 H₂SO₄ : 10 wt％, H₂O₂ : 2 wt％ 의 에칭 수용액을 사용하여, 5 분간 소프트 에칭을 실시하였다.

그리고, 이 경우의, 스며듦을 폴리이미드의 이면으로부터 광학 현미경으로 관찰하였다. 폴리이미드는 얇고 투과성이므로, 폴리이미드의 이면으로부터 스며듦을 관찰할 수 있다.

이 결과를 도 2 에 도시한다. 도 2 에 도시한 바와 같이, 실시예 1 ∼ 5 는, 도 2A 의 (a) ∼ (e) 에 상당한다. 실시예 1 에서는 8 ㎛ 의 스며듦이 관찰되고, 실시예 2 에서는 5 ㎛ 의 스며듦이 관찰되고, 실시예 3 에서는 2 ㎛ 의 스며듦이 관찰되고, 실시예 4 에서는 4 ㎛ 의 스며듦이 관찰되며, 실시예 5 에서는 1 ㎛ 의 스며듦이 관찰되었다. 모두, 스며듦량은 9 ㎛ 이하이고, 본원 발명의 스며듦량의 한계값 내로, 양호한 결과를 나타내었다.

비교예 1 ∼ 2 및 실시예 6 ∼ 8 은, 각각 도 2B 의 (a) ∼ (e) 에 상당한다. 비교예 1 에서는 10 ㎛ 의 스며듦이 관찰되고, 비교예 2 에서는 12 ㎛ 의 스며듦이 관찰되었다. 모두, 스며듦량은 9 ㎛ 를 초과하고, 본원 발명의 스며듦량의 한계값을 초과하여 나쁜 결과가 되었다. 이 원인은, Ni 량이 본원 발명의 50 ㎛ /d㎡ 이상을 달성하고 있지 않은 것이 원인인 것으로 생각되었다.

한편, 실시예 6 에서는 5 ㎛ 의 스며듦이 관찰되고, 실시예 7 에서는 5 ㎛ 의 스며듦이 관찰되며, 실시예 8 에서는 2 ㎛ 의 스며듦이 관찰되었다. 모두, 스며듦량은 9 ㎛ 이하이고, 본원 발명의 스며듦량의 한계값 내로, 양호한 결과를 나타내었다.

상기 비교예 3 ∼ 7 에 대해서는, 각각 도 2C 의 (a) ∼ (e) 에 상당한다. 비교예 3 에서는 15 ㎛ 의 스며듦이 관찰되고, 비교예 4 ∼ 7 에서는 모두 10 ㎛ 의 스며듦이 관찰되었다. 모두, 스며듦량은 9 ㎛ 를 초과하고, 본원 발명의 스며듦량의 한계값을 초과하여 나쁜 결과가 되었다.

이 원인은, Zn-Ni 합금 중의 Ni 의 비율이, 본원 발명의 0.16 이상을 달성하고 있지 않은 것이 원인인 것으로 생각되었다. 이 도 2C 에 도시한 바와 같이, H₂SO₄ : 10 wt％, H₂O₂ : 2 wt％ 의 소프트 에칭액에 의한, 회로 양 사이드의 에지부의 스며듦 폭 (㎛) 이 각각 10 ㎛ 이상이 되어, 매우 부식되기 쉬운 상황으로 되어 있었다.

이상의 결과를 도 3 에 도시한다. 도 3 에서는, 상기 실시예 및 비교예의 대부분을 게재하여, 보기 쉽게 되어 있다. 이 도 3 에서는, 아연-니켈 도금의 총량이 500 ㎍/d㎡ 인 곳에서, 굵은 선으로 하여 내염산 열화성이 20 ％ 를 초과하는 곳을 표시하고 있는데, 이것은 본원 발명의 제한 라인을 나타내는 것은 아니다. 필요에 따라, 이 제한 라인을 초과하여, 650 ㎍/d㎡ 의 아연-니켈 도금의 총량으로 할 수도 있다. 이 라인을 초과하는 것이어도, 스며듦 폭을 감소시키는 것은 가능하다.

또한, 스며듦량과 아연-니켈 도금의 총량의 관계를 도 4 에 나타낸다. 이 도 4 로부터, 아연-니켈 도금의 총량이 증가함에 따라, 스며듦량은 저감되어 있는 것을 알 수 있다. 아연-니켈 도금의 총량이 증가하는 것은 니켈량이 증가하는 것을 의미하는데, 그에 따라 스며듦량이 저감하는 것을 의미하고 있다.

(실시예 9-12)

다음으로, 아연량을 그다지 바꾸지 않고, 니켈의 비율을 증가시킨 경우의 예를 나타낸다.

실시예 9 : Zn-Ni 합금 부착량 : 394 ㎍/d㎡, Ni 비율 : 0.40, 단 Ni 량 : 159 ㎍/d㎡

실시예 10 : Zn-Ni 합금 부착량 : 344 ㎍/d㎡, Ni 비율 : 0.34, 단 Ni 량 : 118 ㎍/d㎡

실시예 11 : Zn-Ni 합금 부착량 : 307 ㎍/d㎡, Ni 비율 : 0.29, 단 Ni 량 : 89 ㎍/d㎡

실시예 12 : Zn-Ni 합금 부착량 : 314 ㎍/d㎡, Ni 비율 : 0.24, 단 Ni 량 : 66 ㎍/d㎡

이상의 결과에 대해, 동일하게 소프트 에칭 후의 스며듦 폭을 관찰하였다. 이 결과를 도 5 에 도시한다. 도 5 의 (A) 는 실시예 9 에, (B) 는 실시예 10 에, (C) 는 실시예 11 에, (D) 는 실시예 12 에, 각각 대응하는 것이다.

실시예 12 (D) 는, Ni 비율 : 0.24 이고, 매우 적은 스며듦 폭이 관찰된다. 그러나, 실시예 11 (C) Ni 비율 : 0.29, 실시예 10 (B) Ni 비율 : 0.34, 실시예 9 (9) Ni 비율 : 0.40 으로 Ni 비율이 증가하면, 스며듦은 소실되어 있는 것을 알 수 있다. 이로 인해, 스며듦을, 니켈의 비율을 높임으로써 현저하게 저감시킬 수 있는 것을 나타내고 있다.

상기 실시예 1 ∼ 12 에 대해, 상태 (常態) (실온) 박리 강도 (kg/cm) 와 내열 열화성을 조사하였다. 내열 열화성은, 180° × 48 시간 가열 후의 박리 강도의 열화율 (％) 을 조사한 결과이다. 그리고, 내염산 열화성은 18 ％ 염산에 1 시간 침지시킨 후의 박리 강도를 0.2 ㎜ 폭 × 10 개 회로로 측정한 경우이다.

또한, 알칼리 에칭은 하기의 액을 사용하여 에칭 상태의 육안에 의한 관찰을 실시하였다. 이 결과, 본원 발명의 동박의 표면에, 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 당해 조화 처리층 상에 형성된 코발트-니켈 합금 도금층 및 당해 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 구비한 인쇄 회로용 동박에 있어서, 상기 아연-니켈 합금 도금층의 총량이 150 ∼ 650 ㎍/d㎡ 이고, 당해 합금층 중의 니켈 비율의 하한값이 0.16, 상한값이 0.40 이고, 또한 니켈 함유량이 50 ㎍/d㎡ 이상인 인쇄 회로용 동박은, 종래의 아연량이 200 ㎍/d㎡ 이하인 동박과 동일한 정도의 상태 박리 강도를 갖고, 또한 내열박리성, 내약품성을 가지고 있었다.

(알칼리 에칭액)

NH₄OH : 6 몰/리터

NH₄Cl : 5 몰/리터

CuCl₂·2H₂O : 2 몰/리터

온도 : 50 ℃

에칭 얼룩은 하기의 염화 구리-염산액을 사용하여 에칭 상태의 육안에 의한 관찰을 하였다.

(염화 구리 에칭액)

CuCl₂·2H₂O : 200 g/리터

HCl : 150 g/리터

온도 : 40 ℃

(비교예 8, 비교예 9)

Zn-Ni 합금 도금 조건을 상기 실시예와 동일하게 하여 실시하고, Zn 량과 Ni 량만을 다음과 같이 하여 변화시킨 경우의 예를, 비교예 8 및 비교예 9 에 나타낸다. 또한, 이 경우, Zn-Ni 합금 도금 총량에 대한 Ni 비율은, 0.22 인 경우이다.

비교예 8 : Zn 량 : 114 ㎍/d㎡, Ni 량 : 33 ㎍/d㎡

비교예 9 : Zn 량 : 152 ㎍/d㎡, Ni 량 : 44 ㎍/d㎡

상기와 같이, 비교예 8 은, Ni 비율은 본원 발명의 범위에 있지만, Zn-Ni 합금 도금 총량과 Ni 량이 본원 발명의 범위로부터 일탈하였다. 이 때문에, 스며듦 발생량은 12 ㎛ 로 나빠졌다. 또한, 비교예 9 는, Ni 비율과 Zn-Ni 합금 도금 총량은 본원 발명의 범위에 있지만, Ni 량이 본원 발명의 범위로부터 일탈하였다.

이 때문에, 스며듦 발생량은 동일하게 12 ㎛ 로 나빠졌다. 이 결과를 도 3 과 도 7 에 도시한다. 또한, 도 7 에 있어서, (E) 는 비교예 8, (F) 는 비교예 9 의 회로의 스며듦량을 관찰한 결과를 도시한 도면이다. 또한, 이 경우의 내산성 (내염산 열화율) 은, 비교예 8 에서 3.6, 비교예 9 에서 3.7 이고, 내염산 열화율에서는 문제는 되지 않는다.

(실시예 13, 실시예 14, 실시예 15)

Zn-Ni 합금 도금 조건을 상기 실시예와 동일하게 하여 실시하고, Zn 량과 Ni 량만을 다음과 같이 하여 변화시킨 경우의 예를, 실시예 13 ∼ 실시예 15 에 나타낸다. 또한, 이 경우, Zn-Ni 합금 도금 총량에 대한 Ni 비율은 0.22 인 경우이다.

실시예 13 : Zn 량 : 212 ㎍/d㎡, Ni 량 : 61 ㎍/d㎡

실시예 14 : Zn 량 : 238 ㎍/d㎡, Ni 량 : 69 ㎍/d㎡

실시예 15 : Zn 량 : 273 ㎍/d㎡, Ni 량 : 79 ㎍/d㎡

상기와 같이, 실시예 13 ∼ 실시예 15 는, Zn-Ni 합금 도금 총량, Ni 량, Ni 비율은, 모두 본원 발명의 범위의 범위에 있다. 이 결과, 스며듦 발생량은 실시예 13 에서 4 ㎛, 실시예 14 와 실시예 15 는, 모두 2 ㎛ 로 양호한 결과로 되었다.

이 결과를, 동일하게 도 3 과 도 7 에 도시한다. 또한, 도 7 에 있어서, (G) 는 실시예 13, (H) 는 실시예 14, (I) 는 실시예 15 의 회로의 스며듦량을 관찰한 결과를 도시한 도면이다. 또한, 이 경우의 내산성 (내염산 열화율) 은, 실시예 13 에서 3.7, 실시예 14 에서 5.0, 실시예 15 에서 3.6 으로, 내염산 열화율에서도 문제는 아니었다.

상기에 나타내는 바와 같이, 동박의 표면에, 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 당해 조화 처리층 상에 형성된 코발트-니켈 합금 도금층 및 당해 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 구비한 인쇄 회로용 동박에 있어서, 상기 아연-니켈 합금 도금층의 총량이 150 ∼ 650 ㎍/d㎡ 이고, 당해 합금층 중의 니켈 비율의 하한값이 0.16, 상한값이 0.40 이고, 또한 니켈 함유량이 50 ㎍/d㎡ 이상인 인쇄 회로용 동박은, 소프트 에칭시의 스며듦을 억제할 수 있는 것이 분명하고, 또한 수지와 동박을 2 층으로 하여 고온 고압에서 가열 압착하여 적층체 (동장 적층판) 로 하는 경우에, 특히 유효하다는 것을 확인할 수 있다.

인쇄 회로의 제조 공정에서 실시되는 처리가 한층 고온으로 되고, 또한 제품으로 된 후의 기기 사용 중의 열 발생이 있지만, 이와 같은 상황 속에서도, 동박과 수지 기재 사이에서의 접합력이 저하되지 않고, 또한 동박 회로의 소프트 에칭시에 회로 에지부의 스며듦 및 변색을 효과적으로 방지할 수 있다는 우수한 효과를 가지므로, 반도체 디바이스의 소형화, 고집적화가 진행되는 전자 기기용 인쇄 회로 재료로서 유용하다.

Claims

동박의 표면에, 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 당해 조화 처리층 상에 형성된 코발트-니켈 합금 도금층 및 당해 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 구비한 인쇄 회로용 동박에 있어서, 코발트의 질량 비율이 0.60 ~ 0.66 의 범위에 있는 코발트-니켈 합금 도금층을 구비하고, 상기 아연-니켈 합금 도금층의 총량이 150 ∼ 500 ㎍/d㎡ 의 범위, 니켈량이 50 ㎍/d㎡ 이상의 범위, 또한 니켈의 질량 비율이 0.16 ∼ 0.34 의 범위에 있는 아연-니켈 합금 도금층을 구비하고 있는 것을 특징으로 하는 인쇄 회로용 동박.
제 1 항에 있어서,
상기 인쇄 회로용 동박을 사용하여 기판 상에 형성된 동박 회로에, H₂SO₄ : 10 wt％, H₂O₂ : 2 wt％ 의 에칭 수용액을 사용하여 소프트 에칭을 실시했을 때에, 동박 회로 에지부의 스며듦량이 9 ㎛ 이하인 것을 특징으로 하는 인쇄 회로용 동박.
제 2 항에 있어서,
상기 스며듦량이 5 ㎛ 이하인 것을 특징으로 하는 인쇄 회로용 동박.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 아연-니켈 합금 도금층 상에, 녹방지 처리층을 구비하고 있는 것을 특징으로 하는 인쇄 회로용 동박.
제 4 항에 있어서,
상기 녹방지 처리층이 크롬 산화물의 단독 피막 처리 혹은 아연 및 아연 산화물 중 어느 하나 이상과 크롬 산화물의 혼합 피막 처리층인 것을 특징으로 하는 인쇄 회로용 동박.
제 5 항에 있어서,
상기 혼합 피막 처리층 상에 추가로 실란 커플링층을 구비하고 있는 것을 특징으로 하는 인쇄 회로용 동박.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 인쇄 회로용 동박에 있어서, 동박의 표면에 부착량이 15 ∼ 40 mg/d㎡ 구리-100 ∼ 3000 ㎍/d㎡ 코발트-100 ∼ 1000 ㎍/d㎡ 니켈의 구리-코발트-니켈 합금 도금에 의한 조화 처리층을 구비하고 있는 것을 특징으로 하는 인쇄 회로용 동박.
제 7 항에 있어서,
상기 코발트-니켈 합금 도금층은, 코발트의 부착량이 200 ∼ 3000 ㎍/d㎡ 이고, 또한 코발트의 비율이 60 ∼ 66 질량％ 인 것을 특징으로 하는 인쇄 회로용 동박.
제 1 항 내지 제 3 항 중 어느 한 항에 기재된 인쇄 회로용 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 (銅張) 적층판.
제 4 항에 기재된 인쇄 회로용 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 (銅張) 적층판.
제 5 항에 기재된 인쇄 회로용 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 (銅張) 적층판.
제 6 항에 기재된 인쇄 회로용 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 (銅張) 적층판.
제 7 항에 기재된 인쇄 회로용 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 (銅張) 적층판.
제 8 항에 기재된 인쇄 회로용 동박을, 접착제를 개재하지 않고 열압착에 의해 수지 기판과 접착시킨 동장 (銅張) 적층판.
제 4 항에 있어서,
상기 녹방지 처리층 상에 추가로 실란 커플링층을 구비하고 있는 것을 특징으로 하는 인쇄 회로용 동박.