TWI539875B - An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits - Google Patents

An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits Download PDF

Info

Publication number
TWI539875B
TWI539875B TW099102503A TW99102503A TWI539875B TW I539875 B TWI539875 B TW I539875B TW 099102503 A TW099102503 A TW 099102503A TW 99102503 A TW99102503 A TW 99102503A TW I539875 B TWI539875 B TW I539875B
Authority
TW
Taiwan
Prior art keywords
copper foil
etching
circuit
layer
copper
Prior art date
Application number
TW099102503A
Other languages
English (en)
Other versions
TW201032685A (en
Inventor
Keisuke Yamanishi
Kengo Kaminaga
Ryo Fukuchi
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201032685A publication Critical patent/TW201032685A/zh
Application granted granted Critical
Publication of TWI539875B publication Critical patent/TWI539875B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C23C28/025—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only with at least one zinc-based layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

電子電路用壓延銅箔或電解銅箔及使用此等之電子電路之形成方法
本發明，係關於一種藉由蝕刻來形成電路之電子電路用壓延銅箔或電解銅箔及使用此等之電子電路之形成方法。
印刷電路用銅箔係被廣泛使用於電子、電氣機器，一般是透過接著劑或是不使用接著劑，在高溫高壓下，將此印刷電路用銅箔接著在合成樹脂板、膜等基材，製造覆銅積層板，然後，為了形成所欲之電路，係藉由塗佈抗蝕劑及曝光步驟，來印刷電路，並且經由用以將無須銅箔之部分加以去除的蝕刻處理，且進一步焊接各種元件，而形成電元件用之印刷電路。
此種印刷電路所使用之銅箔，依其製造方法之種類的不同，可大致分為電解銅箔及壓延銅箔，惟任一者皆是應印刷電路板之種類、品質要求來使用。
此等之銅箔，具有與樹脂基材接著之面與非接著面，分別施有特殊之表面處理(treat processing)。又，亦有如多層印刷配線板之內層所使用的銅箔般，使其在兩面皆具有與樹脂的接著功能(double treat processing)。
電解銅箔，一般係將銅電沉積在旋轉滾筒，然後連續地將其剝下，來製造銅箔，於此製造時點接觸於旋轉滾筒之面為光澤面，其反側之面則具有複數之凹凸(粗糙面)。然而，此種粗糙面，為了進一步提升與樹脂基板之接著性，一般會附著0.2～3μm左右之銅粒子。
並且，為了增強此種凹凸且防止銅粒子的脫落，有時亦會形成薄的鍍敷層。將此等之一連串的步驟稱為粗化處理。此種粗化處理，並不限於電解銅箔，壓延銅箔亦有被要求，同樣的粗化處理於壓延銅箔亦有被實施。
使用以上之銅箔藉由熱壓法、連續法來製造覆銅積層板。此積層板，若例如以熱壓法為例，則會經由下述步驟來加以製造，亦即進行環氧樹脂之合成、酚樹脂浸漬於紙基材、乾燥，製造預浸體，並且組合此預浸體與銅箔，然後藉由加壓機進行熱壓成形等步驟。除此之外，亦有將聚醯亞胺前驅物溶液加以乾燥及固化於銅箔，以在該銅箔上形成聚醯亞胺樹脂層之方法。
以上述方式所製得之覆銅積層板，為了形成所欲之電路，係藉由塗佈抗蝕劑及曝光步驟來印刷電路，並且進行用以去除無須銅箔之部分的蝕刻處理，惟在進行蝕刻形成電路時，會有無法使該電路具有所欲寬度的問題。
其係蝕刻後之銅箔電路的銅部分會自銅箔表面向下，亦即向樹脂層蝕刻成為裙擺狀(發生凹陷)。通常，當電路側面的角度為50℃前後的「凹陷」，尤其是發生有大「凹陷」時，有時候會使得樹脂基板附近銅電路發生短路，而成為不良品(參照後述之圖2)。
此種「凹陷」必須極力地加以減小，而為了防止此種裙擺狀之蝕刻不良，亦有考慮延長蝕刻時間，進行更多之蝕刻，以減少此「凹陷」。
然而，此時，若有已經為規定寬度尺寸的部位，則由於該處將會進一步受到蝕刻，因此該銅箔部分之電路寬度將會變窄，而無法得到電路設計上所欲之均一的線寬度(電路寬度)，尤其是該部分(被細線化之部分)會發熱，且視情況會發生斷線的問題。
電子電路之精細圖案化進一步進行中，目前此種蝕刻不良所導致之問題更加嚴重，於電路形成上，係成為大問題。
本發明人等為了改善此等問題，曾提出一種在蝕刻面側之銅箔形成有蝕刻速度小於銅之金屬或合金層的銅箔(參照專利文獻1)。此時之金屬或合金，為鎳、鈷及此等之合金。
在設計電路時，由於蝕刻液會自抗蝕劑塗佈側，亦即銅箔之表面滲透，因此若在抗蝕劑正下方具有蝕刻速度小的金屬或合金層，則其附近之銅箔部分的蝕刻將會受到抑制，而其他銅箔部分之蝕刻則繼續進行，因此具有可使「凹陷」減少，形成較均一之寬度之電路的效果，與先前技術相較之下，可形成電路側面之角度為63°～75°之陡峭的電路，可說是具有大幅之進步。
隨後，隨著電路之微細化、高密度化，係此種「凹陷」係被要求更小，逐漸要求實現電路側面之傾斜角超過更陡峭的75°(允許的話，在80°以上)。如專利文獻1，在將蝕刻速度小於銅之金屬或合金層形成在銅箔上的情形時，若假設效果係由於與銅之蝕刻速度不同的關係，則可預料其他的材料亦應具有與專利文獻1相同程度的效果。
又，於進一步進行改良之階段，出現有若干問題。其係形成電路後，不僅要去除樹脂，並且必須藉由軟蝕刻(soft etching)來去除形成用以防止「凹陷」之蝕刻速度小的金屬或合金層，以及在將附有前述蝕刻速度小之金屬或合金層的銅箔作為覆銅積層板形成電子電路之步驟、貼附樹脂等之步驟中，必須進行高溫處理。
關於前者，為了盡量縮短蝕刻去除之時間且完全地加以去除，必須極力減小蝕刻速度小之金屬或合金層的厚度，又於後者的情形，由於會受熱，造成底層之銅層的氧化(由於會發生變色，故一般稱為「焦痕」)、抗蝕劑之塗佈性(均勻性、密合性)之不良、及蝕刻時之界面氧化物的過度蝕刻等，因此會有發生圖案蝕刻(pattern etching)之蝕刻性、短路、電路寬度之控制性等不良的問題，進而要求進行改良或者是置換成其他的材料。
專利文獻1：日本特開2002-176242號公報
專利文獻2：日本特開2006-261270號公報
本發明，其課題在於當藉由蝕刻對覆銅積層板之銅箔進行電路形成時，防止蝕刻所造成之凹陷，藉由使其較以往更為陡峭，而可形成所欲之電路寬度均一之電路，並盡量縮短藉由蝕刻形成電路的時間，可防止發生短路、電路寬度不良之電子電路用壓延銅箔或電解銅箔及使用此等之電子電路之形成方法。
本發明人等得到以下之見解，即在壓延銅箔或電解銅箔之蝕刻面，形成由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層，並調節銅箔之厚度方向的蝕刻速度，藉此可形成較至今所知之鎳、鈷等「凹陷」更小之陡峭的銅電路，而形成無凹陷之電路寬度均一的電路。
本發明根據此見解，提供：
1.一種電子電路用壓延銅箔或電解銅箔，可經蝕刻而形成電路，其特徵在於，係具備有形成在該壓延銅箔或電解銅箔之蝕刻面側之由蝕刻速度小於銅之鉑族、金、銀任一種以上所構成之金屬層或是以此等作為主成分之合金層。
2.如上述第1項所記載之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑或鉑合金。
3.如上述第1項所記載之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑合金，該鉑合金之鉑比率超過50wt%。
4.如上述第1或2項所記載之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑合金，該鉑合金所含之合金成分為選自鋅、磷、硼、鉬、鎢、鎳、鐵或鈷之至少一種以上的元素。
又，本發明提供：
5.如上述第1至4項中任一項所記載之電子電路用壓延銅箔或電解銅箔，其中，於該層(A)之上或下，進一步具備有耐熱層(B)。
6.如上述第1至5項中任一項所記載之電子電路用壓延銅箔或電解銅箔，其中，該耐熱層(B)係由鋅或鋅合金任一者所構成之層，該鋅合金含有選自鉑族元素、金、鈀族元素及銀之群之一種或二種以上作為合金元素。
又，本發明提供：
7.如上述第1至6項中任一項所記載之電子電路用壓延銅箔或電解銅箔，其中，於該耐熱層(B)之上，進一步具備有鉻層或鉻酸鹽層及/或矽烷處理層。
並且，本發明提供：
8.一種電子電路之形成方法，係對由壓延銅箔或電解銅箔所構成之覆銅積層板的該銅箔進行蝕刻，形成電子電路，其特徵在於，於銅箔之蝕刻面側，形成蝕刻速度小於銅之鉑族、金、銀之任一種金屬層或是以此等作為主成分之合金層，使用氯化鐵水溶液或氯化銅水溶液，對該銅箔進行蝕刻，將無須銅之部分加以去除，而形成銅的電路。
9.一種電子電路之形成方法，係對由壓延銅箔或電解銅箔所構成之覆銅積層板的該銅箔進行蝕刻，形成電子電路，其特徵在於，使用上述第1至7項中任一項之電子電路用壓延銅箔或電解銅箔，以蝕刻速度小之層(A)作為蝕刻面，製作覆銅積層板，使用氯化鐵水溶液或氯化銅水溶液，對該銅箔進行蝕刻，將無須銅之部分加以去除，而形成銅的電路。
本發明，藉由蝕刻對覆銅積層板之銅箔進行電路形成時，具有藉由蝕刻所造成之「凹陷」小、陡峭地形成電路，而可提供、實現一種所欲電路寬度更加均一之電路的效果。
藉此具有以下之效果：可提供一種可防止發生短路、電路寬度不良之電子電路用壓延銅箔或電解銅箔，且可提供一種優異之電子電路之形成方法。
本發明之藉由蝕刻以形成電路之電子電路用壓延銅箔或電解銅箔，具有形成在壓延銅箔或電解銅箔之蝕刻面側之由蝕刻速度小於銅之鉑族、金、銀任一種以上所構成之金屬層或是以此等作為主成分之合金層。
使用以上述方式所製作之銅箔，來製成覆銅積層板。此銅箔，電解銅箔或壓延銅箔皆可適用。又，於電解銅箔的情形，可同樣適用於粗化面(M面)或光澤面(S面)，惟蝕刻之面通常是使用光澤面側。壓延銅箔之中，亦存在高純度銅箔或經提升強度之合金銅箔，惟本發明包含此等之銅箔全部。
於覆銅積層板之表面塗佈抗蝕劑，藉由遮罩將圖案加以曝光，然後進行顯影，藉此形成抗蝕劑圖案，將此形成有抗蝕劑圖案之覆銅積層板浸漬於蝕刻液。
用以抑制蝕刻之由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層，係處於銅箔上靠近抗蝕劑部分的位置，抗蝕劑側之銅箔的蝕刻，係以大於此由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層附近逐漸受到蝕刻之速度的速度，進行遠離此層之部位之銅層的蝕刻，藉此使銅電路大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。
由鉑族、金、銀之任一種以上所構成之金屬層，較佳在50μg/dm2以上、1000μg/dm2以下。若未達50μg/dm2，則將會減小使銅電路大致呈垂直地進行蝕刻而形成矩形之銅箔電路之層的效果，若超過1000μg/dm2，則形成矩形之銅箔電路的效果會達到飽和，另一方面，若過厚，則由於貴金屬基本上不會溶解於氯化鐵水溶液(蝕刻液)，因此將會無法進行蝕刻。又，形成電路後，要將此層加以去除時，由於較薄較容易去除，故較佳。
對於用以在覆銅積層板形成電子電路圖案之蝕刻液(氯化銅水溶液、氯化鐵水溶液等)，由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層(A)的蝕刻速度，由於充分小於銅，因此具有改善蝕刻因子的效果。
由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金中，以鉑或鉑合金特別有效。
鉑合金所含之合金成分只要是通常已知的合金，則皆可使用。例如，與選自鋅、磷、硼、鉬、鎢、鎳、鐵或鈷之至少一種以上之元素的合金，蝕刻速度小於銅，可確認具有改善蝕刻因子的效果。
在由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層(A)之上或下，可進一步形成耐熱層(B)。又，該耐熱層為鋅或鋅合金，該鋅合金，較佳為含有由鉑族、金、銀之任一種以上所構成之金屬的一種或二種作為合金元素。
在該由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層(A)之上，可進一步形成鉻層或鉻酸鹽層及/或矽烷處理層。
於本發明之電子電路用壓延銅箔或電解銅箔之該耐熱層(B)及該層(A)所含之合計的鋅含有量，較佳為以金屬鋅換算，為30μg/dm2～1000μg/dm2。
若未達30μg/dm2，則在抗氧化性(改善燃燒性)上將不具效果。又，若超過1000μg/dm2，則效果將會達到飽和，且將會減小該層(A)的效果，因此以金屬鋅換算，較佳為30μg/dm2～1000μg/dm2。
又，於本發明之電子電路用壓延銅箔或電解銅箔，在設置上述鉻層或鉻酸鹽層時，係使鉻量以金屬鉻換算，在100μg/dm2以下。又，在形成上述矽烷處理層時，較佳為以矽單體換算，在20μg/dm2以下。此係為了抑制產生對圖案蝕刻液之蝕刻速度的不同。
又，本發明可提供一種電子電路之形成方法，係對由壓延銅箔或電解銅箔所構成之覆銅積層板的該銅箔進行蝕刻，形成電子電路，形成銅箔之蝕刻面側之蝕刻速度小於銅之鉑族、金、銀之任一種金屬層或是以此等作為主成分之合金層後，使用氯化鐵水溶液或氯化銅水溶液，對該銅箔進行蝕刻，將無須銅之部分加以去除，而形成銅的電路。
蝕刻液，可使用任何一種，特別以氯化鐵水溶液為有效。此係因為微細電路其蝕刻需花費時間，而氯化鐵水溶液之蝕刻速度較氯化銅水溶液快的緣故。
並且，本發明還提供一種電子電路之形成方法，係對由壓延銅箔或電解銅箔所構成之覆銅積層板的該銅箔進行蝕刻，形成電子電路，其特徵在於，對上述第1至7項中任一項之電子電路用壓延銅箔或電解銅箔，使用氯化鐵水溶液或氯化銅水溶液，對該銅箔進行蝕刻，將無須銅之部分加以去除，而形成銅的電路。此方法，可使用上述電子電路用壓延銅箔或電解銅箔任一者。
以下展示較佳之成膜條件之例。
鉑族、金、銀之任一種金屬層或是以此等作為主成分之合金(鉑-鋅合金、鉑-磷合金、鉑-鉬合金、鉑-鎢合金、鉑-鐵合金、鉑-鈷合金等)，皆可藉由濺鍍法來進形成膜。又，任一者亦可以電鍍、無電電鍍等之濕式鍍敷法來成膜。
(濺鍍條件)
裝置：HITACHI製，E-102離子濺鍍裝置。
真空度：0.01～0.1Torr。
電流：5～30mA。
時間：5～150秒。
(鍍鋅)
Zn：1～20g/L。
pH：3～3.7。
溫度：常溫～60℃。
電流密度Dk：1～15A/dm2。
時間：1～10秒。
(鍍鉻之條件)
K2Cr2O7(Na2Cr2O7或CrO3)。
Cr：40～300g/L。
H2SO4：0.5～10.0g/L。
浴溫：40～60℃。
電流密度Dk：0.01～50A/dm2。
時間：1～100秒。
陽極：鍍Pt之Ti板、不銹鋼鋼板、鉛板等。
(鉻酸鹽處理之條件)
(a)電解鉻酸鹽處理之例
CrO3或K2Cr2O7：1～12g/L。
Zn(OH)2或ZnSO4‧7H2O：0(0.05)～10g/L。
Na2SO4：0(0.05)～20g/L。
pH：2.5～12.5。
溫度：20～60℃。
電流密度：0.5～5A/dm2。
時間：0.5～20秒。
(鍍鎳)
Ni：10～40g/L。
pH：2.5～3.5。
溫度：常溫～60℃。
電流密度Dk：2～50A/dm2。
時間：1～4秒。
(矽烷處理之條件)
選自下述各種系列之矽烷。
濃度為0.01wt%～5wt%。
種類：烯烴系矽烷、環氧系矽烷、丙烯酸系矽烷、胺系矽烷、氫硫系矽烷。
以水將溶解於醇之矽烷稀釋至規定的濃度，然後塗佈於銅箔表面。
(鉑附著量分析方法)
為了分析鉑處理面，以FR-4樹脂加壓製作相反面加以遮蔽。以王水溶解其樣品至表面處理被膜溶化，將燒杯中之溶解液加以稀釋，然後藉由原子吸光分析來進行鉑的定量分析。
(鋅、鉻之附著量分析方法)
為了分析處理面，以FR-4樹脂加壓製作相反面加以遮蔽。以濃度30%之硝酸煮沸其樣品3分鐘，使處理層溶解，對其溶液藉由原子吸光分析進行鋅、鉻的定量分析。
(熱影響之考量)
於覆銅積層板(CCL)之製造階段，銅箔會接觸到熱。此熱會導致設置在銅箔表層之蝕刻改善處理層往銅層擴散。因此，當初所期待之蝕刻改善效果將會減低，蝕刻因子有減少的傾向。因此，為了得到與未擴散之狀態同等的效果，考量CCL製作時銅箔所接觸的熱量，必須將改善處理層之附著量增加1.1～2倍左右。
當進行覆銅積層板之銅箔之蝕刻時，係在銅箔的蝕刻面側形成蝕刻速度小於銅之金屬或合金層後，使用氯化銅水溶液或氯化鐵水溶液對該銅箔進行蝕刻。
藉由以上述條件進行蝕刻，可使蝕刻因子在3.7以上，亦即可使銅箔電路之蝕刻側面與樹脂基板之間的電路側面的傾斜角度在75度以上。特佳之傾斜角度為80～95度之範圍，本發明可實現此範圍之傾斜角度，藉此，可形成無凹陷之矩形的蝕刻電路。
實施例
接著，說明本發明之實施例及比較例。另，本實施例僅是一例示，並不受到此例之限制。亦即，於本發明之技術思想的範圍內，包含實施例以外之全部態樣或變形。
(實施例1)
使用箔厚18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述鉑濺鍍條件，形成鉑200μg/dm2。
並且將設置有此鉑層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(電路形成條件)
電路間距：30μm間距、50μm間距二種，可根據銅箔的厚度來變更。本實施例1之情形，由於是使用18μm厚的銅箔，故為下述之條件。
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
(蝕刻因子之測定條件)
蝕刻因子，係在蝕刻成為裙擺狀的情形時(發生有凹陷的情形)，當將假定電路垂直地受到蝕刻時之自銅箔上面的垂線與樹脂基板之交點設為P點，而將距離此P點之凹陷長度的距離設為a時，用以表示此a與銅箔厚度b之比：b/a者，此數值越大，傾斜角就越大，意味不會殘留蝕刻殘渣，凹陷變小。
圖1顯示蝕刻因子(EF)之計算方法的大概。如該圖1所示，係以EF=b/a之形式來計算。藉由使用此蝕刻因子，可簡單判定蝕刻性的好壞。
以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為81度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為6.2。
其結果，如表3所示，得到良好的蝕刻電路。
(實施例2)
與實施例1同樣地，使用箔厚18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述鉑濺鍍條件，形成鉑500μg/dm2。
並且將設置有此鉑層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
(蝕刻因子之測定條件)
蝕刻因子之測定條件，由於與上述實施例1相同，故省略。然後，以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。
接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為82度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為7。其結果，得到良好的蝕刻電路。
(實施例3)
於本實施例中係使用箔厚9μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述鉑濺鍍條件，形成鉑900μg/dm2。
並且將設置有此鉑層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成30μm間距電路)
本實施例3之情形，由於係使用9μm厚之銅箔，故為如下之條件。
抗蝕劑L/S=25μm/5μm，完成之電路頂部(上部)寬度：10μm，蝕刻時間：76秒前後。
以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為81度，形成了大致矩形的銅箔電路。蝕刻因子係30μm間距為6.5。
其結果，得到良好的蝕刻電路。
(實施例4)
於本實施例中係使用箔厚5μm之電解銅箔。此電解銅箔之表面粗糙度Rz為3μm。於此電解銅箔，以上述鉑濺鍍條件，形成鉑75μg/dm2。
並且將設置有此鉑層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成30μm間距電路)
本實施例4之情形，由於係使用5μm厚之銅箔，故為如下之條件。
抗蝕劑L/S=25μm/5μm，完成之電路頂部(上部)寬度：10μm，蝕刻時間：48秒前後。
以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為81度，形成了大致矩形的銅箔電路。蝕刻因子係30μm間距為6.5。
其結果，得到良好的蝕刻電路。
(實施例5)
與實施例1同樣地，使用箔厚18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述金濺鍍條件，形成金450μg/dm2。
並且將設置有此金層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
(蝕刻因子之測定條件)
蝕刻因子之測定條件，由於與上述實施例1相同，故省略。然後，以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。
接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為82度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為6.9。
其結果，得到良好的蝕刻電路。
(實施例6)
與實施例1同樣地，使用箔厚18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述鈀濺鍍條件，形成鈀550μg/dm2。
並且將設置有此鈀層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
(蝕刻因子之測定條件)
蝕刻因子之測定條件，由於與上述實施例1相同，故省略。然後，以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。
接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為82度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為6.8。
其結果，得到良好的蝕刻電路。
(實施例7)
與實施例1同樣地，使用箔厚18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述95%Pt-5%Pd濺鍍條件，形成95%Pt-5%Pd300μg/dm2。
並且將設置有此95%Pt-5%Pd層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
(蝕刻因子之測定條件)
蝕刻因子之測定條件，由於與上述實施例1相同，故省略。然後，以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。
接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為82度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為6.8。
其結果，得到良好的蝕刻電路。
(實施例8)
與實施例1同樣地，使用箔厚18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz為0.7μm。於此壓延銅箔，以上述濺鍍條件，在Pt210μg/dm2上形成Au190μg/dm2(二層)濺鍍層。
並且將設置有此二層之濺鍍層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。蝕刻條件、電路形成條件、蝕刻因子之測定條件，如下述。
(蝕刻條件)
氯化鐵水溶液：(37wt%，波美度：40°)
液溫：50℃
噴壓：0.15MPa
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
(蝕刻因子之測定條件)
蝕刻因子之測定條件，由於與上述實施例1相同，故省略。
然後，以上述條件進行蝕刻。其結果，可自銅電路之側面的抗蝕劑側向樹脂基板側大致呈垂直地進行蝕刻，而形成矩形之銅箔電路。
接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。又，調查蝕刻因子。以上之結果示於表1。
如表1所示，左右之傾斜角的平均值為82度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為6.9。
其結果，得到良好的蝕刻電路。
於與實施例1相同的壓延銅箔(於18μm之壓延銅箔，以鉑濺鍍條件，形成鉑200μg/dm2)，以前述鍍鋅之條件形成45μg/dm2、900μg/dm2，以下述之測試方法確認抗氧化性(改善焦痕)，得到了良好的結果。
(焦痕測試)
於大氣環境氣氛下，保持在240℃ 10分鐘，以有無變色來加以確認。係假定將設置有此鍍鋅層及鍍鎳層之銅箔作為蝕刻側，接著於樹脂基板，製成覆銅積層板之條件。
(比較例1)
使用18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz：0.7μm。於此壓延銅箔，以上述鍍鎳條件，形成1200μg/dm2之鍍鎳層，接著於樹脂基板。
接著，與實施例1同樣地，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。
除了電路形成條件，蝕刻條件、蝕刻因子之測定條件、焦痕測試，皆以與實施例1相同的方式來實施。與實施例1相同的條件，係省略記載。
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
以上述條件進行蝕刻。其結果，左右之傾斜角的平均值為73度，形成了大致矩形的銅箔電路。蝕刻因子係50μm間距為3.3。其結果，如圖4所示，得到雖大致呈矩形，但是傾斜角稍小且蝕刻因子亦稍小的蝕刻電路。
(比較例2)
使用18μm之壓延銅箔。此壓延銅箔之表面粗糙度Rz：0.7μm。於此壓延銅箔，以上述鉑濺鍍條件，形成25μg/dm2之鉑層。直接將鉑層之相反側之面作為接著面，將銅箔接著於樹脂基板。
接著，與實施例1同樣地，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。
除了電路形成條件，蝕刻條件、蝕刻因子之測定條件、焦痕測試，皆以與實施例1相同的方式來實施。與實施例1相同的條件，係省略記載。
(形成50μm間距電路)
抗蝕劑L/S=33μm/17μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：105秒前後。
以上述條件進行蝕刻。其結果，雖然可自銅電路之側面的抗蝕劑側向樹脂基板側進行蝕刻，但是形成了裙擺狀之銅箔電路。接著，測定經蝕刻之銅箔的傾斜角度(另，電路長度100μm之傾斜角的最小值)。
以上之結果同樣地示於表2。如表2所示，左右之傾斜角的平均值為52度，形成了蝕刻性差的梯形銅箔電路。蝕刻因子係50μm間距為1.3，為不良。
(比較例3)
使用5μm之電解銅箔。此電解銅箔之表面粗糙度Rz：3μm。於此電解銅箔之光澤(S)面，以上述鍍鎳條件，形成580μg/dm2之鍍鎳層。並且，將設置有此鍍鎳層之面的相反側作為接著面，將銅箔接著於樹脂基板。
接著，與實施例1同樣地，藉由塗佈抗蝕劑及曝光步驟來印刷10條電路，並且實施去除無須銅箔之部分的蝕刻處理。
除了電路形成條件，蝕刻條件、蝕刻因子之測定條件、焦痕測試，皆以與實施例1相同的方式來實施。與實施例1相同的條件，係省略記載。
(形成30μm間距電路)
抗蝕劑L/S=25μm/5μm，完成之電路頂部(上部)寬度：15μm，蝕刻時間：48秒前後。
以上述條件進行蝕刻。其結果，左右之傾斜角的平均值為74度，形成了大致矩形的銅箔電路。蝕刻因子係30μm間距為3.5。(另，電路長度100μm之傾斜角的最小值)。
結果示於表2。以此方式，得到雖大致呈矩形，但是傾斜角稍小且蝕刻因子亦稍小的蝕刻電路。
從表1清楚可知，在具備有鉑或鉑合金層的情形時，壓延銅箔或電解銅箔之任一者皆可形成大致矩形的銅箔電路，可得到極良好的蝕刻電路。
相對於此，不符本發明之條件者，雖大致亦呈矩形，但是蝕刻因子稍小，並不陡峭，形成了凹陷大、呈梯形的銅箔電路。
此種實現電路側面之傾斜角75度以上的效果，並不僅是鉑或鉑合金，其他由鉑族、金、銀之任一種以上所構成之金屬層或是以此等作為主成分之合金層，亦同樣可得到。
 產業上之可利用性
本發明，具有下述效果：在藉由銅箔之蝕刻來形成電路時，可形成所欲之電路寬度更加均一的電路，可防止蝕刻造成凹陷的發生，可縮短藉由蝕刻形成電路的時間，又藉由蝕刻速度小於銅之其他鉑族、金、銀任一種以上所構成之金屬層或是以此等作為主成分之合金層，可提升圖案蝕刻之蝕刻性，防止發生短路、電路寬度不良，因此可利用作為覆銅積層板(剛性及撓性用)，而可利用於印刷基板之電子電路的形成。
圖1，係蝕刻因子(EF)之計算方法的概略說明圖。
圖2，係顯示在形成銅電路時，發生「凹陷」，於樹脂基板附近銅電路發生短路之例之照片。
圖3，係顯示實施例1所形成之電路及其剖面之照片。
圖4，係顯示比較例2所形成之電路及其剖面之照片。

Claims (10)

  1. 一種電子電路用壓延銅箔或電解銅箔，可經蝕刻而形成電路，其特徵在於：係具備有形成在該壓延銅箔或電解銅箔之蝕刻面側之由蝕刻速度小於銅之鉑族、金、銀任一種以上所構成之金屬層或是以此等作為主成分之合金層。
  2. 如申請專利範圍第1項之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑或鉑合金。
  3. 如申請專利範圍第1項之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑合金，該鉑合金之鉑比率超過50wt%。
  4. 如申請專利範圍第1項之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑合金，該鉑合金所含之合金成分為選自鋅、磷、硼、鉬、鎢、鎳、鐵或鈷之至少一種以上的元素。
  5. 如申請專利範圍第2項之電子電路用壓延銅箔或電解銅箔，其中，該蝕刻速度小於銅之層(A)為鉑合金，該鉑合金所含之合金成分為選自鋅、磷、硼、鉬、鎢、鎳、鐵或鈷之至少一種以上的元素。
  6. 如申請專利範圍第1至5項中任一項之電子電路用壓延銅箔或電解銅箔，其中，於該層之上或下，進一步具備有耐熱層(B)。
  7. 如申請專利範圍第1至5項中任一項之電子電路用壓延銅箔或電解銅箔，其中，該耐熱層(B)係由鋅或鋅合金任一者所構成之層，該鋅合金含有選自鉑族元素、金、鈀族元素及銀之群之一種或二種以上作為合金元素。
  8. 如申請專利範圍第1至5項中任一項之電子電路用壓延銅箔或電解銅箔，其中，於該耐熱層(B)之上，進一步具備有鉻層或鉻酸鹽層及/或矽烷處理層。
  9. 一種電子電路之形成方法，係對由壓延銅箔或電解銅箔所構成之覆銅積層板的該銅箔進行蝕刻，形成電子電路，其特徵在於：於銅箔之蝕刻面側，形成蝕刻速度小於銅之鉑族、金、銀之任一種金屬層或是以此等作為主成分之合金層，使用氯化鐵水溶液或氯化銅水溶液，對該銅箔進行蝕刻，將無須銅之部分加以去除，而形成銅的電路。
  10. 一種電子電路之形成方法，係對由壓延銅箔或電解銅箔所構成之覆銅積層板的該銅箔進行蝕刻，形成電子電路，其特徵在於：使用申請專利範圍第1至8項中任一項之電子電路用壓延銅箔或電解銅箔，以蝕刻速度小之層(A)作為蝕刻面，製作覆銅積層板，使用氯化鐵水溶液或氯化銅水溶液，對該銅箔進行蝕刻，將無須銅之部分加以去除，而形成銅的電路。
TW099102503A 2009-01-29 2010-01-29 An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits TWI539875B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009018441 2009-01-29

Publications (2)

Publication Number Publication Date
TW201032685A TW201032685A (en) 2010-09-01
TWI539875B true TWI539875B (zh) 2016-06-21

Family

ID=42395530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102503A TWI539875B (zh) 2009-01-29 2010-01-29 An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits

Country Status (8)

Country Link
US (2) US20110300401A1 (zh)
EP (1) EP2384101A4 (zh)
JP (3) JP5457374B2 (zh)
KR (1) KR101412795B1 (zh)
CN (1) CN102301838B (zh)
MY (1) MY164452A (zh)
TW (1) TWI539875B (zh)
WO (1) WO2010087268A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2373133A1 (en) 2008-12-26 2011-10-05 JX Nippon Mining & Metals Corporation Rolled copper foil or electrolytic copper foil for electronic circuit, and method for forming electronic circuit using the rolled copper foil or electrolytic copper foil
MY164452A (en) * 2009-01-29 2017-12-15 Jx Nippon Mining & Metals Corp Rolled copper foil or electrolytic copper foil for electronic circuit, and method of forming electronic circuit using same
JP5232823B2 (ja) * 2010-03-30 2013-07-10 Ｊｘ日鉱日石金属株式会社 エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5808114B2 (ja) * 2011-02-16 2015-11-10 Jx日鉱日石金属株式会社 プリント配線板用銅箔、積層体及びプリント配線板
JP5746876B2 (ja) * 2011-02-16 2015-07-08 Jx日鉱日石金属株式会社 電子回路の形成方法
JP5650023B2 (ja) * 2011-03-03 2015-01-07 Jx日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP5346054B2 (ja) * 2011-03-18 2013-11-20 Ｊｘ日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP5558437B2 (ja) * 2011-08-24 2014-07-23 Ｊｘ日鉱日石金属株式会社 プリント配線板用銅箔及びそれを用いた積層板
JP5816045B2 (ja) * 2011-09-30 2015-11-17 Jx日鉱日石金属株式会社 生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
WO2014175850A2 (en) * 2012-10-26 2014-10-30 Applied Materials, Inc. Combinatorial masking
KR101420543B1 (ko) * 2012-12-31 2014-08-13 삼성전기주식회사 다층기판
US9960135B2 (en) * 2015-03-23 2018-05-01 Texas Instruments Incorporated Metal bond pad with cobalt interconnect layer and solder thereon
KR102520812B1 (ko) 2018-04-27 2023-04-12 제이엑스금속주식회사 표면 처리 동박, 동장 적층판 및 프린트 배선판
RU2747969C1 (ru) * 2020-07-21 2021-05-18 Акционерное Общество "Нииэфа Им. Д.В. Ефремова" Устройство для формирования антикоррозионных слоев на поверхности тепловыделяющих элементов

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3529350A (en) * 1968-12-09 1970-09-22 Gen Electric Thin film resistor-conductor system employing beta-tungsten resistor films
US3806779A (en) * 1969-10-02 1974-04-23 Omron Tateisi Electronics Co Semiconductor device and method of making same
CH587336A5 (en) * 1974-05-29 1977-04-29 Pc Products Sa Etchant for copper printed circuits - is aq. ammoniacal soln. contg. copper chloride, ammonium formate, chloride, and carbonate together with alkali metal chlorite
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
JPH07120564B2 (ja) * 1989-10-02 1995-12-20 日本電解株式会社 抵抗層付導電材料及び抵抗層付プリント回路基板
CA2070047A1 (en) * 1991-06-28 1992-12-29 Richard J. Sadey Metal foil with improved peel strength and method for making said foil
TW230290B (zh) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5552234A (en) * 1993-03-29 1996-09-03 Japan Energy Corporation Copper foil for printed circuits
TW289900B (zh) * 1994-04-22 1996-11-01 Gould Electronics Inc
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
JP2001111201A (ja) * 1999-10-14 2001-04-20 Matsushita Electric Ind Co Ltd 配線板の製造方法およびそれを用いて製造された配線板
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
JP3670186B2 (ja) * 2000-01-28 2005-07-13 三井金属鉱業株式会社 プリント配線板用表面処理銅箔の製造方法
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
JP4592936B2 (ja) 2000-12-05 2010-12-08 Ｊｘ日鉱日石金属株式会社 電子回路用銅箔及び電子回路の形成方法
WO2003004262A1 (fr) * 2001-07-06 2003-01-16 Kaneka Corporation Stratifie et son procede de production
JP2004259940A (ja) * 2003-02-26 2004-09-16 Hitachi Chem Co Ltd プリント配線板の製造方法並びにレーザー穴あけ用銅箔
US7029761B2 (en) * 2003-04-30 2006-04-18 Mec Company Ltd. Bonding layer for bonding resin on copper surface
US7156904B2 (en) * 2003-04-30 2007-01-02 Mec Company Ltd. Bonding layer forming solution, method of producing copper-to-resin bonding layer using the solution, and layered product obtained thereby
TWI239043B (en) * 2004-01-28 2005-09-01 Pro Magnus Technology Corp Method of forming light-reflection pattern and its manufactured product
JP2006261270A (ja) 2005-03-16 2006-09-28 Nippon Steel Chem Co Ltd フレキシブルプリント配線板用積層体およびその製造方法
JP4912909B2 (ja) * 2006-03-30 2012-04-11 新日鐵化学株式会社 フレキシブルプリント配線板の製造方法
KR100905969B1 (ko) * 2006-11-11 2009-07-06 조인셋 주식회사 연성 금속 적층필름 및 그 제조방법
MY164452A (en) * 2009-01-29 2017-12-15 Jx Nippon Mining & Metals Corp Rolled copper foil or electrolytic copper foil for electronic circuit, and method of forming electronic circuit using same

Also Published As

Publication number Publication date
US20110300401A1 (en) 2011-12-08
JP5937652B2 (ja) 2016-06-22
JP5457374B2 (ja) 2014-04-02
KR101412795B1 (ko) 2014-06-27
JP2013254961A (ja) 2013-12-19
US20130270218A1 (en) 2013-10-17
EP2384101A1 (en) 2011-11-02
MY164452A (en) 2017-12-15
CN102301838B (zh) 2015-12-09
WO2010087268A1 (ja) 2010-08-05
CN102301838A (zh) 2011-12-28
JPWO2010087268A1 (ja) 2012-08-02
TW201032685A (en) 2010-09-01
JP2015019107A (ja) 2015-01-29
JP5694453B2 (ja) 2015-04-01
EP2384101A4 (en) 2012-08-29
KR20110099765A (ko) 2011-09-08

Similar Documents

Publication Publication Date Title
TWI539875B (zh) An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
TWI610605B (zh) 電子電路用之壓延銅箔或電解銅箔及使用此等之電子電路之形成方法
TWI482177B (zh) Electrode copper foil or electrolytic copper foil for electronic circuits and methods of forming such electronic circuits
TWI486487B (zh) The formation of electronic circuits
WO2017141985A1 (ja) プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
TWI576028B (zh) A rolled copper foil laminate or an electrolytic copper foil laminate for electronic circuits and a method of forming an electronic circuit using the same
JP5467009B2 (ja) レジスト形成配線基板及び電子回路の製造方法
JP5702942B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
TWI519411B (zh) Composite copper foil and its manufacturing method
TW201212753A (en) Copper foil for printed circuit board with excellent etching property and laminate using the same
JP2011210988A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2012167354A (ja) プリント配線板用銅箔、積層体及びプリント配線板
JP2011210987A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2011207092A (ja) エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板