CN1351376A - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN1351376A
CN1351376A CN01116882A CN01116882A CN1351376A CN 1351376 A CN1351376 A CN 1351376A CN 01116882 A CN01116882 A CN 01116882A CN 01116882 A CN01116882 A CN 01116882A CN 1351376 A CN1351376 A CN 1351376A
Authority
CN
China
Prior art keywords
back side
semiconductor device
insulating trip
island
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01116882A
Other languages
English (en)
Other versions
CN100409434C (zh
Inventor
坂本则明
小林义幸
阪本纯次
冈田幸夫
五十岚优助
前原荣寿
高桥幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1351376A publication Critical patent/CN1351376A/zh
Application granted granted Critical
Publication of CN100409434C publication Critical patent/CN100409434C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

在硬盘中安装有固定粘接了读写放大用IC的FCA,在由Al构成的散热基板13A的上面形成由镀Cu构成的第一金属被覆膜14,粘牢在半导体装置10的背面露出来的岛状物15。这时,半导体装置10的背面接触接触区域CT,其外的第一开口部OP开口大于半导体装置10的配置区域。因此,能够经从半导体装置10周围露出表面来的第一开口部OP进行清洗,而且从半导体元件16产生的热能够从岛状物15经第二支持件13A良好地散发出去。

Description

半导体模块及其制造方法
本发明涉及半导体装置和半导体模块，特别是涉及能够良好地放出来自半导体元件的热的结构。
近年来，随着半导体装置用于便携式机器或小型·高密度装配机器，正在谋求轻薄短小而散热性好的半导体装置。但是，半导体装置被装在各种各样的基板上，作为这种基板所包含的半导体模块，则装于各种各样的机器中。基板可以是陶瓷基板、印刷基板、柔性片、金属基板或玻璃基板等，这里，以下描述其一例，作为安装在柔性片上的半导体模块。不言而喻，在本实施例中也能采用这些基板。
图25中表示了使用柔性片的半导体模块被安装在硬盘100内的情况。该硬盘100例如被详细描述在“日经エレクトロニクス1997年6月16日(No.691)P92～”中。
该硬盘100就安装在由金属构成的箱体101内，多张记录盘102被一体地装配在主轴电机103上，在各记录盘102的表面上，经很窄的间隙配置有磁头104。该磁头104被安装在固定于臂105的前端的悬臂106的前端部。而且磁头104、悬臂106、臂105构成一体，该一体件被安装在致动器107上。
为了经磁头104进行写入、读出，记录盘102必须与读写放大用IC108电连接，因此，使用在柔性片109上安装了该读写放大用IC108的半导体模块110，最后把设置在柔性片109上的布线电气地连接到磁头104上。该半导体模块110被称之为可弯曲·电路·组件，一般简称为FCA。
在箱体101的背面，露出被装在半导体模块110上的连接器111，该连接器(阳接头或阴接头)与被安装在主板112上的连接器(阴接头或阳接头)连接。在该主板112上，设置有布线，并安装着主轴电机103的驱动用IC、缓冲存储器、其他驱动用的IC、例如ASIC等。
例如：记录盘102经主轴电机103以4500rpm的转速旋转，磁头104用致动器107决定其位置。这种旋转机构被设置在箱体101上的盖体密闭着，所以无论如何热都不流动，而使读写放大用IC108温度上升。因此，读写放大用IC108被安装在致动器107、箱体101等的热传导好的部分上。主轴电机103的旋转有可能达到5400、7200、10000rpm的高速，所以，这种散热尤为重要。
为了进一步说明上述的FCA，把其结构表示于图26上。图26A是平面图，图26B的断面图，是沿A-A线剖切设置在前端的读写放大用IC108的部分的示图。为了把该FCA110被弯折后安装在箱体101内的一部分上，所以采用取容易弯曲加工的平面形状的第一柔性片109。
在该FCA110的左端，安装有连接器111，构成第一连接部。与该连接器111电连接的第一布线121贴合在第一柔性片109上，一直延伸到右端。所述第一布线121与该读写放大用IC108电连接，与磁头104连接的读写放大用IC108的引线122被连接在第二布线123上，该第二布线123与在臂105、悬臂106上设置的第二柔性片124上的第三布线126连接。即：第一柔性片109的右端成为第二连接部127，在这里与第二柔性片124相连接。而且，第一柔性片109与第二柔性片124最好一体地设置，这时，第二布线123与第三布线126就被设置为一体。
在设置读写放大用IC108的第一柔性片109的背面上，设置有支持件128。该支持件128使用陶瓷基板、Al基板。读写放大用IC108经该支持件128与露出在箱体101内部的金属热接合，读写放大用IC108的热经该支持件128散出到外部。
接下来参照图26B，说明读写放大用IC108和第一柔性片109的连接结构。
第一柔性片109从下层开始层叠第一聚酰亚胺片130(下称第一PI片)、第一粘接层131、导电图形132、第二粘接层133和第二聚酰亚胺片134(下称第二PI片)，导电图形132被夹在第一、第二聚酰亚胺片130、134之间。
为了连接读写放大用IC108，去掉所要的地方的第二聚酰亚胺片134和第二粘接层133，形成开口部135，使导电图形132从这里露出来。如图所示，经引线122电连接读写放大用IC108。
图26B中，用绝缘性树脂136封装起来的半导体装置沿箭头表示的散热路径向外散热，特别是，绝缘性树脂136成为热阻，总体地看，这是一种不能够高效率地把从读写放大用IC108产生的热散出去的结构。
进一步地用硬盘来说明，求出该硬盘的读写传送速率的500MHz～1GHz以及更高的频率，必须把读写放大用IC108的读写速度作到高速。因此，必须使与读写放大用IC108连接的柔性片上的布线的路径短，而且必须防止读写放大用IC108的温度上升。
特别是因为记录盘102高速旋转而箱体101和盖体构成密闭的空间，所以，内部的温度会上升到70度～80度。另一方面，一般的IC的动作容许温度大约为125度，读写放大用IC108容许从内部温度80度上升大约45度。但是，如图所示，如果半导体装置本身的热阻、FCA的热阻大，读写放大用IC108立刻就会超过动作容许温度，而不能发挥出本来的能力。因此，谋求散热性优良的半导体装置、FCA。
但是，今后动作频率会更加提高，所以，读写放大用IC108本身也会因运算处理生热而温度上升。在常温下，即使能够实现所期望的动作频率，在硬盘内部由于温升也必须降低动作频率。
以上，随今后动作频率的增加，半导体装置、半导体模块(FCA)更要谋求其良好的散热性。
另一方面，为减少惯性转矩，致动器107本身以及安装在它上面的臂105、悬臂106和磁头104必须被作得尽可能地轻。特别是，如图25所示，在把读写放大用IC108安装于致动器107或臂表面上的情况下，也要谋求该IC108的轻量化、FCA的轻量化。
另外，如图27所示，读写放大用IC108的岛状物137从绝缘性树脂108露出来，有岛状物137的背面与引线122的接触面成共面位置的半导体装置。这种情况下，形成在引线122与导电图形132之间的软钎料等的连接装置形成得非常薄，岛状物137与第二PI片134的间隙非常窄，所以很难清洗间隙。
鉴于上述的课题，第1，按照本发明是在第二绝缘片上设置使垫片电极露出并比半导体装置的背面还大的开口部，在所述开口部设置与所述绝缘性树脂的背面的至少3个地方接触的接触区域。
接触区域的厚度作成为大于约40～50μm，从而使半导体装置与第一绝缘片之间能够形成间隙，并能够清洗。
第2，用所述第二绝缘片构成所述接触区域。如图1或图4所示，如果用衬垫来代替第二绝缘片，就能够在半导体装置的背面形成间隙。
第3，把所述接触区域与所述第二绝缘片形成一体。
第4，由与所述第二绝缘片不同的材料构成所述接触区域。
第5，在第二绝缘片上设置使所述垫片电极露出并比半导体装置的背面还大的第一开口部，在所述第一绝缘片上设置从所述第一绝缘片的背面露出的所述岛状物的第二开口部，在所述第一开口部和所述第二开口部之间设置与所述绝缘性树脂的背面的至少3个地方接触的接触区域。
因为半导体装置的岛状物在柔性片的背面露出来，所以能够与导热性良好的构件直接粘接牢固。但是，接触区域构成为衬垫，就能够使间隙形成在半导体装置的背面，并能够进行该间隙的清洗。
第6，接触区域由第二绝缘片构成。
第7，接触区域与所述第二绝缘片形成一体。
第8，接触区域由与所述第二绝缘片不同的材料构成。
第9，散热基板贴合在所述第一绝缘片的背面，以便塞住所述第二开口部；所述散热基板与所述岛状物热合在一起。
因为岛状物与半导体元件用软钎焊料等热合在一起，所以，能够把由半导体元件产生的热传导岛散热基板上。
第10，在所述散热基板的第一面上，在最上层形成以Cu、Ag或Au为主要材料的由电镀形成的第一金属被覆膜，所述第一金属被覆膜与所述岛状物用钎料、导电膏或导热性良好的粘接材料粘接(或接触)。
在采用Al作为散热基板的情况下，如果把Cu、Ag或Au的镀膜形成在最表面，就能够经钎料把散热基板与岛状物粘牢。
第11，所述散热基板的第一面与所述岛状物用钎料、导电膏或导热性良好的粘接材料粘接(或接触)。
第12，散热基板贴合在所述第一绝缘片的背面，以便塞住所述第二开口部；所述散热基板与所述岛状物之间粘接有以Cu为主要成分的金属板。
粘接背面电极与垫片电极时，在岛状物与散热基板之间仅形成导电图形厚度和第一绝缘片厚度那么大的间隙。但是，如果插入与该间隙同样大小的金属板，就能够从岛状物到散热基板良好地热合起来。
第13，岛状物与所述金属板用同样的材料形成。
如果在岛状物上形成飞边，就能够不另外采用金属板而与散热基板热合起来。
第14，散热基板与所述金属板用同样的材料形成一体。
如果对散热基板实施压延等加工来形成飞边，就无须另外采用金属板而与岛状物热合起来。
第15，一种半导体模块具有半导体装置和柔性片；所述半导体装置的半导体元件被面朝上或面朝下与绝缘性树脂封装为一体，在其背面露出与所述半导体元件的焊接电极电连接的背面电极的与所述绝缘树脂的背面同平面位置或从背面凹进露出来，设置在所述半导体元件的下面的岛状物在与所述绝缘树脂的背面同平面位置上露出来或从背面凹进露出来；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极露出来并比所述半导体装置的背面大的第一开口部，在所述第一绝缘片背面设置有使贴合在对应于所述岛状物的区域上的散热基板露出来的第二开口部；在所述第一开口部和所述第二开口部之间设置与所述绝缘性树脂的背面的至少3个地方接触的接触区域，所述接触区域与所述绝缘性树脂的背面接触，所述岛状物与所述散热基板热合在一起。
第16，所述背面电极的侧面和从所述背面电极的侧面延伸出来的绝缘性树脂的背面呈同一曲面。
第17，所述半导体元件采用作为硬盘的读写放大用IC。
第18，一种半导体模块的制造方法，准备半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，在其背面露出与所述半导体元件的焊接电极电连接的背面电极与设置在半导体元件的下方的岛状电极；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极和与所述岛状物粘牢的岛状电极，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极和所述岛状电极露出来并比所述半导体装置的背面大的开口部；把所述垫片电极与所述背面电极电连接的同时，经设置在所述半导体装置的下方的衬垫安装所述半导体装置；经从所述半导体装置的周围露出来的所述开口部清洗由所述衬垫形成的间隙。
由于能够使清洗液浸透岛间隙内，所以能够防止被配置在该间隙内的电气接合部分的劣化、不良。
第19，一种半导体模块的制造方法，准备半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，在其背面露出与所述半导体元件电连接的背面电极；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极露出来并比所述半导体装置的背面大的开口部；把所述垫片电极与所述背面电极电连接的同时，经与所述第一绝缘片一体设置的接触区域在里面设置间隙并安装所述半导体装置；经从所述半导体装置的周围露出来的所述开口部清洗所述半导体装置的背面的间隙。
第20，一种半导体模块的制造方法，准备半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，设置在半导体元件的下方的岛状物和与所述半导体元件电连接的背面电极露出来；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，支持与所述背面电极电连接的垫片电极，并使贴合在背面的散热基板露出，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极和所述散热基板露出来并比所述半导体装置的背面大的开口部；把所述垫片电极与所述背面电极电连接的同时，热结合所述岛状物与所述散热基板，经所述绝缘性树脂背面的至少3个地方设置的接触区域在里面设置间隙安装所述半导体装置安装在背面；经从所述半导体装置的周围露出来的所述开口部清洗所述半导体装置的背面。
第21，所述的清洗之后，在半导体装置的背面填充不满处。
图1是本发明的半导体模块的说明图。
图2是图1重要部分的放大图。
图3是图2的变形例图。
图4是图2的变形例图。
图5是散热基板、形成在其上的金属被覆膜的说明图。
图6是本发明的半导体装置的说明图。
图7是本发明的半导体装置的说明图。
图8是本发明的半导体装置的说明图。
图9是本发明的半导体模块的说明图。
图10是本发明的半导体装置的说明图。
图11是本发明的半导体装置的说明图。
图12是本发明的半导体装置的说明图。
图13是本发明的半导体模块的说明图。
图14是本发明的半导体装置的说明图。
图15是本发明的半导体装置的说明图。
图16是本发明的半导体装置的制造方法说明图。
图17是本发明的半导体装置的制造方法说明图。
图18是本发明的半导体装置的制造方法说明图。
图19是本发明的半导体装置的制造方法说明图。
图20是本发明的半导体装置的制造方法说明图。
图21是本发明的半导体装置的制造方法说明图。
图22是本发明的半导体装置的制造方法说明图。
图23是本发明的半导体装置的制造方法说明图。
图24是本发明的半导体模块的说明图。
图25是硬盘说明图。
图26是图25中采用的原来的半导体模块的说明图。
图27是原来的半导体模块的说明图。
本发明提供高散热性且轻薄短小的半导体装置的同时，提供安装了该半导体装置的半导体模块，例如在散热基板上粘牢(或接触)半导体装置的半导体模块将半导体装置安装在柔性片上并在该柔性片的背面粘牢(或接触)的半导体模块(下称FCA)，实现安装了该半导体模块的精密机器例如硬盘的特性改善。
首先，作为安装半导体模块的机器的一例，用图25参照硬盘100，把半导体模块表示在图1～图4、图9、图13、图24中。图6～图8、图10～图12、图14和图15表示安装在该半导体模块内的半导体装置，图16～图23表示制造方法。
说明安装半导体模块的机器的第一实施例
作为该机器，再次说明在现有技术栏中说明了的图25的硬盘100。
为了把硬盘100安装在计算机等内，必要时把它安装在主板112上。该主板112安装有阴型(或阳型)连接器。所述主板112上的连接器与安装在FCA上并从箱体101的背面露出来的阳型(或阴型)连接器111相连接。在箱体101中，记录媒体即记录盘102根据其容量把多张层叠起来，磁头104以20～30nm的高度浮在记录盘102的上方，为了进行扫描，把记录盘102之间的间隔设置得该扫描中不发生问题，按照该间隔把记录盘102装配在主轴电机103上。该主轴电机103被安装在安装用基板上，配置在安装基板背面的连接器从箱体101的背面露出来。该连接器也与主板112的连接器相连接。这样，在主板112上安装有驱动磁头104的读写放大用IC108的IC、驱动主轴电机103的IC、驱动致动器的IC、暂时保管数据的缓冲存储器和实现厂家独自驱动的ASIC等，当然也可以安装有其他被动元件、主动元件。
应该使磁头104与读写放大用IC108的连接布线尽可能地短，读写放大用IC108被配置在致动器107上。但是，由此说明的本发明的半导体装置因为非常薄而且轻，所以除致动器以外，都可以安装在臂105或悬臂106上。这时，如图1A所示，由于半导体装置10的背面从第一支持件(柔性片)11的开口部12露出来，所以，半导体装置10的背面与臂105或悬臂106热结合，半导体装置10的热能够经臂105、箱体101发散外部去。
如图25所示，在把读写放大用IC108安装于致动器107上的情况下，读写放大用IC108把各信道的读写用的电路全都形成在一个芯片上，以便多个磁传感器读写。但是，该悬臂106的每个悬臂上装配的磁头104专用的读写用电路也可以被安装在各自的悬臂上或臂上。这样，就能够使磁头104与读写放大用IC108的布线距离远远地短于图25的结构，并能够降低其分阻抗，从而能够提高读写速度。
因为磁头104以20～30μm上下的高度漂浮在记录盘102的上面进行扫描，所以非常讨厌颗粒的存在。总之，高精密的电子机器因为具有驱动部、滑动部，所以作为散热基板13A要采用重量轻且很少发生颗粒的Al基板。
Al的重量轻且导热性好，而且表面上形成的氧化膜是薄而致密的膜。一旦一端形成这种致密的氧化膜，氧就很难达到Al，其氧化膜的生长就会停止。总之，在前述的精密机器中，前述氧化膜生长的程度例如Cu容易生长氧化膜，由此产生的颗粒的量就多，这就成为误动作的原因，但是，用Al或不锈钢作为主要材料因为该氧化膜很少生长，所以颗粒就产生的少，记录盘的破损、误动作也少。
另一方面，Al或其表面形成的氧化物与导电性的粘接材料(软钎料等钎料、Ag、Au等导电膏)没有亲和性，但是，在Al的表面可以形成Cu、Ag或Au为主要材料的第一金属膜14。如图5所示，把该第一金属膜14这样形成在Al散热基板13A上，就能够经导电性的粘接材料(钎料等原材料、Ag、Au等导电膏)把露出半导体装置10的背面的岛状物15热结合起来。因此，能够用作颗粒少而导热性优良的散热基板13A。
说明散热基板13A的第二实施例
用Al为主要材料的散热基板13A也可以帮助在其表面上形成氧化Al，其表面上不能经软钎料等钎料或导电膏等粘住金属。因此，考虑经粘接剂、导电性良好的绝缘粘接装置把露出在半导体装置10的背面的岛状物15与Al基板粘接牢固。
但是，在Al上可以使用电镀镀上Cu、Ag或Au，如果形成如图5所示的这种镀膜作为第一金属被覆膜14，在其上就能够经钎料把岛状物、金属板等金属零件15粘接牢固。
但是，在岛状物15与散热基板13A之间，因为未插入绝缘材料，所以热阻也非常小，能够把从半导体元件16产生的热从构成电子机器的金属部件散发到外面去。
下面来说明在Al基板上形成由Cu构成的金属被覆膜的方法。
第一，用过硫酸铵腐蚀Al基板，再浸渍到硫酸等酸中。硫酸的浓度为100ml/l，在室温下浸渍1分钟。l表示升。
第二，把Al基板的氧化膜或污垢去除之后，配置作为催化剂的Pd14A，特别是为了使Pd14A在一个区域内集中析出，进行使该Pd14A分散配置处理。
第三，把该Pd14A作为催化剂，用无电解的镀Cu方法生成厚约20m的Cu镀膜14。这儿，Pd14A为核，在Al基板上生成Cu膜14B。用硫酸洗净Cu膜14B，然后用硫酸铜进行室温60分的电解电镀。由此，能生成约20μm的Cu膜14。
通过以上工序，在Al基板的最表面，形成约20μm膜厚的Cu镀膜14，因为该Cu镀膜14能够经钎料与以Cu为主要材料的岛状物15粘接牢固，所以，能够提供作为导热性优良且产生颗粒少的散热基板13A。
由此，半导体装置能够粘牢在第一面18上，并能够与构成电子机器的构成要素17例如图9的箱体内部、致动器、臂接触。
在Al基板的一个区域上形成所述第一金属被覆膜14之后，除该区域以外的区域再次生长氧化膜20。
也可以用以下的方法。
第一，用称之为锌酸盐处理工序能够镀Ni或Cu。首先对Al基板13A进行碱脱脂，经碱腐蚀之后，实施锌酸盐处理。这样来形成0.1～0.2μm厚的Zn膜，然后，用无电解或电解电镀形成Cu或Ni。
第二，对Al基板13A进行碱脱脂，经碱腐蚀之后，用无电解形成Ni，然后，镀Au。这样，不是在Al基板上直接附上Cu或Au，而是间接形成极薄的膜(Zn、Pd等)，然后再形成Cu或Au，实施这样的处理就能够在散热基板上形成可软钎焊的膜。但是，因为整个膜的导热性优良，所以其散热性非常好。这里，虽然表示了三种Cu被覆膜的方法，但是，只要在最表面能够被覆钎料、导电膏可粘牢的材料就行。图5B是在第一金属被覆膜上粘接金属板的图，图5C是用压延法形成该凸状形状的图。如果采用这种方法，如图7所示，半导体装置的背面就不作成为凸状形状。
说明半导体装置的第三实施例
图1所示的半导体模块是把倒装型的半导体装置10安装在柔性片11上，半导体装置10的具体结构表示在图6～图8上。
图6所示的半导体装置10A是焊接垫片(相当于背面电极)21和岛状物15被配置在实质上同一平面内，这里所表示的钎料22被直接粘牢在散热基板13A或散热基板13A上的第一金属被覆膜14上。图7A所示的半导体装置10B是把金属板23经钎料22粘牢的岛状物15上，并从焊接垫片21的背面突出来。图7B的半导体装置10C将岛状物15与金属板23形成为一体，同样，背面也从焊接垫片21的背面突出来。图8A的半导体装置10D是省略了岛状物15，而半导体装置16的背面和焊接垫片21的背面实质上是一致的。图8B所示的半导体装置10E是经钎料22直接把金属板23粘牢在半导体装置16的背面，并突出金属板23的背面。最后，图8C所示的半导体装置10F直接把形成在半导体装置16的背面的导电膜24与金属板23粘接牢固，并且也从焊接垫片21的背面突出来。
下面参照图6来说明本发明的半导体装置10A。图6A是半导体装置的平面图，图6B是沿A-A的断面图。
图6中，以下的构成要素被埋入在绝缘性树脂25内，即埋入焊接垫片21…、围绕该焊接垫片21的区域内设置的岛状物15、设置在该岛状物15上的半导体元件16。因为半导体元件16倒装，所以经金属细线26把半导体元件16的焊接电极27与焊接垫片21电连接起来。
在岛状物15与半导体元件16电连接的情况下，用导电材料粘牢。在岛状物15与半导体元件16不必电连接的情况下，经绝缘性粘接装置粘牢。该绝缘性粘接装置由于成为热阻的原因，所以最好是加入填充物的热阻小的材料。这里，Au被覆在半导体元件的背面，在岛状物的表面上形成Ag，两者用软钎料28(或Ag浆)粘接牢固。
前述的焊接垫片21的背面从绝缘性树脂25露出来，原样成为外部连接电极29，焊接垫片21的侧面按照非各向异性进行刻蚀，这里，为了用湿刻蚀来形成，具有弯曲结构，用该弯曲结构来产生锚固效果。如果采用Al作为材料，就能够用各向异性刻蚀，用Cu也能够构成细微图形。当然，希望从多种刻蚀加工方法中来选择，而产生侧面锚固效果。
本结构是由半导体元件16、多个导电图形21、15、金属细线26、半导体元件与岛状物15的粘接装置28、埋入它们的绝缘性树脂25构成。
作为粘接装置28，最好是软钎料等钎料、导电膏、导电性树脂、绝缘材料构成的粘接剂、粘接性的绝缘片。
作为绝缘性树脂25，可以使用环氧树脂等热固性树脂、聚酰亚胺树脂、对聚苯硫等热塑性树脂。
如果绝缘性树脂是用金属模具固定的树脂、可浸渍涂敷被覆的树脂，就能够采用全部的树脂。作为构成焊接垫片21或岛状物15的导电图形，可以使用以Cu为主要材料的导电箔、以Al为主要材料的导电箔、或Fe-Ni合金、Al-Cu的层积体、Al-Cu-Al的层积体。当然，即使其他导电材料也可以，特别是最好采用能够进行刻蚀的导电材料、可用激光蒸发的导电材料。如果考虑半刻蚀性、电镀的形成性和热应力、耐弯曲性、导电率、导热性，最好使用以压延形成的Cu为主要材料的导电材料。
在本发明中，因为绝缘性树脂25和粘接材料28也被填充在分离沟30内，所以，能够防止导电图形的脱落。采用干刻蚀或湿刻蚀来实施非各向异性的刻蚀作为刻蚀方法，能够把焊接垫片21…的侧面作成弯曲结构而产生锚固效果。结果，能够实现导电图形15、21不会从绝缘性树脂25上脱落下来的结构。
但是，岛状物15的背面从封装的背面露出来。因此，岛状物15的背面能够与图7A的金属板23、图1的第二支持件(散热基板)13A接触或粘牢在一起，或者能够与第二支持件13A上被覆的第一金属被覆膜14接触或粘牢在一起。按照这样的结构，就能够把从半导体元件16产生的热散掉，并能够防止半导体元件16的温升，能够增大该半导体元件16的驱动电流或驱动频率。这里，表现为接触是因为即使仅仅氧化膜是在表面上生成的Al基板，软钎料等粘接装置也能够接触。
本半导体装置10A由于用封装树脂即绝缘性树脂25来支持焊接垫片21、岛状物15，所以就不要支持基板。这种构成是本发明的特征。原来的半导体装置的导电路径用支持基板(柔性片、印刷基板或陶瓷基板)来支持，并用引线框架支持着，所以，附加有本来也可以不要的构成。但是，本电路装置用必要的最小限度的构成要素来构成，并且不要支持基板，所以，既薄又轻，而且因为能够抑制材料费用，所以价格低。
封装的背面露出焊接垫片21、岛状物15，在该区域内被覆例如软钎料等钎料时，为了扩大岛状物15的面积，而润湿膜厚不同的钎料。这里，因为使该钎料的膜厚均匀，所以，在半导体装置10A的背面形成有绝缘被覆膜31。图6A所示的矩形的虚线32表示从绝缘被覆膜31露出的露出部，这里，因为露出矩形的焊接垫片21的背面，所以从绝缘被覆膜31露出与其同样大小的部分。当然形状可以选择圆形、椭圆形等各种各样的形。
这样，由于钎料润湿的部分实质上大小一样，所以形成在其上的钎料的厚度实质上就相同。这在软钎料印刷后、回流后也是一样的。可以说即使Ag、Au、Ag-Pd等导电膏也是同样的。按照这种结构，能够精确地计算下面的说明得出的金属板23的背面从焊接垫片21的背面突出哪些部分。如图6A所示，在形成软钎料珠22时，因为整个软钎料珠的下端与柔性片的导电路径能够接触，所以能够没有软钎料不良的现象。
考虑到半导体元件的散热性，岛状物15的露出部32也可以大于焊接垫片21的露出大小，也可以使岛状物15的全区域都从绝缘被覆膜31露出来。这时，能够省略绝缘被覆膜31的被覆。
设置绝缘被覆膜31就能够把第一支持件(柔性片)11上设置的导电图形33原样裸延伸到半导体装置10A的背面。一般，第一支持件(柔性片)11上设置的导电图形33迂回所述半导体装置的粘接区域而配置，但是，由于形成所述绝缘被覆膜31就能够不再迂回地配置。但是，因为绝缘性树脂25从导电图形飞出，所以与第一支持件(柔性片)11侧的布线之间能够形成间隙，而具有防止短路、容易清洗等优点。
说明半导体装置的第四实施例
图7A所示的半导体装置10B是把金属板23粘牢在图6所示的半导体装置10A上。因此，除金属板23之外与图6基本一样，下面来说明不同的部分。
标号28是粘接装置，从后述的制造方法可知，也从焊接垫片21、岛状物15露出来。金属板23背面的露出量可以由金属板的厚度简单地进行调整。例如：在钎料22熔融时，把金属板23压入粘接装置28的背面，从而能够把金属板23与岛状物15之间的软钎料厚度决定为粘接装置28的突出量。
因此，如果决定金属板23的厚度就能够计算出金属板23的背面从外部连接电极29A的背面(或软钎料料珠40的最下端)突出多少。
因此，如图1A所示，散热基板13A的表面处于比第一支持件(柔性片)11的安装面更下方的情况下，正确计算出所述突出量就能够使金属板23的背面与散热基板13接触。
说明半导体装置的第五实施例
接着来说明图7B。该半导体装置10C将岛状物15与金属板23形成为一体，后面用图21～图23来说明该制造方法。
因为岛状物15与金属板23可以用同一导电箔刻蚀加工形成，所以，如图7A所示，就完全不必贴合金属板23。这也能够用控制刻蚀量来精确地控制金属板23的背面从焊接垫片21的背面(或软钎料料珠40的下端)突出多少。因此，如图7A所示，在散热基板13A的表面被形成在第一支持基板(柔性片)11的安装面更下方的情况下，正确计算并形成所述突出量就能够使金属板23的背面与散热基板13相接触。
说明半导体装置的第六实施例
图8A所示的半导体装置10D是省略了图6、图7所示的岛状物15。在图17的工序中，如果也把成为岛状物15的区域去除掉，半导体元件16的背面就从绝缘性树脂25露出来，实质上就成为半导体元件16的背面与焊接垫片21的背面处于同一平面的位置上的结构。
这种情况下，能够把半导体元件16的表面配置在比图6、图7所示的半导体元件16的表面更下方。因此，能够使金属细线26的最顶部定位于下方，从而使绝缘性树脂25的厚度薄，并能够使整体尺寸也薄。
除了该特征之外，实质上与图6相同，所以省略了其余的说明。
说明半导体装置的第七实施例
图8B所示的半导体装置10E是在图8A的半导体装置中装配了金属板23。与图7A一样，装配金属板23的理由是使金属板23的背面也从焊接垫片21的背面突出来。与半导体装置10E接触的散热基板13A被配置在比焊接垫片21(或软钎料料珠40的下端)更下方的情况下，散热基板13A就能够经该突出部即金属板23接触。
说明半导体装置的第八实施例
图8C所示的半导体装置10F是在图21的制造方法中也刻蚀构成岛状物15的部分，使半导体元件16的背面与分离沟接触并粘接，在图22的工序中，处于半导体元件16的背面的导电箔70能够在背面侧突出形成。与半导体装置10F接触的散热基板13A被配置在比焊接垫片21(或软钎料珠40的下端)更下方的情况下，就能够经该突出部即金属板23与散热基板13A接触。
如图1所示，内装了图6～图8说明了的半导体元件的倒装型半导体装置电连接到第一支持板(柔性片)11的导电图形23的同时，将半导体装置的岛状物粘牢到形成在第二支持件13A上面的第一金属被覆膜14上。形成在半导体装置背面的金属板23被粘牢到形成在第二支持件13A上面的第一金属被覆膜14上。特别是第一金属被覆膜14是以Cu为主要材料的被覆膜、以Au为主要材料的被覆膜或以Ag为主要材料的被覆膜，所以，在图6、图8A中由软钎料等钎料构成的珠22能够与第一金属被覆膜14粘牢，在图7A、图7B、图8B、图8C中，金属板23能够经钎料、导电膏与第一金属被覆膜14粘牢。
在表面形成氧化膜的Al基板作为散热基板的情况下，使所述的珠熔化也可以使之接触。
结果，由于半导体元件16的背面能够良好地热接合到散热基板13，所以，能够把从半导体元件产生的热从散热基板13向构成电子机器的金属部件散出，从而能够进一步提高半导体元件的驱动能力。
另外，详述本发明的特征。柔性片11用聚酰亚胺等绝缘材料构成的片来夹层导电图形，这样来采用多层结构。这里，为说明方便起见，用一层布线的柔性片来说明，但是垫片电极PD露出来，在垫片电PD的内侧设置两个开口部，以使散热基板13A露出来。
图1的柔性片11主要由第一绝缘片P1、导电图形33和第二绝缘片P2构成。第一绝缘片P1经粘接剂贴合在导电图形上，并起支持板的作用，第二绝缘片P2被用作该导电图形33的保护膜。在导电图形33与第二绝缘片P2之间也设置粘接剂。在第二绝缘片P2上形成露出垫片电极PD那样的第一开口部OP。为了使散热基板13的表面露出来，在第一绝缘片P1上形成第二开口部13。为了使垫片电极PD露出来，必须把第一开口部OP开口大于第二开口部13。第二开口部13的大小要使岛状物15能够露出来，或使金属板23能露出来。
本发明的特征在于在第一开口部OP上形成能够接触半导体装置背面特别是绝缘性树脂25的接触区域CT，同时把至少一个侧边L配置在半导体装置10的配置区域的更外侧。
该部分的放大图表示在图2上。图2A是平面图，图2B是A-A线的断面图，图2C是B-B线的断面图。
该结构确保半导体装置10的软钎料珠22的厚度，增强粘接强度的同时，能够进行半导体装置10的背面的清洗。
首先，为了使粘接剂AH与第二绝缘片P2具有总厚度40～60μm，发明人使绝缘性树脂25的背面接触第一绝缘片P1，并确保软钎料22的厚度。但是，因为半导体装置10背面的整个周围与第一绝缘片P1接触，所以，不可能进行半导体装置10背面的清洗。
因此，如图2A、图2C所示，把除接触区域CT之外的第一开口部OP定位于比半导体装置10的配置区域更外侧，从而能够从箭头所示的部分浸透清洗液。该结构能够防止软钎料劣化、断线，所以，即使充填填充材料时也是很合适的结构。
例如，经软钎料珠22连接背面电极PE和垫片电极PD之后，焊剂等不纯物产生在半导体装置10与柔性片之间，但是能够经箭头所示的开口部进行清洗。可是，因为也能够注入填充材料所以，能够提高焊料22的粘接强度、可靠性。
图3表示接触区域CT的变形例，图2中，在第一开口部OP的角部形成向内侧画半径的接触区域CT，但是在图3中，从第一开口部OP的四个侧边设置与绝缘性树脂25的背面接触出来的突出部CT。
图4也表示接触区域CT的变形例，这里，在半导体装置10的背面配置衬垫SP作为接触装置，这能够用各种各样的方法来形成。
首先，如图4A所示，可以把衬垫粘贴在柔性片侧或半导体装置的背面。这里，把第一绝缘片P1剩余为岛状来作成为衬垫SP。图4C、图4D是形成PE背面电极PE时一起作成的。从背面电极PE突出来就能够起到衬垫的作用。图4C是衬垫接触形成在柔性片上的垫片电极PD的情况，图4D是接触在开口部的底面即第一绝缘片P1或其上的绝缘性粘接材料的上面的情况。
虽然可以说在整个半导体模块上，但是接触区域CT或衬垫也可以至少有3点。
接着，图9上表示与图1所示的半导体模块稍有不同的半导体模块。如图10～图12所示，这使用倒装型半导体元件16。除该倒装型半导体元件16之外，几乎一样，所以仅作简单的说明。作为第二散热基板13A采用的散热基板与第二实施例一样，省略其说明。
图9中，倒装半导体元件16，背面电极PE和半导体元件16的焊接电极27经软钎料等钎料或补片电极连接起来，所以与采用图6的金属细线26的结构比较，能够使封装的厚度很薄。对于图6的半导体元件16的背面与岛状物热结合起来的情况，由此说明的半导体元件16用绝缘性粘接装置50粘牢，所以，热阻方面差。但是，该热阻能够通过把填料混入绝缘性粘接装置50内的方法来降低，而且，其优点是通路短，能够把焊接电极27和背面电极21的阻抗设定得倒装式低。
说明半导体装置的第九实施例
首先参照图10来说明本发明的半导体装置，图10A是半导体装置的平面图，图10B是A-A线的断面图。
图10中，以下的构成要素被埋入在绝缘性树脂25内，即埋入背面电极21…、围绕该背面电极21的区域内设置的散热用电极15A、设置在该散热用电极15A上的半导体元件16。散热用电极15A相当于图6的岛状物15。因为倒装式安装半导体元件16，所以，经绝缘性粘接装置50与所述散热用电极15A粘牢，考虑到粘接性，把它一分为四，标号29表示该四分割形成的分离沟。标号30是形成在背面电极21与散热用电极15A之间的分离沟。也可以不分割为多个的散热用电极15A，像图6那样形成为一体。
半导体元件16与散热用电极15A的间隙窄而绝缘性粘接装置50难以浸入的情况下，也可以像51那样，在散热用电极15A表面形成比所述分离沟29、30更浅的沟。
把半导体元件16的焊接电极27与背面电极21经软钎料等钎料电连接起来，也可以使用Au等的柱状补片来代替软钎料。例如：也可以在半导体元件16的焊接电极27上附以补片，并用超声波或压接的方式进行连接。在压接的补片的周围设置软钎料、导电膏、各向异性导电粒子，也可以进一步降低连接电阻，并能够提高粘接强度。
背面电极21的背面从绝缘性树脂25露出来，原样成为外部连接电极29A，背面电极21…的侧面按照各向异性进行刻蚀，这里具有湿刻蚀形成的弯曲结构，用该弯曲结构就能够产生锚固效果。
在半导体元件16的配置区域内、散热用的电极15A上面、背面电极21的上面和其间形成所述绝缘性粘接装置50，特别是在刻蚀形成的分离沟29内设置所述绝缘性粘接装置50，绝缘性粘接装置的背面从半导体装置10G的背面露出来。这些都用绝缘性树脂25密封起来，绝缘性树脂25、绝缘性粘接装置50支持着所述背面电极21…、散热用电极15A、半导体元件16。
作为绝缘性粘接装置50最好是由绝缘性材料构成的粘接剂或浸透性高的填充材料。在粘接剂的情况下，可以预先涂敷在半导体元件16的表面，在连接用Au补片代替软钎料52的背面电极21时再压接固牢。在用填充材料的情况下，可以在连接软钎料52(或补片)与背面电极1之后，向其间浸透。绝缘性树脂、导电图形与前面的实施例一样，所以省略了说明。
即使在本发明中，与前面的实施例一样，因为绝缘性树脂25和绝缘性粘接装置50也填充在所述的分离沟29内，所以，能够防止导电图形的脱落。把导电图形的侧面作成为弯曲结构，能够产生锚固效果，结果，能够实现背面电极21、散热用电极15A从绝缘性树脂25中不脱落的结构。
散热用电极15A的背面从封装的背面露出来。因此，散热用电极15A的背面能够经软钎料或导电膏与第二支持件13A或第二支持件13A上的第一金属被覆膜14粘牢在一起。按照这样的结构，就能够把从半导体元件16产生的热散掉，并能够防止半导体元件16的温升，能够增大该半导体元件16的驱动电流或驱动频率。
本半导体装置10G与前述的实施例一样，因为不要支持基板，所以既薄又轻，从而能够安装到硬盘的臂上或悬臂上。
从绝缘被覆膜31露出来的露出部32与垫片21的背面实质上同一设定，所以所形成的钎料的厚度就实质上一样。
说明半导体装置10H的第十实施例
图11A表示半导体装置10H的断面图。切断的方向是对应于图10的A-A线的部分。半导体装置10H是在图10的结构装配金属板23，这里，仅说明不同的部分。
标号50是绝缘性粘接装置，又后述的制造方法可知，也从背面电极21、散热用电极15A露出来。因此，在有必要高精度地控制金属板23的突出量的情况下，在熔融钎料22时金属板23被压入绝缘性粘接装置50的凸部，从而能够把散热用电极15A与金属板23之间的软钎料厚度保持一定。
因此，如果决定了金属板23的厚度，就能够计算出金属板23的背面从背面电极21的背面(或软钎料珠40的下端)突出多少。
这样，如图9所示，在散热基板13A的表面形成在第一支持基板的安装面更下方的情况下，正确计算所述下方配置量就能够使金属板23的背面与散热基板13A接触或粘牢。
说明半导体装置10I的第十一实施例
接着来说明图11B。该半导体装置10I是散热用电极15A与金属板23形成为一体，后面用图21～图23来说明该制造方法。
因为散热用电极15A与金属板23可以用同一导电箔刻蚀加工形成，所以，如图11A所示，就完全不必贴合金属板23。这也能够用控制刻蚀量来精确地控制金属板23的背面从背面电极21的背面(或软钎料珠40的下端)突出多少。因此，与图7A一样，将散热基板13A的表面形成在比第一支持基板11的安装面更下方的情况下，正确计算并形成所述突出量就能够使金属板23的背面与散热基板13A相接触或粘牢。
接着对图12所示的三个半导体装置增加若干说明。这三个半导体装置10J～10L与图11所示的半导体装置实质是同样的，不同点在于散热用电极15A的表面被配置在比背面电极21的表面更上方。因此，使焊接电极27与垫片21之间具有规定的间隔。
说明半导体装置10J的第十二实施例
图12A的半导体装置10J与图10实质上一样，不同点在于散热用电极15A的表面被配置在比背面电极21的表面更上方。这里仅附加说明该不同点。
本发明的特征在于，使散热用的电极15A的表面比背面电极21的表面更突出。
作为连接背面电极21与焊接电极27的手段，考虑采用Au补片或软钎料珠。Au补片至少形成一段Au块，其厚度一段为40μm，二段为70～80μm。一般，如图10B所示，散热用电极15A的表面与背面电极21的表面的高度一致，所以半导体元件16与散热用电极15A的间隙d由补片的厚度来决定。因此，在图10B的情况下，不能使该间隙d窄，不会降低因该间隙产生的热阻。但是，如图12A所示，如果散热用电极15A的表面从背面电极21的表面实质上突出补片的厚度，就能够使该间隙d不限制地变狭，从而能够降低半导体元件16与散热用电极15A的热阻。
软钎料补片、软钎料珠的厚度为50～70μm，同样的考虑，能够把间隙作窄。但是，软钎料等的钎料与背面电极21的湿润性良好，所以，熔融时能够扩展到背面电极21的整个区域，其厚度就能够薄。大多数，焊接电极27和背面电极21的间隙要由散热用电极15A的突出量来决定，所以，钎料的厚度由该突出量来件的，能够防止前述的焊料的流动。因此，把钎料的厚度取厚一点，就能够分散加到钎料上的应力，并能够抑制由热循环引起的劣化。调整该突出量就能够使清洗液浸入到该间隙内。
图10中，为了防止软钎料的流动，形成流动防止膜DM，来控制软钎料的厚度。另一方面，在图12中，因为能够防止软钎料的流动，所以，就省略了。但是，也可以设置流动防止膜DM。
该散热用电极15A的突出结构也应用于以下所述的半导体装置10K～10L。
说明半导体装置10K的第十三实施例
图12B所示的半导体装置10K是在图12A的半导体装置10J中装配了金属板23。与图7A、图11A完全一样，使金属板23的背面也从外部连接电极30的背面(或软钎料珠40的下端)向下方突出来。这样就能够与图9所示的散热基板13A接触。详细情况可参照图7A、图11A的说明。
说明半导体装置10L的第十四实施例
图12C所示的半导体装置10L将在图12B的半导体装置10K中设置的散热用电极15A与金属板23作成为一体。与图7A、图11A完全一样，使金属板23的背面也从外部连接电极30的背面(或软钎料珠40的下端)向下方突出来。这样就能够与图9所示的散热基板13A接触。详细情况可参照图7A、图11A的说明。
说明半导体模块的第十五实施例
接着用图13来说明作为半导体装置采用引线框架的半导体模块。除半导体装置以外，都与图1、图9一样，所以这里仅说明其不同点。
这里所采用的半导体装置是图14、图15所示的半导体装置10M～10N。
在岛状物60的周围配置引线61，岛状物60和引线61由称之为吊片引线、拉杆的支持引线支撑的引线框架构成，安装半导体元件并焊线后，用转移模制封装起来，此后，切断所述支持引线，制作完成。用箭头表示的部分是切断引线61的部位。
图14的半导体装置10M是把岛状物60的背面与引线61的背面配置为实质上处于同一平面上，至少岛状物60的背面从封装内露出来。把柔性片11上的垫片电极PD与引线61连接起来，再经第二开口部13把岛状物60的背面与散热基板13A或岛状物60的背面与散热基板13A上的第一金属被覆膜14粘牢在一起。作为粘接材料最好是软钎料等钎料、导电膏等。
也可以使半导体装置10的岛状物直接接触在不形成第一金属被覆膜14的散热基板13A上。
另一方面，图15所示的半导体装置10N是把金属板23粘牢在岛状物60上，金属板23的背面从引线61的背面突出来。因此，在把第一金属被覆膜14配置在导电图形33的形成的下端的情况下，使金属板23的背面突出配置在其下方的长度，容易把金属板23与第一金属被覆膜14粘牢或接触好。
也可以使所述半导体装置10的岛状物直接接触在不形成第一金属被覆膜14的散热基板13A上。岛状物60和金属板23也可以形成为一体。
说明半导体装置的制造方法的第十六实施例
本制造方法若干工序区别于或是正装半导体元件，或是倒装半导体元件，但是实质上几乎是相同的。
这里使用图6的半导体装置10A来说明其制造方法。
首先，如图116那样准备导电箔70，厚度最好为10μm～300μm，这里，采用70μm的压延铜箔。接下来，在该导电箔70的表面形成导电被覆膜71或光保护膜作为抗刻蚀掩膜。该图形与图6A的焊接垫片21…、岛状物15是一样的图形。在采用光保护膜代替导电被覆膜71的情况下，在光保护膜的下层至少对应于焊接垫片的部分上形成Au、Ag、Pd或Ni等的导电被覆膜。这是为了能够焊接而设置的被覆膜(以上参照图16)。
然后，经所述导电被覆膜71或光保护膜半刻蚀导电箔70。刻蚀深度可以比导电箔70的厚度浅。刻蚀深度越浅就越能够形成细微的图形。
进行半刻蚀就能够使焊接垫片21、岛状物15在导电箔70的表面上出现凸状。如上所述，这里，导电箔70采用以压延形成的Cu为主要材料的Cu箔。但是也可以是由Al构成的导电箔、由Fe-Ni合金构成的导电箔、Cu-Al层积体、Al-Cu-Al层积体。特别是Al-Cu-Al能够防止由热膨胀系数的差产生的弯曲。
如图12所示，在使散热用电极朝上突出的情况下，最初半刻蚀对应于散热用电极的部分，接着用光保护膜覆盖散热用电极，再次半刻蚀对应于焊接垫片。(以上参照图17)
把导电性的粘接装置28或绝缘性粘接装置设置在对应于岛状物15的部分，并把半导体元件16粘牢，把半导体元件16的焊接电极27与焊接垫片21电连接起来。在图面上，由于半导体元件16被正装，所以，作为连接手段采用金属细线26。在倒装的情况下，采用软钎料珠或补片。(以上参照图18)
而且，为了覆盖半刻蚀形成的焊接垫片27、半导体元件16和金属细线26而形成绝缘性树脂25。作为绝缘性树脂也可以是热塑性、热固性的任一种。
在本实施例中，绝缘性树脂的厚度被调整为从金属细线26的顶部向上约100μm，以便于覆盖。考虑到半导体装置的强度，该厚度可厚可薄。
在注入树脂时，因为焊接垫片21、岛状物15与片状导电箔70成为一体，所以无导电箔40的偏移的限制、也完全不存在这些铜箔图形的位置偏移。而且，完全不会发生树脂溢料。
以上，是把作为凸部形成的焊接垫片21、岛状物15和半导体元件16埋入到绝缘性树脂25之内，并且凸部的下方的导电箔70从背面露出来。(以上参照图19)
然后除去露出于所述绝缘性树脂25的背面的导电箔70，把焊接垫片21、岛状物15各个分离开。
考虑到各种各样的方法，这里的分离工序也可以是刻蚀背面进行去除分离，也可以通过研磨或磨削进行削去分离。也可以两者同时采用。
构成为半导体装置10A的一个单元多个单元形成一体的情况下，在该分离工序之后，追加切片工序。
这里，采用切片装置各自分离开，但是即使巧克力切断、榨制或切断也都可以。
这里，在把Cu图形分离之后，在露出于被分离的背面的焊接垫片21、岛状物15上形成绝缘被覆膜31，为了使图6A的虚线所示的部分露出来，把绝缘被覆膜31形成图形。此后，沿箭头表示的部分切割出被切片的半导体装置10A。
也可以在切片之前或切片之后形成软钎料22。
按照以上的制造方法，能够实现把焊接垫片、岛状物埋入绝缘性树脂的轻薄短小的封装。
接着，用图21～图23来说明金属板23与岛状物15构成为一体的半导体装置的制造方法。因为到图19为止都是同样的制造方法，所以，省略了至此为止的说明。
图19表示在导电箔70上被覆了绝缘性树脂25的状态，在对应于岛状物15的部分上被覆光保护膜PR。如图22所示，如果经该光保护膜PR刻蚀导电箔70，就能够构成岛状物15从焊接垫片21的背面突出来的结构。代替光保护膜PR，有选择地形成Ag、Au等导电被覆膜，也可以把它作为掩膜，该被覆膜也可以作为氧化防止膜来用。
如图23所示，把焊接垫片21、岛状物15完全分离之后，被覆绝缘被覆膜31，并使配置钎料22的部分露出来。粘牢钎料22之后，在箭头所示的部分进行切片。
如图1所示，这里被分离出来的半导体装置被安装在第一支持件11上，如前面已经描述的那样，因为岛状物15突出来，所以也能够与第一金属被覆膜14简单地经软钎料等接合起来。
在全部实施例说明了的半导体装置中，岛状物15(或散热用电极)的尺寸小，使一体形成的布线从焊接垫片21(或垫片)延伸到半导体元件16的背面，也可以在那里设置新的外部连接电极。该图形出于与使用BGA等的再布线同样的考虑。具有能够用该再布线缓和各连接部的应力的优点。因为在半导体元件的背面设置布线或外部连接电极，所以粘接装置50必须是绝缘材料，再布线的背面被绝缘被覆膜31所覆盖。
说明半导体模块的第十七实施例
以上，全部模块都是形成第二开口部13来使散热基板露出来，但是，如图24所示，能够牺牲散热性来应用不形成第二开口部13的模块。在第一绝缘片P1上形成台面，也可以使半导体装置10的岛状物15或金属板接触该台面或粘牢在该台面上。这里的半导体装置能够采用至此所描述的全部半导体装置，也可以使散热基板13贴合在背面或省略该散热基板13。
从以上的说明可知，按照本发明的散热基板是在以Al为主要成分的散热基板上形成以Cu、Ag或Au为主要材料的第一金属被覆膜，从而具有散热性优良的特征。
以Al为主要材料的散热基板由于氧化膜的生长少，所以很少产生颗粒，被安装在内部的电子机器的误动作也少。而且，在Al的表面上能够形成以Cu、Ag或Au为主要材料的第一金属被覆膜，所以能够使在半导体装置的背面露出来的金属体(例如：岛状物或散热用电极)经导电性粘接材料热结合。因此，能够用作颗粒少而导热性好的散热基板。
能够用电镀来形成所述第一金属被覆膜，并能够实现热阻小的散热基板。
把金属板粘牢在封装的背面露出来的金属体上，并提供从垫片的背面突出金属板的半导体装置，从而具有容易向FCA的安装的优点。
在FCA上设置开口部，并使该FCA的背面与所述半导体装置的散热用电极成为同一平面位置上，从而具有容易与第二支持件接触的特征。
使用Al作为第二支持件并在其上形成由Cu构成的第一金属被覆膜，散热用电极或金属板粘牢在该金属被覆膜上，从而能够使半导体元件产生的热经第二支持件散放到外部去。
另外，由于使半导体装置的背面接触接触区域，确保焊料厚度的同时，把第一开口部的一部分从半导体装置的配置区域朝外配置，所以，就能够进行设置在半导体装置的背面的间隙的清洗。也能够进行填充材料的填充，并提高软钎料珠的连接处的可靠性。
因此，能够防止半导体元件的温升，而达到接近原来能力的性能。特别是因为能够有效地把热散发到外部，所以安装在硬盘中的FCA能够提高硬盘的读写速度。

Claims (21)

1.一种半导体模块，具有半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，与所述半导体元件电连接的背面电极露出在其背面；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极，所述第二绝缘片被覆所述导电图形；
所述第二绝缘片上设置使垫片电极露出并比半导体装置的背面还大的开口部，在所述开口部设置与所述绝缘性树脂的背面的至少3个地方接触的接触区域。
2.根据权利要求1的半导体模块，其特征在于所述接触区域由所述第二绝缘片构。
3.根据权利要求2的半导体模块，其特征在于所述接触区域与所述第二绝缘片形成一体。
4.根据权利要求1的半导体模块，其特征在于所述接触区域由与所述第二绝缘片不同的材料构成。
5.一种半导体模块，具有半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，在其背面露出与所述半导体元件电连接的背面电极的与所述绝缘树脂的背面同平面位置或从背面凹进露出来，设置在所述半导体元件的下面的岛状物在与所述绝缘树脂的背面同平面位置上露出来或从背面凹进露出来；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极，所述第二绝缘片被覆所述导电图形；
在第二绝缘片上设置使所述垫片电极露出并比半导体装置的背面还大的第一开口部，在所述第一绝缘片上设置从所述第一绝缘片的背面露出所述岛状物的第二开口部，在所述第一开口部和所述第二开口部之间设置与所述绝缘性树脂的背面的至少3个地方接触的接触区域。
6.根据权利要求5的半导体模块，其特征在于所述接触区域由所述第二绝缘片构成。
7.根据权利要求6的半导体模块，其特征在于所述接触区域与所述第二绝缘片形成一体。
8.根据权利要求5的半导体模块，其特征在于所述接触区域由与所述第二绝缘片不同的材料构成。
9.根据权利要求5至权利要求8的任一项的半导体模块，其特征在于所述散热基板贴合在所述第一绝缘片的背面，以便塞住所述第二开口部；所述散热基板与所述岛状物热结合。
10.根据权利要求9的半导体模块，其特征在于在所述散热基板的第一面上，在最上层形成以Cu、Ag或Au为主要材料的由电镀形成的第一金属被覆膜，所述第一金属被覆膜与所述岛状物用钎料、导电膏或导热性良好的粘接材料粘接(或接触)。
11.根据权利要求9的半导体模块，其特征在于所述散热基板的第一面与所述岛状物用钎料、导电膏或导热性良好的粘接材料粘接(或接触)。
12.根据权利要求5至权利要求8的任一项的半导体模块，其特征在于所述散热基板贴合在所述第一绝缘片的背面，以便塞住所述第二开口部；所述散热基板与所述岛状物之间粘接有以Cu为主要成分的金属板。
13.根据权利要求12的半导体模块，其特征在于所述岛状物与所述金属板用同样的材料形成。
14.根据权利要求12的半导体模块，其特征在于所述散热基板与所述金属板用同样的材料形成一体。
15.一种半导体模块具有半导体装置和柔性片；所述半导体装置的半导体元件被面朝上或面朝下与绝缘性树脂封装为一体，在其背面露出与所述半导体元件的焊接电极电连接的背面电极的与所述绝缘树脂的背面同平面位置或从背面凹进露出来，设置在所述半导体元件的下面的岛状物在与所述绝缘树脂的背面同平面位置上露出来或从背面凹进露出来；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极，所述第二绝缘片被覆所述导电图形；
所述第二绝缘片上设置有使所述垫片电极露出来并比所述半导体装置的背面大的第一开口部，在所述第一绝缘片背面设置有使贴合在对应于所述岛状物的区域上的散热基板露出来的第二开口部；
在所述第一开口部和所述第二开口部之间设置与所述绝缘性树脂的背面的至少3个地方接触的接触区域，所述接触区域与所述绝缘性树脂的背面接触，所述岛状物与所述散热基板热结合。
16.根据权利要求15的半导体模块，其特征在于所述背面电极的侧面和从所述背面电极的侧面延伸出来的绝缘性树脂的背面呈同一曲面。
17.根据权利要求15或权利要求16的半导体模块，其特征在于所述半导体元件采用作为硬盘的读写放大用IC。
18.一种半导体模块的制造方法，准备半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，在其背面露出与所述半导体元件电连接的背面电极与设置在半导体元件的下方的岛状物；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极和与所述岛状物粘牢的岛状电极，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极和所述岛状电极露出来并比所述半导体装置的背面大的开口部；
把所述垫片电极与所述背面电极电连接的同时，经设置在所述半导体装置的下方的衬垫安装所述半导体装置；
经从所述半导体装置的周围露出来的所述开口部清洗由所述衬垫形成的间隙。
19.一种半导体模块的制造方法，准备半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，与所述半导体元件电连接的背面电极露出在其背面；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片被设置在所述导电图形的端部，并支持与所述背面电极电连接的垫片电极，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极露出来并比所述半导体装置的背面大的开口部；
把所述垫片电极与所述背面电极电连接的同时，经与所述第一绝缘片一体设置的接触区域在背面设置间隙并安装所述半导体装置；
经从所述半导体装置的周围露出来的所述开口部清洗所述半导体装置的背面的间隙。
20.一种半导体模块的制造方法，准备半导体装置和柔性片；所述半导体装置的半导体元件用绝缘性树脂封装为一体，设置在半导体元件的下方的岛状物和与所述半导体元件电连接的背面电极露出来；所述柔性片至少具有多个导电图形、第一绝缘片和第二绝缘片；所述第一绝缘片露出贴合在背面的散热基板，所述第二绝缘片被覆所述导电图形；所述第二绝缘片上设置有使所述垫片电极和所述散热基板露出来并比所述半导体装置的背面大的开口部；
把所述垫片电极与所述背面电极电连接的同时，热结合所述岛状物与所述散热基板，经所述绝缘性树脂背面的至少3个地方设置的接触区域在背面设置间隙并安装所述半导体装置；
经从所述半导体装置的周围露出来的所述开口部清洗所述半导体装置的背面。
21.根据权利要求18至权利要求20的半导体模块的制造方法，其特征在于所述的清洗之后，在半导体装置的背面填充不满处。
CNB01116882XA 2000-10-26 2001-02-10 半导体模块及其制造方法 Expired - Fee Related CN100409434C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP326841/00 2000-10-26
JP2000326841A JP3653460B2 (ja) 2000-10-26 2000-10-26 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1351376A true CN1351376A (zh) 2002-05-29
CN100409434C CN100409434C (zh) 2008-08-06

Family

ID=18803964

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01116882XA Expired - Fee Related CN100409434C (zh) 2000-10-26 2001-02-10 半导体模块及其制造方法

Country Status (6)

Country Link
US (1) US6812410B2 (zh)
EP (1) EP1202349A3 (zh)
JP (1) JP3653460B2 (zh)
KR (1) KR100398858B1 (zh)
CN (1) CN100409434C (zh)
TW (1) TW507478B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299543C (zh) * 2004-02-26 2007-02-07 友达光电股份有限公司 软性电路板
CN101548588B (zh) * 2006-07-18 2011-09-07 欧陆汽车有限责任公司 用于生产柔性导体载体的方法以及带有该柔性导体载体的组件
US8390115B2 (en) 2008-04-03 2013-03-05 Sharp Kabushiki Kaisha Wiring board and semiconductor device using the wiring board
CN112188765A (zh) * 2020-10-12 2021-01-05 深圳市格仕乐科技有限公司 5g机箱底座生产成型工艺

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004030837A (ja) * 2002-06-27 2004-01-29 Toshiba Corp 記憶装置および電子機器
JP2004134648A (ja) 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
DE10315438A1 (de) * 2003-04-03 2004-10-14 Conti Temic Microelectronic Gmbh Anordnung von elektrischen und/oder mechanischen Komponenten auf einer großen, flexiblen Folienleiterfläche
US7381904B1 (en) * 2003-11-26 2008-06-03 Western Digital Technologies, Inc. Disk drive printed circuit board with component-dedicated alignment line indicators including inner and outer line segments
JP4060810B2 (ja) * 2004-02-27 2008-03-12 富士通株式会社 記録ディスク駆動装置並びにフレキシブルプリント基板ユニットおよびフレキシブルプリント基板
WO2007013664A1 (en) * 2005-07-27 2007-02-01 Showa Denko K.K. Light-emitting diode light source
JP5445562B2 (ja) * 2005-08-18 2014-03-19 ダイキン工業株式会社 モジュール
US20070138240A1 (en) * 2005-12-15 2007-06-21 Aleksandra Djordjevic Method for forming leadframe assemblies
DE102006059127A1 (de) * 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
US7480364B2 (en) * 2006-11-03 2009-01-20 General Electric Company High voltage tank assembly for radiation generator
JP2009105327A (ja) * 2007-10-25 2009-05-14 Toyota Motor Corp 放熱板付き半導体装置、及びその製造方法
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
GB2461548B (en) 2008-07-02 2010-10-13 Thales Holdings Uk Plc Printed circuit board assembly
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP5027778B2 (ja) * 2008-10-31 2012-09-19 日東電工株式会社 回路付サスペンション基板
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP2012079914A (ja) * 2010-10-01 2012-04-19 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
JP5127946B2 (ja) * 2011-03-31 2013-01-23 株式会社東芝 電子機器、電子部品、および基板アセンブリの製造方法
JP5971133B2 (ja) * 2013-01-25 2016-08-17 株式会社デンソー 回路基板
US9460757B2 (en) 2013-11-04 2016-10-04 HGST Netherlands B.V. Flexible cable assembly having reduced-tolerance electrical connection pads
JP6405810B2 (ja) * 2014-09-08 2018-10-17 日本電気株式会社 モジュール部品製造方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312889A (ja) * 1988-06-10 1989-12-18 Hitachi Ltd 電子回路の実装構造
US5369551A (en) * 1993-11-08 1994-11-29 Sawtek, Inc. Surface mount stress relief interface system and method
US5647123A (en) * 1995-10-16 1997-07-15 Motorola, Inc. Method for improving distribution of underfill between a flip chip die and a circuit board
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
JPH1187860A (ja) * 1997-09-03 1999-03-30 Canon Inc フレキシブルプリント基板
JPH11145339A (ja) * 1997-11-04 1999-05-28 Seiko Epson Corp 半導体装置および実装基板
DE19806801C2 (de) * 1998-02-18 2001-06-21 Siemens Ag Elektrische Schaltunganordnung
KR100510387B1 (ko) * 1998-07-01 2005-08-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3986199B2 (ja) * 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
DE29919245U1 (de) * 1999-11-02 2000-03-30 Via Tech Inc Kugelgitteranordnung-IC-Packungsrahmen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299543C (zh) * 2004-02-26 2007-02-07 友达光电股份有限公司 软性电路板
CN101548588B (zh) * 2006-07-18 2011-09-07 欧陆汽车有限责任公司 用于生产柔性导体载体的方法以及带有该柔性导体载体的组件
US8390115B2 (en) 2008-04-03 2013-03-05 Sharp Kabushiki Kaisha Wiring board and semiconductor device using the wiring board
CN112188765A (zh) * 2020-10-12 2021-01-05 深圳市格仕乐科技有限公司 5g机箱底座生产成型工艺

Also Published As

Publication number Publication date
CN100409434C (zh) 2008-08-06
US20020050397A1 (en) 2002-05-02
KR100398858B1 (ko) 2003-09-19
EP1202349A3 (en) 2005-03-16
US6812410B2 (en) 2004-11-02
JP2002134555A (ja) 2002-05-10
KR20020032274A (ko) 2002-05-03
TW507478B (en) 2002-10-21
EP1202349A2 (en) 2002-05-02
JP3653460B2 (ja) 2005-05-25

Similar Documents

Publication Publication Date Title
CN1351376A (zh) 半导体模块及其制造方法
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1246901C (zh) 电路装置及其制造方法
CN1222995C (zh) 混合集成电路装置
CN1244139C (zh) 半导体器件和半导体组件
CN1180477C (zh) 半导体器件和半导体组件
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN1169215C (zh) 半导体器件及其制造方法
CN1173400C (zh) 板状体和半导体器件的制造方法
CN1203543C (zh) 半导体器件和半导体模块
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1237610C (zh) 板状体及半导体装置的制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1832163A (zh) 摄像模块及其制造方法
CN1764344A (zh) 布线电路板
CN1218390C (zh) 半导体装置和半导体模块
CN1184684C (zh) 半导体装置和半导体模块
CN1348215A (zh) 散热基板及半导体模块
CN1479567A (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1698198A (zh) 半导体器件及其制造方法
CN1245854C (zh) 安装底板及其制造方法以及电子电路元件的安装方法
CN1288591A (zh) 半导体装置和制造方法及其安装构造和安装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20130210