CN1260814C - 导线框、使用该导线框的半导体装置及其制造方法 - Google Patents

导线框、使用该导线框的半导体装置及其制造方法 Download PDF

Info

Publication number
CN1260814C
CN1260814C CNB011349158A CN01134915A CN1260814C CN 1260814 C CN1260814 C CN 1260814C CN B011349158 A CNB011349158 A CN B011349158A CN 01134915 A CN01134915 A CN 01134915A CN 1260814 C CN1260814 C CN 1260814C
Authority
CN
China
Prior art keywords
face
inside conductor
die pad
protuberance
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011349158A
Other languages
English (en)
Other versions
CN1369911A (zh
Inventor
南尾匡纪
川合文彦
大广雅彦
古市正德
佐藤圭则
小贺彰
福田敏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 12 LLC
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001037484A external-priority patent/JP3500361B2/ja
Priority claimed from JP2001037496A external-priority patent/JP3500362B2/ja
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1369911A publication Critical patent/CN1369911A/zh
Application granted granted Critical
Publication of CN1260814C publication Critical patent/CN1260814C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种导线框10，包括：框架部11；配置在框架部11与内侧内导线部14A之间，并在从框架部11延伸到内侧的同时，还在冲模垫部13的下面具有凸部14a的多个外侧内导线部14B。通过切断去掉冲模垫部13和内侧内导线部14A的支撑部分，使内侧内导线部14A与冲模垫部13绝缘。利用作为导线保持材料的粘附性胶带材料20来保持框架部11、多个内侧内导线部14A以及外侧内导线部14B的底面。从单层金属板就能比较容易地得到小型的、具有多行凸台结构的、特别是具有3行以上凸台的导线框。

Description

导线框、使用该导线框的半导体装置及其制造方法
技术领域
本发明涉及一种具有在封装底面上呈阵列状设置的露出的外部端子即多个凸台的凸台栅格阵列(land grid array：LGA)用的导线框、使用该导线框的树脂密封型半导体装置、以及它们的制造方法。
背景技术
近年来，为了适应电子仪器的小型化和高功能化，要求半导体零部件进行高密度安装的呼声日益强烈。伴随着这一趋势，利用模压树脂材料把半导体芯片和导线密封为一体的树脂密封型半导体装置的小型化和薄型化迅速发展，在追求小型化和薄型化的同时，更希望多管脚化。
下面，参照附图说明在现有的树脂密封型半导体装置中使用的导线框。
图12表示现有的导线框的平面结构。图12所示的导线框100是采用下面结构的QFP(quad flat package)用的导线框，即外部管脚从方形封装的四个侧面分别向外侧延伸。如图12所示，导线框100包括：导线框部101；配置在该导线框部101中央部的方形冲模垫部102；一端与方形冲模垫部102的一边拉开间隔相对的内导线部103；一端与内导线部103的另一端连接，并且另一端与框架部101连接的外导线部104。外导线104通过作为使密封用树脂停止的连接杆部105相互连接，冲模垫部102的四角通过吊管脚106被连接杆部105所支撑。
并且，虚线109的内侧是利用密封用树脂材料密封的密封区域。
在此，虽然只表示了导线框100的一个装置，但在通常情况下，图12所示的结构是由多个阵列构成的。
图13表示使用了导线框100的树脂密封型半导体装置的剖面结构。在图13中，对于与图12所示的结构构件相同的结构构件，使用了相同的符号。
如图13所示，半导体元件107通过粘合材料或焊锡等被固定在冲模垫部102上，用金属细线108连接导通半导体元件107和内导线部103。并且，通过密封用树脂材料109A，把冲模垫部102、固定在其上的半导体元件107、金属细线108以及内导线部103，包括冲模垫部102的底面一侧封装为一体。从密封用树脂材料109A的侧面向与元件保持面平行的方向延伸的外导线部104，被弯曲到与元件保持面相反的方向上，使表面安装成为可能。
可是，当半导体元件107高集成化，外部电极数增加并且管脚增多时，由于所述现有导线框100的内导线部103和外导线部104的宽度尺寸有局限性，为对应比现在的管脚更多的多管脚结构，就要增加导线的数量。因此，会导致导线框100自身的外形尺寸增大，而这与小型化和薄型化是背道而驰的。并且，如果减小导线的宽度，则导线框的加工又将变得比较困难。
因此，作为面安装型的半导体装置，最近开发出了这样的半导体装置：在与底面上设有球电极和凸台电极的印刷电路板(载体)的底面相反一侧的面上保持半导体元件，并使半导体元件与这些电极连接导通的球栅格阵列(BGA)型或凸台栅格阵列(LGA)型的半导体装置。
对于BGA型或LGA型的半导体装置，使它的底面与主板方向相对后安装，使从底面露出的球或凸台这样的外部电极与主板电极直接连接。
可是，因为BGA型或LGA型的半导体装置使用由陶瓷材料和树脂材料构成的叠层的多层印刷电路板(载体)，所以存在着制造工艺复杂，成本极高这一问题。
并且，还存在着以下所述的问题：即使把图12和图13所示的现有树脂密封型半导体装置的制造方法作为BGA型或LGA型半导体装置的制造方法继续使用，但由于在加工前需设置使作为外部端子的多个凸台与框架连接的连接支撑部，而如果设置3行以上的凸台，就会使小型化变得不可能了。
并且，现有的树脂密封型半导体装置的制造方法，与BGA型或LGA型等的面安装型半导体装置相比，向印刷电路板上进行安装时的精度变低。其理由是：因为如图12所示的束状的外导线部104在被密封用树脂材料109A密封之后，立即就从其侧面向外侧呈直线状延伸，所以至少要把外导线部104前端部的底面位置折弯到密封用树脂材料109A的底面位置，在该折弯工序中，外导线部104的折弯程度参差不齐。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：提供一种从单层金属板就能比较容易地得到的小型的具有多行凸台构成的、特别是具有3行以上凸台的导线框、使用该导线框的树脂密封型半导体装置以及它们的制造方法。
为了达成所述目的，本发明采取以下所述的结构：在框架部与冲模垫部之间把多个凸台配置为阵列状，利用导线保持材料从框架部的至少一方面来保持所配置的多个凸台和框架部。
具体地说，本发明的第一导线框包括：框架部；配置在框架部的内侧，并在其上面保持半导体元件的冲模垫部；配置在冲模垫部的周边部，并在其下面具有凸部的多个内侧内导线部；利用导线保持材料保持着框架部和多个内侧内导线部的上面或下面。
根据本发明的第一导线框，因为在下面有成为外部端子的(凸台)凸部的多个内侧内导线部和框架部由导线保持材料保持着其上面或下面，所以内侧内导线部不必由框架部支撑。因此，可以不设置连接内侧内导线部和框架部的连接支撑部，例如即使在框架部与冲模垫部之间设置3行以上的凸台，也不会妨碍框架部的小型化，所以从单层金属板就能比较容易地得到具有多行凸台结构的小型化的导线框。
在第一导线框中，多个内侧内导线部的至少一部分的各凸部相互绝缘，在绝缘的各凸部的周边部上，最好形成有在与下面垂直的方向上延伸的凸起部(毛刺)，它的前端部不超过凸部的顶面。即在导线框制造工序的前工序中，例如，内侧内导线部由从冲模垫部延伸出来的连接支撑部所支撑，在后工序中，用冲头(金属模冲头)等切断该连接支撑部时产生的毛刺(芒刺)的前端部如果不超过凸部的顶面，则用密封用树脂材料进行密封时，能使之只露出凸部的顶面，因此可以防止漏泄电流。其结果，能防止使用第一导线框的半导体装置的误动作。
第一导线框最好还包括配置在框架部和内侧内导线部之间，并在从框架部延伸到内侧的同时，还在下面具有凸部的多个外侧内导线部。这样一来，就能确实地形成具有多行凸台结构的导线框。
本发明的第二导线框包括：框架部；配置在框架部的内侧，并在其上面保持半导体元件的冲模垫部；配置在框架部与冲模垫部之间的内导线部；框架部和内导线部由导线保持材料保持着其上面或下面；内导线部具有：在下面彼此拉开一定间隔设置的多个凸部；在多个凸部中的至少一部分凸部中，邻接的凸部相互绝缘，在剩下的部分中，邻接的凸部通过连接支撑部来支撑。
根据第二导线框，因为框架部和内导线部由导线保持材料保持着其上面或下面，所以成为凸台的彼此绝缘的凸部不必由框架部支撑。因此，可以不设置连接包括绝缘的凸部的内导线部和框架部的连接支撑部(支撑部)，例如即使在框架部与冲模垫部之间设置3行以上的凸台，也不会妨碍框架部的小型化。因此，能简单地得到由单层金属板构成的具有多行凸台结构的小型化的导线框。
在第二导线框中，最好在绝缘的各凸部的周边部，在沿着与下面垂直的方向上形成有凸起部，它的前端部不超过所述凸部的顶面。
在第一或第二导线框中，最好冲模垫部在其下面有凹部。这样一来，因为从密封树脂部的底面到半导体元件的距离变长了，所以水分等就很难侵入到密封树脂部的内部。并且，因为半导体元件的底面一侧也填充了较厚的树脂材料，所以半导体元件所接受的来自树脂材料的上方的应力减小了。
本发明的第三导线框，包括：框架部；配置在框架部的内侧，并在其上面保持半导体元件的冲模垫部；配置在框架部与冲模垫部之间的多个凸台部；连接导通该多个凸台部中的一部分的内导线部；框架部和凸台部由导线保持材料保持着其上面或下面；把内导线部设置在互相邻接的一组凸台部之间，使之在与其他的凸台部连接的同时，上面与一组凸台部的顶面等高，且下面高于一组凸台部的的下面；凸台部在与内导线延伸的方向垂直的方向上的剖面形状，是与内导线部的侧面相对的侧面上部宽度较小的凸字形剖面。
根据第三导线框，即使在一组凸台部之间设置连接其他凸台部的内导线部时，因为该凸台部在上面有凸部，所以内导线部位于凸台部的彼此侧面间隔大于下部的上部一侧区域内，所以不必减小凸台部或减小内导线部的直径，就能确保在凸台部之间设置内导线部。
本发明的第一导线框的制造方法包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部、由从该框架部的内侧延伸出来的连接支撑部所支撑的冲模垫部、与该冲模垫部的周边部连接的多个内侧内导线部、以及与框架部连接的多个外侧内导线部；
第二工序，即在多个内侧内导线部的与冲模垫部分别拉开间隔的部分和多个外侧内导线部的与导线框分别拉开间隔的部分，并且是与冲模垫部的元件保持面相反一侧的面上，形成凸部；
第三工序，即通过至少在内侧内导线部和框架部的元件保持面或与元件保持面相反的面上设置导线保持材料，由导线保持材料保持多个内侧内导线部和框架部；
第四工序，即通过去掉多个内侧内导线部中的至少一部分的凸部与冲模垫部之间的区域，来选择性地使多个内侧内导线部与冲模垫部绝缘。
根据本发明的第一导线框的制造方法，因为内侧内导线部和框架部的元件保持面或与元件保持面相反的面上设置有导线保持材料，所以，此后即使对多个内侧内导线部和冲模垫部，通过剪断加工和蚀刻加工，有选择地进行绝缘，也不用担心内侧内导线部会从框架部上脱离。因此，能得到可以不使用连接并支撑着内侧内导线部和框架部的连接支撑部的本发明的第一导线框。
在第一导线框的制造方法中，在第二工序中，最好通过对多个内侧内导线部的凸部形成区域与冲模垫部之间的区域、以及多个外侧内导线部的凸部形成区域与框架部之间的区域的与元件保持面相反一侧的面进行蚀刻来形成凸部。这样一来，就能可靠地形成微细的作为凸台的凸部。
在第一导线框的制造方法中，在第二工序中，最好通过对多个内侧内导线部的凸部形成区域与冲模垫部之间的区域、以及多个外侧内导线部的凸部形成区域与框架部之间的区域的与元件保持面相反一侧的面进行冲压蚀刻，来形成凸部。这样一来，就能简单、可靠地形成作为凸台的凸部。
在第一导线框的制造方法中，在第四工序中，最好通过使用切断部件，切断凸部与冲模垫部之间的区域，使凸部与冲模垫部绝缘。这样一来，因为能简单且可靠地使凸部与冲模垫部之间的区域绝缘，所以能可靠地形成由绝缘的凸部构成的凸台。
本发明的第二导线框的制造方法包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部、由从该框架部的内侧延伸出来的第一连接支撑部所支撑的，同时由第二连接支撑部相互连接在一起的多个内导线部、以及冲模垫部；
第二工序，即在多个内导线部的与冲模垫部的元件保持面相反一侧的面上，形成多个凸部并使彼此之间拉开间隔；
第三工序，即通过在多个内导线部和框架部的元件保持面或与元件保持面相反的面上设置导线保持材料，由导线保持材料来保持内导线部和框架部；
第四工序，即通过去掉多个内导线部上的第二连接支撑部的至少一部分的相邻凸部之间的区域或邻接的凸部与冲模垫部之间的区域，来选择性地使多个内导线部绝缘。
根据第二导线框的制造方法，因为在多个内导线部和框架部的元件保持面或与元件保持面相反的面上设置导线保持材料，所以，此后即使通过剪断加工和蚀刻加工，有选择地对多个内导线部和冲模垫部进行绝缘，也不用担心内导线部和冲模垫部会从框架部上脱离。因此，能得到不再需要连接并支撑着内导线部以及冲模垫部和框架部的连接支撑部(支撑部)的本发明的第二导线框。
在第二导线框的制造方法中，在第二工序中，最好通过对第二连接支撑部的凸部形成区域彼此之间或凸部形成区域与冲模垫部之间的区域上的与元件保持面相反的面进行蚀刻，来形成凸部。
在第二导线框的制造方法中，在第二工序中，最好通过对第二连接支撑部的凸部形成区域彼此之间或凸部形成区域与冲模垫部之间的区域上的与元件保持面相反的面进行按压，来形成凸部。
在第二导线框的制造方法中，在第四工序中，最好通过利用切断部件切断第二连接支撑部的凸部彼此之间或凸部与冲模垫部之间的区域，使凸部彼此之间或凸部与冲模垫部绝缘。
在第一和第二导线框的制造方法中，切断部件最好具有近乎平行于凸部和冲模垫部上面的切断面。这样一来，在凸部等的周边部不产生毛刺。而且，虽然象这样通过冲切来进行切断会产生切屑，但是通过使导线保持材料保持该切屑，就能使切屑对制造工序不产生影响。
本发明的第三导线框的制造方法包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部、由从该框架部的内侧延伸出来的连接支撑部支撑的且相互被隔开连接的多个凸台部、和连接导通了该多个凸台部中的一部分的内导线部、有元件保持面的冲模垫部；
第二工序，即在多个凸台部和框架部的元件保持面或与该元件保持面相反的面上设置导线保持材料，由导线保持材料保持凸台部和框架部；
第三工序，即通过至少去掉连接支撑部上的互相邻接的凸台部之间的区域的一部分，选择性地使多个凸台部绝缘。
根据第三导线框的制造方法，因为凸台部和框架部的上面或下面由导线保持材料保持，所以不只是多个凸台部，即使是具有连接导通了多个凸台部中的一部分的内导线部的导线框，也不用担心凸台部和内导线部会从框架部上脱离。因此，能简单、可靠地得到小型的由单层金属板构成的具有多行凸台结构的导线框。
在第三导线框的制造方法中，第一工序包括以下所述工序：
遮盖互相邻接的凸台部和位于其间的连接支撑部上的元件保持面，即凸台部的与连接支撑部并行的中央部部分和其间的连接支撑部，通过蚀刻凸台部的元件保持面的厚度的约二分之一，在凸台部彼此之间，从连接支撑部形成内导线部的工序；
遮盖多个凸台部的与元件保持面相反的面，对凸台部的与元件保持面相反的面进行蚀刻，使凸台部彼此以及内导线部分别分离的工序。
这样一来，各凸台部的剖面形状，在冲模垫部的元件保持面一侧变为凸字状，在相互邻接的凸台部彼此之间，形成其上面与凸台部的上面等高，其底面高于凸台部的底面的内导线部，因此，就能可靠地形成本发明的第三导线框。
本发明的第一树脂密封型半导体装置包括：冲模垫部；被保持在该冲模垫部上的半导体元件；在冲模垫部的周边部并且在冲模垫部与一个侧部之间配置为3行以上阵列状，并且其中至少一部分是孤立的多个内导线部；把半导体元件、冲模垫部和多个内导线部密封为一体，使该内导线部的冲模垫部的与元件保持面相反的面露出的封装树脂部；冲模垫部和多个内导线部是由同一金属板形成的。
根据第一树脂密封型半导体装置，能得到使用了由单层金属板构成的有多行凸台结构、特别是3行以上凸台的导线框的树脂密封型半导体装置。
在第一树脂密封型半导体装置中，多个内导线部，最好在下面具有其顶面从所述密封树脂部露出的凸部，并且在该凸部的周边部，形成有沿着与下面垂直的方向的凸起部，凸起部的前端部不超过所述顶面。这样一来，在导线框的制造工序的前工序中，例如，内导线部由从框架部延伸出来的连接支撑部所支撑，在后工序中，用冲头(金属模冲头)等剪断(切断)该连接支撑部时产生的毛刺(芒刺)的前端部不超过凸部的顶面，所以用密封用树脂材料密封时，能可靠地只露出凸部的顶面。
在第一树脂密封型半导体装置中，最好冲模垫部在其下面有凹部。这样一来，因为从密封树脂部的底面到半导体元件的距离变长了，所以水分等很难侵入到密封树脂部的内部。并且，因为半导体元件的底面也更厚地填充了树脂材料，所以半导体元件受到的来自树脂材料上方的应力减小了。
在第一树脂密封型半导体装置中，最好多个内导线部不从密封树脂部的侧面露出。这样一来，能防止在把本发明的树脂密封型半导体装置安装到印刷电路板上时产生的来自侧面的漏泄电流。
本发明的第二树脂密封型半导体装置，包括：冲模垫部；被保持在冲模垫部上的半导体元件；被配置在冲模垫部的周边部，并且至少其中的一部分是孤立的多个凸台部；被配置在冲模垫部的周边部，并且连接导通了多个凸台部中的一部分的多个内导线部；把半导体元件、冲模垫部、多个凸台部和内导线部密封为一体，并使与该凸台部上的冲模垫部的元件保持面相反的面露出的封装树脂部。内导线部被设在互相邻接的一组凸台部之间，在连接其他的凸台的同时，其上面与一组凸台部顶面等高，且其下面高于一组凸台的下面。凸台部的与内导线部延伸方向垂直的方向上的剖面形状，是与内导线部的侧面方向相对的侧面的上部宽度较小的凸字形剖面。
根据第二树脂密封型半导体装置，因为内导线部位于凸台部在侧面彼此的间隔大于下部的上部侧方区域，所以不必减小凸台部，减小内导线部的直径，就能确保在凸台部之间设置内导线部。
本发明的第一树脂密封型半导体装置的制造方法包括以下所述工序：
第一工序，即从板状的金属构件来一体形成以下所述各部：框架部、由从该框架部的内侧延伸的连接支撑部分别支撑的多个冲模垫部、与各冲模垫部的周边部连接的多个内侧内导线部、与框架部连接的多个外侧内导线部；
第二工序，即在多个内侧内导线部的与各冲模垫部分别拉开间隔的部分和多个外侧内导线部的与导线框部分别拉开间隔的部分上、并且是与冲模垫部的元件保持面相反一侧的面上，形成凸部；
第三工序，即通过至少在内侧内导线部和框架部的元件保持面或与该元件保持面相反的面上设置导线保持材料，利用导线保持材料来保持多个内侧内导线部和框架部；
第四工序，即通过去掉多个内侧内导线部中的至少一部分的凸部与各冲模垫部之间的区域，选择性地使多个内侧内导线部与各冲模垫部绝缘，来形成带有导线保持材料的导线框；
第五工序，即分别在导线框的各冲模垫部的上面保持多个半导体元件；
第六工序，即利用金属细线分别把各半导体元件与绝缘的多个内侧内导线部以及多个外侧内导线部连接导通；
第七工序，即当导线保持材料被设置在导线框的元件保持面时，去掉设在元件保持面上的导线保持材料；
第八工序，即通过密封用树脂材料来密封多个半导体元件、多个冲模垫部、多个内侧内导线部和多个外侧内导线部，使内侧内导线部的各凸部的顶面和外侧内导线部的各凸部的顶面露出；
第九工序，即当导线保持材料被设在导线框的与元件保持面相反的面上时，去掉设置在与该保持面相反的面上的导线保持材料；
第十工序，即把导线框分割为芯片状，使其至少包含多个半导体元件中的一个。
根据第一树脂密封型半导体装置的制造方法，就能可靠地得到使用了本发明的第一导线框的本发明的第一树脂密封型半导体装置。
在第一树脂密封型半导体装置的制造方法中，在第二工序中，最好通过对与元件保持面相反的面上的多个内侧内导线部的凸部形成区域与各冲模垫部之间的区域、以及多个外侧内导线部的凸部形成区域与框架部之间的区域进行蚀刻，来形成凸部。这样一来，就能可靠地形成微细的作为凸台的凸部。
在第一树脂密封型半导体装置的制造方法中，在第二工序中，最好通过对与元件保持面相反的面上的多个内侧内导线部的凸部形成区域与各冲模垫部之间的区域、以及多个外侧内导线部的凸部形成区域与框架部之间的区域进行冲压，来形成凸部。这样一来，就能简单、可靠地形成作为凸台的凸部。
在第一树脂密封型半导体装置的制造方法中，在第四工序中，最好通过使用切断部件切断凸部与冲模垫部之间的区域，来使凸部与冲模垫部绝缘。这样一来，因为能简单、可靠地使凸部与冲模垫部之间的区域绝缘，所以能可靠地形成由相互绝缘的凸部构成的凸台。
此时，切断部件最好具有近乎平行于凸部和冲模垫部上面的切断面。这样一来，在凸部等的周边部就不会产生毛刺。而且，虽然象这样通过冲切进行切断会产生切屑，但是通过导线保持材料保持该切屑，就能使切屑对制造工序不产生影响。
在第一树脂密封型半导体装置的制造方法中，在第七工序或第九工序中，最好用化学方法溶解去掉导线保持材料。这样一来，因为能不依靠机械方法去掉导线保持材料，所以能简化制造工序。
在第一树脂密封型半导体装置的制造方法中，在第十工序中，最好用刻模刀片切断导线框。这样一来，即使在导线框上有多个冲模垫部，也能可靠地分割各树脂密封型半导体装置。
本发明的第二树脂密封型半导体装置的制造方法包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部、由从该框架部的内侧延伸出来的第一连接支撑部支撑的且由第二连接支撑部相互连接在一起的多个内导线部和多个冲模垫部；
第二工序，即在多个内导线部的与冲模垫部的元件保持面相反一侧的面上，形成多个凸部并使彼此拉开间隔；
第三工序，即通过在多个内导线部和框架部的元件保持面或与该元件保持面相反的面上设置导线保持材料，由导线保持材料保持内导线部和框架部；
第四工序，即通过去掉多个内导线部上的第二连接支撑部的至少一部分邻接的凸部之间的区域或邻接的凸部与冲模垫部之间的区域，选择性地使多个内侧内导线部绝缘，来形成带有导线保持材料的导线框。
第五工序，即分别在导线框的各冲模垫部的上面保持多个半导体元件；
第六工序，即利用金属细线分别把各半导体元件与绝缘的多个内导线部连接导通；
第七工序，即当导线保持材料被设置在导线框的元件保持面上时，去掉设置在元件保持面上的导线保持材料；
第八工序，即通过密封用的树脂材料密封多个半导体元件、多个冲模垫部和多个内导线部，使内导线部的各凸部的顶面露出；
第九工序，即当导线保持材料被设置在导线框的与元件保持面相反的面上时，去掉设置在与该保持面相反的面上的导线保持材料；
第十工序，即把导线框分割为芯片状，使其至少包含多个半导体元件中的一个。
根据第二树脂密封型半导体装置的制造方法，就能可靠地得到使用了本发明的第二导线框的本发明的第二树脂密封型半导体装置。
在第二树脂密封型半导体装置的制造方法中，在第二工序中，最好通过对第二连接支撑部的凸部形成区域彼此之间或凸部形成区域与冲模垫部之间的区域上的与元件保持面相反的面进行蚀刻，来形成凸部。
在第二树脂密封型半导体装置的制造方法中，在第二工序中，最好通过对第二连接支撑部的凸部形成区域彼此之间或凸部形成区域与冲模垫部之间的区域上的与元件保持面相反的面进行按压，来形成凸部。
在第二树脂密封型半导体装置的制造方法中，在第四工序中，最好通过使用切断部件切断第二连接支撑部的凸部之间或凸部与冲模垫部之间的区域，来使凸部彼此之间或凸部与冲模垫部之间绝缘。
此时，切断部件最好具有近乎平行于凸部和冲模垫部上面的切断面。
在第二树脂密封型半导体装置的制造方法中，在第七工序或第九工序中，用化学方法溶解去掉导线保持材料。
在第二树脂密封型半导体装置的制造方法中，在第十工序中，最好用刻模刀片切断导线框。
本发明的第三树脂密封型半导体装置的制造方法包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部、由从该框架部的内侧延伸出来的连接支撑部所支撑的并且相互被拉开间隔连接的多个凸台部以及连接导通该多个凸台部中的一部分的内导线部、具有元件保持面的冲模垫部；
第二工序，即通过在多个凸台部和框架部的元件保持面或与该元件保持面相反的面上设置导线保持材料，由导线保持材料保持凸台部和框架部；
第三工序，即通过去掉连接支撑部上的互相邻接的凸台部之间的区域的至少一部分，选择性地使多个凸台部绝缘，来形成带有导线保持材料的导线框。
第四工序，即分别在导线框的各冲模垫部的上面保持多个半导体元件；
第五工序，即利用金属细线分别把各半导体元件与绝缘的多个内导线部连接导通；
第六工序，即当导线保持材料被设置在导线框的元件保持面上时，去掉设置在元件保持面上的导线保持材料；
第七工序，即通过密封用树脂材料来密封多个半导体元件、多个冲模垫部和多个内导线部，使内导线部的各凸部的顶面露出；
第八工序，即当导线保持材料是设置在导线框的与元件保持面相反的面上时，去掉设置在与该元件保持面相反的面上的导线保持材料；
第九工序，即把导线框分割为芯片状，使其至少包含多个半导体元件中的一个。
根据第三树脂密封型半导体装置的制造方法，因为凸台部和框架部的上面或下面由导线保持材料所保持，所以不只是多个凸台部，即使是具有连接导通多个凸台部中的一部分的内导线部的导线框，也不用担心凸台部和内导线部会从框架部上脱离，因此，能简单而可靠地得到小型的由单层金属板构成的具有多行凸台结构的导线框。
在第三树脂密封型半导体装置的制造方法中，第一工序包括以下所述工序：
遮盖互相邻接的凸台部和位于其间的连接支撑部上的元件保持面，即遮盖在凸台部上的与连接支撑部并行的中央部和其间的连接支撑部，通过蚀刻凸台部的元件保持面厚度的约二分之一，在凸台部彼此之间，由连接支撑部形成内导线部的工序；
遮盖多个凸台部的与元件保持面相反的面，对凸台部的与元件保持面相反的面进行蚀刻，分别使凸台部彼此以及内导线部分离的工序。
这样一来，在冲模垫部的元件保持面一侧，各凸台部的剖面形状变为凸字状，在相互邻接的凸台部彼此之间，形成上面与凸台部的上面等高，并且底面高于凸台部的底面的内导线部，因此能可靠地形成本发明的第三树脂密封型半导体装置。
附图说明
图1表示本发明实施例1中的导线框，是表示包括导线框的一个冲模垫部的一部分的仰视图，在该导线框上设有内侧内导线部在绝缘加工前的多个冲模垫部。
图2表示本发明实施例1中的导线框，是表示包括导线框的一个冲模垫部的一部分的底面结构，在该导线框上设置有内侧内导线部在绝缘加工后的多个冲模垫部。
图3是表示本发明实施例1的导线框制造方法的工序顺序的局部结构剖面图。
图4是表示与本发明实施例1的一个变形例有关的导线框制造方法的工序顺序的局部结构剖面图。
图5是表示本发明实施例2的树脂密封型半导体装置，(a)是俯视图，(b)是(a)的在Vb-Vb线上的结构剖面图。
图6表示本发明实施例3的导线框，其中，(a)是表示包括导线框的一个冲模垫部的局部的仰视图，在该导线框上设置有凸台的绝缘(孤立化)加工前的多个冲模垫部；(b)是表示(a)的VIb-VIb线上的结构的剖面图。
图7表示本发明实施例3的导线框，其中，(a)是表示包括导线框的一个冲模垫部的一部分的仰视图，该导线框上设置有凸台的绝缘(孤立化)加工后的多个冲模垫部；(b)是表示(a)的VIIb-VIIb线上的结构的剖面图。
图8表示本发明实施例3的一个变形例的导线框，其中，(a)是表示包括导线框的一个冲模垫部的一部分的仰视图，在该导线框上设置有凸台的绝缘(孤立化)加工后的多个冲模垫部；(b)是表示(a)的VIIIb-VIIIb线上的结构的剖面图。
图9表示本发明实施例4的树脂密封型半导体装置，其中，(a)是俯视图，(b)是主视图，(c)是右侧视图，(d)是仰视图。
图10是本发明实施例4的一个变形例中的树脂密封型半导体装置，其中，(a)是俯视图，(b)是主视图，(c)是右侧视图，(d)是仰视图。
图11表示本发明实施例5中的导线框，其中，(a)是凸台部彼此在绝缘加工后的导线框的局部俯视图；(b)是(a)的XIb-XIb线上的结构剖面图。
图12是表示现有导线框的俯视图。
图13是表示现有的树脂密封型半导体装置的结构剖面图。
符号说明
下面，简要说明附图符号。
10-导线框，11-框架部，12-支撑导线部(连接支撑部)，13-冲模垫部，13a-凹部，14A-内侧内导线部，14B-外侧内导线部，14a-凸部(外部端子，凸台)，14b-凹部，14c-毛刺(凸起部)，14d-切屑，20-粘附性胶带材料(导线保持材料)，21-切断用冲头(切断部件)，22-切断用冲头(切断部件)，30-导线框，31-框架部，32A-框架连接支撑部(第一连接支撑部)，32B-凸台连接支撑部(第二连接支撑部)，33-冲模垫部，33a-凹部，34-内导线部，40-树脂密封型半导体装置，41-银胶材料，42-半导体元件(半导体芯片)，43-金属线(金属细线)，44A-密封区域，44-密封树脂部，60-树脂密封型半导体装置，61-树脂密封型半导体装置，70-导线框，71-框架部，72-支撑导线部，73-冲模垫部，73a-凸部，74A-连接支撑部，74B-内导线部。
具体实施方式
实施例1
下面，参照附图说明本发明实施例1。
图1表示本发明实施例1中的导线框，即包括导线框的一个冲模垫部的部分的底面结构，该导线框上设有内侧内导线部在绝缘加工前的多个冲模垫部。
如图1所示，导线框10具备下面各部：框架部11；在该框架部11的内侧，由作为连接支撑部的支撑导线部12支撑着四角，并在其上面(图1的背面)保持半导体元件的冲模垫部13；分别被冲模垫部13的周边部支撑，在底面有凸部14a的多个内侧内导线部14A；配置在框架部11和内侧内导线部14A之间，从框架部11向内侧延伸的同时，还在底面有凸部14a的多个外侧内导线部14B。在此，在冲模垫部13的底面中央部形成有凹部13a。
本实施例的导线框10的特征是：框架部11、多个内侧内导线部14A和外侧内导线部14B通过作为导线保持材料的粘附性胶带材料20保持着它们的底面。
图2表示图1所示的导线框10在绝缘加工后的底面结构。如图2所示，通过把冲模垫部13和内侧内导线部14A的支撑部切断除去，来使内侧内导线部14A和冲模垫部13之间绝缘。
内侧内导线部14A和外侧内导线部14B的各凸部14a，通过与半导体元件(图中未显示)密封为一体，使之分别从用于密封的树脂中只露出它们的顶面，成为作为外部端子的凸台。
这样一来，根据实施例1，因为框架部11和内侧内导线部14A由粘附性胶带材料20保持着各自的底面，所以即使对内侧内导线部14A和冲模垫部13进行绝缘(孤立化)加工，也不用担心内侧内导线部14A从框架部11上脱离。因此，在内侧内导线部14A上，可以不设置由框架部11支撑的连接支撑部，例如即使在框架部11和冲模垫部13之间设置3行以上的凸台，也不会妨碍框架部11的小型化。其结果，只通过由单层金属板构成的导线框，就能简单且确实地实现如以往那样，通过把陶瓷材料或树脂薄膜材料层叠后得到的、从侧部到冲模垫部的凸台行数在3行以上的LGA型半导体装置。
另外，在实施例1中，虽然导线框10的底面全面粘贴了粘附性胶带材料20，但并不局限于此。即绝缘的(孤立化)多个内侧内导线部14A被冲模垫部13或框架部11保持就可以了，可以是上面，也可以是底面。可是，在上面粘贴时，有必要粘贴在不妨碍半导体元件的冲模焊接工序和引线接合工序的区域内。
并且，虽然用粘附性胶带材料20作为保持绝缘的内侧内导线部14A的导线保持材料，但是也可以使用由铝构成的金属薄膜，而不用考虑其绝缘性和导电性。
下面，根据附图简要说明具有所述结构的导线框的制造方法。
图3(a)～图3(d)表示本发明实施例1的导线框的制造方法的工序顺序的剖面结构。
首先，如图3(a)所示，从以铜(Cu)为主要成分的合金或铁(Fe)和镍(Ni)的合金所构成的用于形成导线框的板状金属构件，通过冲压加工或蚀刻，一体成形框架部(无图示)、位于该框架部内的冲模垫部13、连接到该冲模垫部13周边部的内侧内导线部14A以及与框架部连接的外侧内导线部14B，由此来形成导线框10。
然后，对于内侧内导线部14A和外侧内导线部14B的底面上的凸部形成区域以外的区域，通过形成凹部14b来形成作为凸台的凸部14a。具体来说，在导线框的底面上，对于冲模垫部13与内侧内导线部14A之间的区域、以及内侧内导线部14A与外侧内导线部14B之间的区域，通过进行基于金属模的冲压或半蚀刻，形成凹部14b，来在内侧内导线部14A和外侧内导线部14B上分别形成凸部14a。
其次，如图3(b)所示，例如在导线框10的底面上粘贴粘附性胶带材料20。
接着，如图3(c)所示，使用切断用冲头21作为切断部件，冲切导线框10的各凹部14b的上方，即冲模垫部13和内侧内导线部14A之间的区域、以及内侧内导线部14A和外侧内导线部14B之间的区域；如图3(d)所示，通过去掉冲模垫部13和内侧内导线部14A之间的区域，以及内侧内导线部14A和外侧内导线部14B之间的区域，使冲模垫部13与内侧内导线部14A绝缘(孤立化)。在此，并不一定需要使所有的凸部14a绝缘，可以只使所希望的凸部14a孤立化。
如实施例1，在使凸部14a的绝缘工序中，如果使用切断用冲头21，则如图3(d)所示，在绝缘的各凸部14a的周边部会形成毛刺14c(凸起部)，最好能抑制毛刺14c的产生，使毛刺14c的前端部不超过凸部14a的顶面。这样一来，当用密封用的树脂材料进行密封时，因为能只让凸部14a的顶面露出，所以能防止安装时的漏泄电流。
另外，凸部14a的绝缘化处理即孤立化处理也可以通过蚀刻进行，而不用冲压。
实施例1的制造方法的一个变形例
下面，就实施例1的导线框制造方法的一个变形例进行说明。
图4(a)～图4(d)表示与本发明实施例1的一个变形例有关的导线框制造方法的工序顺序的剖面结构。在图4(a)至图4(d)中，对与图3(a)至图3(d)所示的结构构件相同的结构构件使用了相同的符号，省略了对其的说明。
如图4(c)所示，在本变形例中，其特征在于：使用了具有与导线框10的上面近乎平行的剖面的切断用冲头22。
如果使用具有与切断对象面近乎平行的剖面的切断用冲头22，如图4(d)所示，能在冲模垫部13、内侧内导线部14A和外侧内导线部14B的各剖面上不产生毛刺(凸起部)的情况下切断。
虽然产生了从导线框10分离出来的切屑14d，但是由于该切屑14d落到粘附性胶带材料20上，在剥下粘附性胶带材料20之前，如果对粘附性胶带材料20加热使其产生粘着力，就能使切屑14d粘在粘附性胶带材料20上。因此，由于能防止切屑14d对制造工序产生不良影响。
另外，作为在剖面上不产生毛刺的切断部件，除了使用具有与切断对象面近乎平行的剖面的切断用冲头22外，也可以使用相对于作为切断对象的构件的剖面具有凹面形状的冲头。
实施例2
下面参照附图说明本发明的实施例2。
图5(a)和图5(b)是本发明实施例2的树脂密封型半导体装置，(a)是俯视图，(b)放大显示了(a)的在Vb-Vb线上的剖面结构。在图5(a)和图5(b)中，对与图2和图3所示的结构构件相同的结构构件使用了相同的符号，省略了对其的说明。
图5(a)和图5(b)所示的实施例2的树脂密封型半导体装置40使用了与图2所示的实施例1的导线框10具有相同结构的导线框，又把内侧内导线部14A和外侧内导线部14B都变为两列，成为四行结构。
如图5(b)所示，树脂密封型半导体装置40由下面部构成：在导线框10的冲模垫部13上通过银胶材41固定保持的半导体元件(半导体芯片)42；把该半导体元件42的外部端子(未图示)与内侧内导线部14A和外侧内导线部14B导通的由金构成的金属线(金属细线)43；密封树脂部44。
密封树脂部44，例如由热硬化性树脂材料构成，密封了半导体元件42、冲模垫部13、内侧内导线部14A和外侧内导线部14B，使冲模垫部13的底面与内侧内导线部14A的各凸部14a和外侧内导线部14B的各凸部14a的顶面分别露出。
在绝缘的各凸部14a的周边部，形成在各凸部14a的绝缘(孤立化)加工时由于使用了切断用冲头而导致的毛刺14c，该毛刺14c前端部被抑制在不超过凸部14a的顶面。
下面说明如所述那样构成的树脂密封型半导体装置40的制造方法。
首先，准备实施例1所示的带有防止孤立导线的脱离的粘附性胶带材料的导线框10。在一个导线框10上，形成有包括多个冲模垫部13、内侧内导线部14A和外侧内导线部14B的导线结构。
接着，在引线接合工序中，在导线框10的各冲模垫部13上分别通过银胶材41固定多个半导体元件42。
接着，在引线接合工序中，通过金属线43，把各半导体元件42的外部端子与内侧内导线部14A以及外侧内导线部14B分别导通。
接着，在密封工序中，当把粘附性胶带材料20粘贴在导线框10的元件保持面(上面)时，把该上面上设置的粘附性胶带材料20剥离或用化学方法溶解后除去，然后，把多个半导体元件42、多个冲模垫部13、多个内侧内导线部14A和外侧内导线部14B一次密封，使各凸部14a的顶面和各冲模垫部13的底面露出，形成密封树脂部44。
在此，为了溶解粘附性胶带材料20，作为一个例子，当使用聚酰亚胺作为粘附性胶带材料时，作为溶剂，可以使用加热到105℃至110℃左右的浓度约50％的氢氧化钠水溶液或联氨和乙二胺的混合液等。
接着，在分割工序中，当粘附性胶带材料20是设置在与导线框10的元件保持面相反的面(底面)上时，把该底面上设置的粘附性胶带材料20剥离或用化学方法溶解后除去。接着，把固定了多个半导体元件42、一次密封的导线框10和密封树脂部44，通过例如用刻模刀片切断，分割为芯片状，使其至少包括多个半导体元件42中的一个。
通过以上所述的工序，得到图5(a)和图5(b)所示的树脂密封型半导体装置。
本发明的导线框10，因为在底面上设置有凹部13a，密封树脂部44上的半导体元件42的下侧部的厚度变大，所以半导体元件42受来自密封树脂部44的上方应力与来自下方的应力的差减小，结果半导体元件42受的应力减小。因为从冲模垫部13上的密封树脂部44的底面侵入的水分的侵入路径变长了，所以耐湿性变好，提高了半导体装置的长期可靠性。
另外，内侧内导线部14A和外侧内导线部14B的上面镀了银(Ag)，如果在该内导线部14A、14B和冲模垫部13的底面上镀了包含锡(Sn)和铅或锡(Sn)和铋(Bi)的合金(焊锡)，在引线接合工序和向安装印刷电路板上安装的工序中，就能保证电导通。
并且，当导线框10由铜合金构成时，作为镀材，如果使用镍(Ni)、钯(Pd)和金(Au)的合金，对于内导线部14A、14B的上面和底面以及冲模垫部13的底面，可以镀一种合金。
实施例3
下面参照附图说明本发明的实施例3。
图6(a)和图6(b)是本发明实施例3的导线框，(a)表示包括导线框的一个冲模垫部的一部分的底面结构，该导线框上设置有凸台的绝缘(孤立化)加工前的多个冲模垫部；(b)表示(a)的VIb-VIb线上的剖面结构。
如图6(a)和图6(b)所示，导线框30包括：框架部31；配置在该框架部31的内侧，在其上保持了保持了半导体元件的冲模垫部33；在该冲模垫部33的周边部分别配置了3行，与元件保持面相反的面(底面)上具有作为凸台的凸部的多个内导线部34。
在多个内导线部34中，一部分由从框架部31延伸出来的作为第一连接支撑部的框架连接支撑部32A支撑。剩下的内导线部34彼此间以及和冲模垫部互相邻接的内导线部34由作为第二连接支撑部的凸台连接支撑部32B支撑。
通过对凸台连接支撑部32B的凸部彼此间或该凸部和冲模垫部33之间的区域的底面进行半蚀刻或冲压处理而形成各凸部。
在冲模垫部33的底面的中央部形成凹部33a。并且，虚线44A的内侧是用密封用树脂进行密封的密封区域。
如图6(b)所示，实施例3的导线框30的特征在于：框架部31和多个内导线部34由作为导线保持材料的粘附性胶带材料20保持着它们的底面。另外，在图6(a)中，省略了粘附性胶带材料20的图示。
图7(a)和图7(b)表示导线框上的凸台的绝缘(孤立化)加工后的底面结构。如图7(a)和图7(b)所示，通过切断或蚀刻去掉各凸台连接支撑部32B，内导线部34彼此间或该内导线部34和冲模垫部33之间绝缘。
这样一来，根据实施例3，因为框架部31和内导线部34由粘附性胶带材料20保持着各底面，内导线部34彼此间和冲模垫部33绝缘，即即使进行孤立化加工，也不必担心内导线部34和冲模垫部33从框架部31脱离。因此，在所有的内导线部34上和冲模垫部33上，可以不设置由框架部31支撑的连接支撑部，例如即使在框架部31和冲模垫部33之间设置3行以上的凸台，也不会妨碍框架部31的小型化。其结果，只通过由单层金属板构成的导线框，就能简单且确实地实现以前那样通过把陶瓷材料或树脂薄膜材料层叠后得到的从外侧部到冲模垫部的凸台行数在3行以上的LGA型半导体装置。
另外，在实施例3中，虽然在导线框的底面粘贴了粘附性胶带材料20，但并不局限于此。具体而言，绝缘的即孤立化的多个内导线部34和冲模垫部33框架部31保持就可以了，可以是上面，也可以是底面。可是，在上面粘贴时，有必要粘贴在半导体元件的冲模焊接工序和引线接合工序中不构成障碍的区域。
并且，虽然用粘附性胶带材料20作为保持绝缘的内导线部34的导线保持材料，但是也可以使用由铝构成的金属薄膜，不用考虑它的绝缘性和导电性。
在实施例3中，在凸台的绝缘(孤立化)处理中，可以使用切断用冲头进行冲切，也可以进行蚀刻。例如，在进行冲切时，与实施例1同样，在绝缘的各内导线部34的周边部形成有毛刺(凸起部)，有必要把毛刺的前端部抑制在不超过凸部的顶面。
并且，不必使所有的内导线部34绝缘。例如，当冲模垫部33上保持的半导体元件(芯片)的尺寸比冲模垫部33大，超出了冲模垫部33的周边部时，最好让被该半导体元件覆盖的内导线部34与保持连接的状态。这样一来，因为冲模垫部33的散热面积和热容变大，所以提高了树脂密封型半导体装置的散热性。
实施例3的一个变形例
下面参照附图说明实施例3的一个变形例。
图8(a)至图8(d)表示本发明实施例3的一个变形例的导线框，(a)表示包括导线框的一个冲模垫部的一部分的底面结构，该导线框设置有凸台的绝缘(孤立化)加工前的多个冲模垫部；(b)表示(a)的VIIIb-VIIIb线上的剖面结构。在图8(a)和图8(b)中，对与图7(a)和图7(b)所示的结构构件相同的结构构件使用了相同的符号，省略了对其的说明。
如图8(a)和图8(b)所示，本变形例中，不只是各凸台连接支撑部32B，框架部31和内导线部34之间的框架连接支撑部32A也被通过切断或蚀刻去掉了。
如果象这样也去掉框架连接支撑部32A，如图8(b)所示，因为导线框30不从密封区域44A露出，能防止在半导体装置的安装时从侧面的漏泄电流。
实施例4
下面参照附图说明实施例4。
图9(a)至图9(d)是本发明实施例4的树脂密封型半导体装置，(a)是俯视图，(b)表示正面结构，(c)表示右侧面的结构，(d)表示底面结构。在图9(a)至图9(d)中，对与图7所示的结构构件相同的结构构件使用了相同的符号，省略了对其的说明。
如图9(a)至图9(d)所示，的实施例4的树脂密封型半导体装置60，使用了与图7所示的实施例3的导线框30具有相同结构的导线框，内导线部34为四行结构。
树脂密封型半导体装置60的结构如下，包括：在导线框的冲模垫部上通过银胶材固定保持的半导体元件(半导体芯片)；把该半导体元件的外部端子与内导线部34导通的由金(Au)构成的金属线(金属细线)43；密封树脂部44。
密封树脂部44，例如由热硬化性树脂材料构成，密封了半导体元件、冲模垫部33、内导线部34，使冲模垫部33的底面与内导线部34的各凸部的顶面分别露出。
下面说明如所述那样构成的树脂密封型半导体装置60的制造方法。
首先，准备实施例3所示的带有防止孤立化的导线的脱离的粘附性胶带材料的导线框30。在此，在一个导线框30上，也形成有包括多个冲模垫部33和内导线部34的导线结构。
接着，在引线接合工序中，在导线框30的各冲模垫部33上分别通过银胶材固定多个半导体元件。
接着，在引线接合工序中，利用金属线使各半导体元件的外部端子与内导线部34分别导通。
接着，在密封工序中，当把粘附性胶带材料20粘贴在导线框30的元件保持面(上面)时，把该上面上设置的粘附性胶带材料20剥离或用化学方法溶解后除去，然后，把多个半导体元件、多个冲模垫部33、多个内导线部34一次密封，内导线部34的各凸部的顶面和各冲模垫部33的底面露出，形成密封树脂部44。
接着，在分割工序中，当粘附性胶带材料20是设置在与导线框30的底面上时，把该底面上设置的粘附性胶带材料20剥离或用化学方法溶解后除去。接着，把固定了多个半导体元件、一次密封的导线框30和密封树脂部44，通过例如用刻模刀片切断，分割为芯片状，使其至少包括多个半导体元件中的一个。
通过以上所述的工序，就能得到图9(a)和图9(b)所示的树脂密封型半导体装置。
本实施例的导线框30中，因为在底面上设置有凹部33a，密封树脂部44上的半导体元件的下侧部的厚度变大，所以半导体元件受来自密封树脂部44的上方应力与来自下方的应力的差减小，结果半导体元件受的应力减小。因为从冲模垫部33上的密封树脂部44的底面侵入的水分的侵入路径变长了，所以耐湿性变好，提高了半导体装置的长期可靠性。
实施例4的一个变形例
下面参照附图说明实施例4的一个变形例。
图10(a)至图10(d)是本发明实施例4的一个变形例中的树脂密封型半导体装置，(a)是俯视图，(b)表示正面结构，(c)表示右侧面的结构，(d)表示底面结构。在图10(a)至图10(d)中，对与图9(a)至图9(d)所示的结构构件相同的结构构件使用了相同的符号，省略了对其的说明。
如图10(a)至图10(d)所示的变形例中的树脂密封型半导体装置61，使用了与图8所示的实施例3的导线框30具有相同结构的导线框，内导线部34为四行结构。
树脂密封型半导体装置61的结构如下，包括：在导线框的冲模垫部上通过银胶材固定保持的半导体元件(半导体芯片)；把该半导体元件的外部端子与内导线部34导通的由金(Au)构成的金属线(金属细线)43；密封树脂部44。
密封树脂部44，密封了半导体元件、冲模垫部33、内导线部34，使冲模垫部33的底面与内导线部34的各凸部的顶面分别露出。
变形例中的树脂密封型半导体装置61如图10(b)的主视图和图10(c)的右侧视图所示，导线框30不从密封树脂部44的侧面露出。基于该结构，能防止该半导体装置的安装时的从侧面的漏泄电流。
实施例5
下面参照附图说明本发明的实施例5。
图11(a)是本发明实施例5中的导线框，其中有连接凸台部和其他凸台部的内导线部，该图表示在进行了使凸台部彼此间绝缘的加工后，包含导线框的四分之一的部的平面结构。
如图11(a)所示，实施例5中的导线框部70的结构如下，包括：框架部71；冲模垫部73，由在该框架部71的内侧作为连接支撑部的支撑导线部72支撑着它的四角，在它的上面保持着半导体元件；在在此，在框架部71和冲模垫部73之间配置的多个凸台部75。在此，在冲模垫部73的上面的中央部形成有凸部73a。
多个凸台部75中的一部由从框架部71延伸出来的连接支撑部74A支撑。剩下的部通过冲压等绝缘(孤立化)。
并且，多个凸台部75中的一部通过从连接支撑部74A形成的内导线部74B导通。
实施例5的导线框部70与在此之前的实施例同样，其第一特征是：框架部71和多个凸台部75由作为导线保持材料的粘附性胶带材料20保持着它们的底面(图11的背面)，绝缘的凸台部75不从导线框部70脱离。
并且，其第二特征为：凸台部75和位于该凸台部75之间的内导线部74B的剖面形状。
通常，虽然凸台部75彼此间在电上是孤立化的，但是根据半导体元件的规格，为了使一个凸台部75和其他的凸台部75处于相同电位，有时想设置内导线部74B。可是，当凸台部75间的间隔小时，就很难保证用于配置内导线部74B的空间。此时，例如，有必要把各凸台部75的直径变小，把内导线部74B的直径变小，可是，如果这样做，凸台部75与安装印刷电路板的接触面积减小，并且，内导线部74B的电阻变大。
在此，在实施例5中，如图11(b)的剖面图所示，内导线部74B设置在互相邻接的凸台部75之间，上面与凸台部75的顶面等高，并且下面比凸台部75的下面高
另一方面，在凸台部75与内导线部74B延伸的方向垂直的方向上的剖面形状，是与内导线部74B的侧面相对的侧面的上部宽度小的凸字形剖面。
因此，一边使凸台间的距离d1变小了，一边又能在两侧确保凸台部75的顶部和内导线部74B之间的距离即导线间距d2。另外，凸台间的距离d1也可以和导线间距d2同样。
如以上所述的那样，因为内导线部74B位于凸台部75的在侧面彼此的间隔大于下部的上部区域，所以不必减小凸台部75的直径，减小内导线部74B自身的直径，就能确保在凸台部75之间设置内导线部74B。
接着，说明实施例5中的导线框的制造方法。
首先，从以铜为主要成分的合金或铁和镍的合金构成的用于形成导线框的板状金属构件，通过例如，冲压或蚀刻，一体成形框架部71、位于该框架部71的内侧的冲模垫部73、与该冲模垫部73的周边部或框架部71连接的连接支撑部74A，形成导线框部70。
接着，通过从导线框部70的两面进行半蚀刻，从连接支撑部74A形成凸台部75和内导线部74B。
具体而言，遮盖互相邻接的凸台部75和位于其间的连接支撑部74A上的元件保持面(上面)，即在凸台部75上与连接支撑部74A并行的中央部和其间的连接支撑部74A，通过对于凸台部75的上面，蚀刻导线框部70的厚度的约二分之一，在各凸台部75之间形成有由连接支撑部74A构成的内导线部74B。
接着，遮盖凸台部75的底面，对于导线框部70的底面进行蚀刻，把各凸台部75以及内导线部74B分别分离，使导线框部70的凸台部75周围的上面与底面贯通。由此，形成有由互相邻接的各凸台部75的侧面和内导线部74B的侧面以及底面围成的剖面为Y字状的空隙。并且，在此对上面和底面进行的蚀刻不问顺序。
接着，在多个凸台部75和框架部71的底面一侧粘贴粘附性胶带材料20，通过粘附性胶带材料来保持多个凸台部75和框架部71。
然后，利用图3(c)或图4(c)所示的切断用冲头进行机械性切断，或利用蚀刻，对连接支撑部74A的至少一部分的在连接支撑部74A延伸的方向上互相邻接的各凸台部75之间以及凸台部75与冲模垫部73之间的区域，进行化学性去除，选择地使多个凸台部75或内导线部74B绝缘。
另外，在实施例5中，虽然对整个导线框部70的底面全面粘贴了粘附性胶带材料20，但并不局限于此。即，绝缘的(孤立化)多个凸台部75也可以由冲模垫部73或框架部71来保持，可以是上面，也可以是底面。但在上面上进行粘贴时，必须粘贴在对半导体元件的冲模焊接工序和引线接合工序不构成障碍的区域内。
并且，虽然用粘附性胶带材料20作为导线保持材料，但是也可以使用由铝构成的金属薄膜，而不用考虑它的绝缘性和导电性。
而且，为了得到实施例5中的使用了导线框部70的树脂密封型半导体装置，与实施例2的制造方法一样，可以依次进行冲压焊接工序、引线接合工序、密封工序以及分割工序。
根据本发明的导线框和其制造方法，由于多个内导线部由导线保持材料保持着框架部和它的上面或下面，所以无需用框架部支撑内导线部。因此，可以不必设置连接内导线部和框架部的连接支撑部，例如即使在框架部与冲模垫部之间设置3行以上的凸台，也不会妨碍框架部的小型化，所以从单层金属板就能比较容易地得到小型的、具有多行凸台结构的导线框。

Claims (37)

1.一种导线框，其特征在于：包括：
框架部；
配置在所述框架部的内侧，并在其上面保持半导体元件的冲模垫部；
配置在所述冲模垫部的周边部上，并在其下面具有凸部的多个内侧内导线部；
所述多个内导线部的至少一部分被绝缘，且孤立的所述内导线部的上面的周边的至少一部分向所述内导线部的下方以不超过所述凸部的顶面的程度垂下，
所述框架部和所述多个内导线部的上面或下面由导线保持材料来保持。
2.根据权利要求1所述的导线框，其特征在于：
所述冲模垫部在其下面具有凹部。
3.一种导线框，其特征在于：包括：
框架部；
配置在所述框架部的内侧，并在其上面保持半导体元件的冲模垫部；
配置在所述框架部与所述冲模垫部之间的内导线部；
所述框架部和所述内导线部的上面或下面由导线保持材料来保持；
所述内导线部具有：在下面上相互拉开间隔而设置的多个凸部；
在所述多个凸部的至少一部分凸部中，邻接的凸部彼此相互绝缘，在剩余部分中，邻接的凸部由连接支撑部来支撑，
被绝缘的所述各凸部的周边部的至少一部分以其前端部不超过所述凸部的顶面的程度向下方垂下。
4.根据权利要求3所述的导线框，其特征在于：
所述冲模垫部在其下面具有凹部。
5.一种导线框，其特征在于：包括：
框架部；
配置在所述框架部的内侧，并在其上面保持半导体元件的冲模垫部；
配置在所述框架部与所述冲模垫部之间的多个凸台部以及电连接该多个凸台部中的一部分的内导线部；
所述框架部和所述凸台部由导线保持材料保持着其上面或下面；
把所述内导线部设置在互相邻接的一组凸台部之间，使之在与其他凸台部连接的同时，上面与所述一组凸台部的顶面高度相同，且下面高于所述一组凸台部的的下面；
所述凸台部的与所述内导线延伸的方向垂直的方向上的剖面形状，是与所述内导线部的侧面相对的侧面上部的宽度较小的凸字形剖面。
6.一种导线框的制造方法，其特征在于：
包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部：框架部，由从该框架部的内侧延伸的连接支撑部所支撑的冲模垫部，与该冲模垫部的周边部连接的多个内侧内导线部，与所述框架部连接的多个外侧内导线部；
第二工序，即在所述多个内侧内导线部的与所述冲模垫部分别拉开间隔的部分和所述多个外侧内导线部的与所述导线框部分别拉开间隔的部分上，并且在所述冲模垫部的与元件保持面相反一侧的面上，形成凸部；
第三工序，即至少在所述多个内侧内导线部和所述框架部的元件保持面一侧或与该元件保持面相反一侧的面上，设置导线保持材料，据此，由所述导线保持材料来保持所述多个内侧内导线部和框架部；
第四工序，即去掉所述多个内侧内导线部中的至少一部分的所述凸部与所述冲模垫部之间的区域，据此，来选择性地使所述多个内侧内导线部与所述冲模垫部绝缘。
7.根据权利要求6所述的导线框制造方法，其特征在于：
在所述第二工序中，对所述多个内侧内导线部的凸部形成区域与所述冲模垫部之间的区域、以及所述多个外侧内导线部的凸部形成区域与所述框架部之间的区域的与元件保持面相反一侧的面进行蚀刻，据此，来形成所述凸部。
8.根据权利要求6所述的导线框制造方法，其特征在于：
在所述第二工序中，对所述多个内侧内导线部的凸部形成区域与冲模垫部之间的区域、以及所述多个外侧内导线部的凸部形成区域与所述框架部之间的区域的与元件保持面相反一侧的面进行冲压，据此，来形成所述凸部。
9.根据权利要求6～8中任意1项所述的导线框制造方法，其特征在于：
在所述第四工序中，使用切断部件切断所述凸部与所述冲模垫部之间的区域，据此，使所述凸部与所述冲模垫部绝缘。
10.根据权利要求9所述的导线框制造方法，其特征在于：
所述切断部件具有平行于所述凸部以及冲模垫部的上面的切断面。
11.一种导线框的制造方法，其特征在于：
包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部：框架部，由从该框架部的内侧延伸的第一连接支撑部所支撑的、同时由第二连接支撑部相互连接的多个内导线部以及冲模垫部；
第二工序，即在所述多个内导线部的与所述冲模垫部的元件保持面相反一侧的面上，拉开间隔来形成多个凸部；
第三工序，即通过在所述多个内导线部以及所述框架部的元件保持面或与该元件保持面相反一侧的面上设置导线保持材料，由所述导线保持材料来保持所述内导线部和所述框架部；
第四工序，即通过去掉所述多个内导线部的所述第二连接支撑部的至少一部分的相互邻接的所述凸部之间或相互邻接的所述凸部与冲模垫部之间的区域，来选择性地使所述多个内导线部绝缘。
12.根据权利要求11所述的导线框制造方法，其特征在于：
在所述第二工序中，对第二连接支撑部的凸部形成区域彼此之间或凸部形成区域与所述冲模垫部之间的区域上的与元件保持面相反一侧的面进行蚀刻，据此，来形成所述凸部。
13.根据权利要求11所述的导线框制造方法，其特征在于：在所述第二工序中，对所述第二连接支撑部的凸部形成区域彼此之间或凸部形成区域与所述冲模垫之间的区域上的与元件保持面相反一侧的面进行按压，据此，来形成凸部。
14.根据权利要求11～13中任意1项所述的导线框制造方法，其特征在于：
在所述第四工序中，利用切断部件切断所述第二连接支撑部的凸部彼此之间或所述凸部与所述冲模垫部之间的区域，据此，使所述凸部彼此之间或所述凸部与所述冲模垫部之间绝缘。
15.根据权利要求14所述的导线框制造方法，其特征在于：
所述切断部件具有平行于所述凸部以及冲模垫部的上面的切断面。
16.一种导线框的制造方法，其特征在于：
包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部，由从该框架部的内侧延伸的连接支撑部所支撑的、并且相互拉开间隔连接的多个凸台部，电连接该多个凸台部中的一部分的内导线部，具有元件保持面的冲模垫部；
第二工序，即在所述多个凸台部以及所述框架部的元件保持面一侧或与该元件保持面相反一侧的面上设置导线保持材料，据此，由所述导线保持材料来保持所述凸台部以及框架部；
第三工序，即至少去掉所述连接支撑部的互相邻接的凸台部之间的区域的一部分，据此，来选择性地使所述多个凸台部绝缘。
17.根据权利要求16所述的导线框制造方法，其特征在于：
所述第一工序包括以下所述工序：
遮盖互相邻接的凸台部和位于其间的连接支撑部上的元件保持面一侧，即所述凸台部的与所述连接支撑部并行的中央部部分和其间的所述连接支撑部，通过蚀刻所述凸台部的元件保持面一侧厚度的二分之一，在所述凸台部彼此之间，从所述连接支撑部形成内导线部的工序；
遮盖所述多个凸台部的与元件保持面相反一侧的面，对所述凸台部的与元件保持面相反一侧的面进行蚀刻，使所述凸台部彼此以及所述内导线部分别分离的工序。
18.一种树脂密封型半导体装置，其特征在于：包括：
冲模垫部；
被保持在所述冲模垫部上的半导体元件；
在所述冲模垫部的周边部，并且在所述冲模垫部与一个侧部之间，配置成3行以上阵列形状，并且至少使其中的一部分为孤立状态的多个内导线部；
把所述半导体元件、冲模垫部以及多个内导线部密封为一体，使该内导线部的所述冲模垫部的与元件保持面相反一侧的面露出来的封装树脂部；
所述冲模垫部以及多个内导线部是由同一金属板形成的，
所述多个内导线部，在下面上具有从所述密封树脂部露出其顶面的凸部，该凸部的周边部的至少一部分以其前端部不超过所述顶面的程度向下方垂下。
19.根据权利要求18所述的树脂密封型半导体装置，其特征在于：
所述冲模垫部在其下面上具有凹部。
20.根据权利要求18所述的树脂密封型半导体装置，其特征在于：
所述多个内导线部没有从所述密封树脂部的侧面露出来。
21.一种树脂密封型半导体装置，其特征在于：包括：
冲模垫部；
被保持在所述冲模垫部上的半导体元件；
被配置在所述冲模垫部的周边部上，并且至少其中的一部分是孤立状态的多个凸台部；
被配置在所述冲模垫部的周边部上，并且电连接所述多个凸台部中的一部分的多个内导线部；
把所述半导体元件、冲模垫部、多个凸台部以及内导线部密封为一体，并使与该凸台部上的冲模垫部的元件保持面相反的面露出的封装树脂部；
所述内导线部被设在互相邻接的一组凸台部之间，在连接其他凸台部的同时，其上面与所述一组凸台部的顶面等高，并且其下面高于所述一组凸台部的下面；
所述凸台部的与所述内导线部延伸方向垂直的方向上的剖面形状，是与所述内导线部的侧面相对的侧面上部的宽度较小的剖面凸字形。
22.一种树脂密封型半导体装置的制造方法，其特征在于：
包括以下所述工序：
第一工序，即从板状的金属构件来一体形成以下所述各部：框架部，由从该框架部的内侧延伸的连接支撑部分别支撑的多个冲模垫部，与所述各冲模垫部的周边部连接的多个内侧内导线部，与所述框架部连接的多个外侧内导线部；
第二工序，即在所述多个内侧内导线部的与所述各冲模垫部分别拉开间隔的部分以及所述多个外侧内导线部的与所述导线框部分别拉开间隔的部分上，并且在冲模垫部的与元件保持面相反一侧的面上，形成凸部；
第三工序，即至少在所述多个内侧内导线部以及所述框架部的元件保持面一侧或与该元件保持面相反一侧的面上，设置导线保持材料，据此，利用所述导线保持材料来保持所述多个内侧内导线部以及框架部；
第四工序，即去掉所述多个内侧内导线部的至少一部分中的所述凸部与所述各冲模垫部之间的区域，选择性地使所述多个内侧内导线部与所述各冲模垫部绝缘，据此，来形成带有导线保持材料的导线框；
第五工序，即在所述导线框的各冲模垫部的上面上，分别保持多个半导体元件；
第六工序，即利用金属细线分别电连接所述各半导体元件、绝缘的所述多个内侧内导线部以及所述多个外侧内导线部；
第七工序，即当所述导线保持材料被设置在所述导线框的元件保持面一侧上时，去掉设在元件保持面一侧上的导线保持材料；
第八工序，即利用密封用树脂材料来密封所述多个半导体元件、多个冲模垫部、多个内侧内导线部以及多个外侧内导线部，使所述内侧内导线部的各凸部以及外侧内导线部的各凸部的顶面露出来；
第九工序，即当所述导线保持材料被设在所述导线框的与元件保持面相反一侧的面上时，去掉设在与该元件保持面相反一侧的面上的导线保持材料；
第十工序，即把所述导线框分割成芯片形状，使其至少包含所述多个半导体元件中的一个。
23.根据权利要求22所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第二工序中，对所述多个内侧内导线部的凸部形成区域与所述各冲模垫部之间的区域、以及所述多个外侧内导线部的凸部形成区域与所述框架部之间的区域的与元件保持面相反一侧的面进行蚀刻，据此，来形成所述凸部。
24.根据权利要求22所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第二工序中，对所述多个内侧内导线部的凸部形成区域与所述各冲模垫部之间的区域、以及所述多个外侧内导线部的凸部形成区域与所述框架部之间的区域的与元件保持面相反一侧的面进行按压，据此，来形成所述凸部。
25.根据权利要求22～24中任意1项所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第四工序中，使用切断部件来切断所述凸部与所述冲模垫部之间的区域，据此，使所述凸部与所述冲模垫部绝缘。
26.根据权利要求25所述的树脂密封型半导体装置的制造方法，其特征在于：
所述切断部件具有平行于所述凸部以及冲模垫部的上面的切断面。
27.根据权利要求22～24中任意1项所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第七工序或所述第九工序中，利用化学溶解来去掉所述导线保持材料。
28.根据权利要求22～24中任意1项所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第十工序中，利用刻模刀片来切断所述导线框。
29.一种树脂密封型半导体装置的制造方法，其特征在于：
包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部：框架部，由从该框架部的内侧延伸的第一连接支撑部分别支撑的、并且由第二连接支撑部相互连接的多个内导线部以及多个冲模垫部；
第二工序，即在所述多个内导线部的与所述冲模垫部的元件保持面相反一侧的面上，拉开间隔形成多个凸部；
第三工序，即在所述多个内导线部和框架部的元件保持面或与该元件保持面相反一侧的面上设置导线保持材料，据此，由所述导线保持材料来保持所述内导线部以及框架部；
第四工序，即去掉所述多个内导线部的所述第二连接支撑部的至少一部分中的互相邻接的所述凸部之间的区域或互相邻接的所述凸部与冲模垫部之间的区域，选择性地使所述多个内侧内导线部绝缘，据此，来形成带有导线保持材料的导线框。
第五工序，即在所述导线框的各冲模垫部的上面上，分别保持多个半导体元件；
第六工序，即利用金属细线分别电连接所述各半导体元件和绝缘的所述多个内导线部；
第七工序，即当所述导线保持材料被设置在所述导线框的元件保持面一侧上时，去掉设在元件保持面一侧上的导线保持材料；
第八工序，即利用密封用树脂材料来密封所述多个半导体元件、多个冲模垫部以及多个内导线部，使所述内导线部的各凸部顶面露出来；
第九工序，即当所述导线保持材料被设置在所述导线框的与元件保持面相反一侧的面上时，去掉设在与该元件保持面相反一侧的面上的导线保持材料；
第十工序，即把所述导线框分割成芯片形状，使其至少包含所述多个半导体元件中的一个。
30.根据权利要求29所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第二工序中，对所述第二连接支撑部的凸部形成区域彼此之间的区域或凸部形成区域与所述冲模垫部之间的区域上的与元件保持面相反一侧的面进行蚀刻，据此，来形成所述凸部。
31.根据权利要求29所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第二工序中，对所述第二连接支撑部的凸部形成区域彼此之间的区域或凸部形成区域与所述冲模垫部之间的区域上的与元件保持面相反一侧的面进行按压，据此，来形成所述凸部。
32.根据权利要求29～31中任意1项所述的树脂密封型半导体装置的制造方法，其特征在于：
在第四工序中，使用切断部件切断所述第二连接支撑部的凸部彼此之间或所述凸部与所述冲模垫部之间的区域，据此，使所述凸部彼此之间或所述凸部与所述冲模垫部之间绝缘。
33.根据权利要求32所述的树脂密封型半导体装置的制造方法，其特征在于：
所述切断部件具有平行于所述凸部以及冲模垫部的上面的切断面。
34.根据权利要求29～31中任意1项所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第七工序或所述第九工序中，利用化学溶解来去掉所述导线保持材料。
35.根据权利要求29～31中任意1项所述的树脂密封型半导体装置的制造方法，其特征在于：
在所述第十工序中，利用刻模刀片来切断所述导线框。
36.一种树脂密封型半导体装置的制造方法，其特征在于：
包括以下所述工序：
第一工序，即从板状金属构件来一体形成以下所述各部分：框架部，由从该框架部的内侧延伸的连接支撑部所支撑的、并且相互拉开间隔连接的多个凸台部以及电连接该多个凸台部中的一部分的内导线部，具有元件保持面的冲模垫部；
第二工序，即在所述多个凸台部以及所述框架部的元件保持面或与该元件保持面相反一侧的面上，设置导线保持材料，据此，由所述导线保持材料来保持所述凸台部以及框架部；
第三工序，即去掉所述连接支撑部上的互相邻接的凸台部彼此之间的区域的至少一部分，选择性地使所述多个凸台部绝缘，据此，来形成带有导线保持材料的导线框；
第四工序，即在所述导线框的各冲模垫部的上面上，分别保持多个半导体元件；
第五工序，即利用金属细线分别电连接所述各半导体元件和绝缘的所述多个内导线部；
第六工序，即当所述导线保持材料被设置在所述导线框的元件保持面一侧上时，去掉设在元件保持面上的导线保持材料；
第七工序，即利用密封用树脂材料来密封所述多个半导体元件、多个冲模垫部和多个内导线部，使所述内导线部的各凸部顶面露出来；
第八工序，即当所述导线保持材料被设置在所述导线框的与元件保持面相反一侧的面上时，去掉设在与该元件保持面相反一侧的面上的导线保持材料；
第九工序，即把所述导线框分割成芯片形状，使其至少包含所述多个半导体元件中的一个。
37.根据权利要求36所述的树脂密封型半导体装置的制造方法，其特征在于：
所述第一工序包含以下所述工序：
遮盖互相邻接的各凸台部以及置位于其间的连接支撑部的元件保持面一侧，即在所述各凸台部的与所述连接支撑部并行的中央部部分以及其间的所述连接支撑部；蚀刻所述凸台部的元件保持面一侧厚度的二分之一，据此，在所述各凸台部之间，从所述连接支撑部形成内导线部的工序；
遮盖所述多个凸台部的与元件保持面相反一侧的面，对所述凸台部的与元件保持面相反一侧的面进行蚀刻，分别使所述各凸台部以及所述内导线部分离的工序。
CNB011349158A 2001-02-14 2001-11-14 导线框、使用该导线框的半导体装置及其制造方法 Expired - Fee Related CN1260814C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP037496/2001 2001-02-14
JP037484/2001 2001-02-14
JP2001037484A JP3500361B2 (ja) 2001-02-14 2001-02-14 リードフレーム及びその製造方法
JP2001037496A JP3500362B2 (ja) 2001-02-14 2001-02-14 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1369911A CN1369911A (zh) 2002-09-18
CN1260814C true CN1260814C (zh) 2006-06-21

Family

ID=26609401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011349158A Expired - Fee Related CN1260814C (zh) 2001-02-14 2001-11-14 导线框、使用该导线框的半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US6720207B2 (zh)
EP (1) EP1235272B1 (zh)
KR (1) KR100557028B1 (zh)
CN (1) CN1260814C (zh)
TW (1) TWI270966B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
KR20040030283A (ko) * 2002-09-05 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임 및 그 제조 방법
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
JP2005093494A (ja) * 2003-09-12 2005-04-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4079874B2 (ja) * 2003-12-25 2008-04-23 沖電気工業株式会社 半導体装置の製造方法
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
KR101070890B1 (ko) * 2004-04-16 2011-10-06 삼성테크윈 주식회사 다열리드형 반도체 팩키지 제조 방법
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
KR100726774B1 (ko) * 2005-07-22 2007-06-11 삼성테크윈 주식회사 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지
US7301225B2 (en) * 2006-02-28 2007-11-27 Freescale Semiconductor, Inc. Multi-row lead frame
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof
US8125077B2 (en) 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
CN101414565B (zh) * 2007-10-16 2012-07-04 飞思卡尔半导体（中国）有限公司 形成预成型引线框的方法
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8492883B2 (en) * 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8089145B1 (en) * 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US7986048B2 (en) * 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5178648B2 (ja) * 2009-06-30 2013-04-10 キヤノン株式会社 パッケージの製造方法、及び半導体装置
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
KR20120093679A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP5873998B2 (ja) * 2011-02-15 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
CN108583018B (zh) * 2013-10-28 2019-11-15 惠普发展公司有限责任合伙企业 以低轮廓封装体封装键合线的方法
US20150206829A1 (en) * 2014-01-17 2015-07-23 Yin Kheng Au Semiconductor package with interior leads
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5532905A (en) * 1994-07-19 1996-07-02 Analog Devices, Inc. Thermally enhanced leadframe for packages that utilize a large number of leads
JPH098206A (ja) 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
US5977615A (en) * 1996-12-24 1999-11-02 Matsushita Electronics Corporation Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US5834837A (en) * 1997-01-03 1998-11-10 Lg Semicon Co., Ltd. Semiconductor package having leads with step-shaped dimples
JPH10200010A (ja) 1997-01-10 1998-07-31 Dainippon Printing Co Ltd 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JPH10270623A (ja) 1997-03-24 1998-10-09 Sumitomo Metal Mining Co Ltd ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JPH11312749A (ja) 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3478139B2 (ja) * 1998-09-02 2003-12-15 松下電器産業株式会社 リードフレームの製造方法
JP3436159B2 (ja) * 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP3449266B2 (ja) 1998-12-18 2003-09-22 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP2000223611A (ja) 1999-01-27 2000-08-11 Toppan Printing Co Ltd Ｂｇａ用リードフレーム
JP3046024B1 (ja) * 1999-04-23 2000-05-29 松下電子工業株式会社 リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2001345413A (ja) 2000-05-31 2001-12-14 Toshiba Corp リードフレーム及びそれを用いた半導体装置
JP2001345411A (ja) 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
JP3565149B2 (ja) 2000-08-31 2004-09-15 松下電器産業株式会社 リードフレーム

Also Published As

Publication number Publication date
US6720207B2 (en) 2004-04-13
CN1369911A (zh) 2002-09-18
US6984880B2 (en) 2006-01-10
KR100557028B1 (ko) 2006-03-03
EP1235272B1 (en) 2011-11-16
US20020109214A1 (en) 2002-08-15
TWI270966B (en) 2007-01-11
KR20020067428A (ko) 2002-08-22
EP1235272A2 (en) 2002-08-28
EP1235272A3 (en) 2006-04-26
US20040094829A1 (en) 2004-05-20

Similar Documents

Publication Publication Date Title
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN1190840C (zh) 半导体装置用引线框架
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1244139C (zh) 半导体器件和半导体组件
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1241244C (zh) 半导体元件的安装方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1237610C (zh) 板状体及半导体装置的制造方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1495893A (zh) 半导体器件及其制造方法
CN1343086A (zh) 电路装置及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1677666A (zh) 半导体器件
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1893051A (zh) 半导体器件
CN1351376A (zh) 半导体模块及其制造方法
CN1251943A (zh) 连接端凸点架及其制造方法
CN1694248A (zh) 半导体器件及其制造方法
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1111906C (zh) 塑料封装的半导体器件及其制造方法
CN1518099A (zh) 引线框架及其制造方法和使用引线框架的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170526

Address after: Delaware

Patentee after: III Holding 12 limited liability company

Address before: Japan Osaka

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20181114

CF01 Termination of patent right due to non-payment of annual fee