JP3565149B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP3565149B2 JP3565149B2 JP2000262898A JP2000262898A JP3565149B2 JP 3565149 B2 JP3565149 B2 JP 3565149B2 JP 2000262898 A JP2000262898 A JP 2000262898A JP 2000262898 A JP2000262898 A JP 2000262898A JP 3565149 B2 JP3565149 B2 JP 3565149B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- die pad
- lead frame
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路の実装に用いられるリードフレームに関し、特に多ピンリードを有するＢＧＡ形態のリードフレームに関する。
【０００２】
【従来の技術】
近年の半導体装置は小型化、薄型化、多ピン化及び高密度化がより一層要求されるのに伴い、これらの半導体装置に用いられるパッケージ形態はＱＦＰ（クワッド・フラット・パッケージ）型やＴＣＰ（テープ・キャリア・パッケージ）からバンプ電極をエリアアレイ状に配置したＢＧＡ（ボール・グリッド・アレイ）を使ったＣＳＰ（チップ・サイズ・パッケージ）として大きく市場に展開されようとしている。
【０００３】
これらのパッケージを構成しているリードフレームも多ピン化、狭ピッチ化が進んでおり、リードピン数が３００ピン以上、リード間のピッチが２００μｍ以下のリードフレームも実用化されている。また、半導体素子の高速化に伴い、高い電気伝導度を有する銅合金系の金属材料の使用も年々増加している。
【０００４】
リードフレームの製造方法としては、金型による打ち抜きプレス法や塩化第二鉄液等のエッチング液を用いたエッチング法の二つに大別される。
エッチング法は打ち抜きプレス法と比較して微細加工性に優れ、高価である金型を使用しないため、多品種少量の製造にも適しており、製品の多様化が進む昨今の状況に置いて広く採用されている方法である。
【０００５】
エッチング法は微細加工性に優れた加工法であるが、その加工能力にも限界があり、レジストパターン寸法やエッチング条件の最適化を行っても、リード間のピッチはリードフレームを形成している金属基材の板厚以下には加工できないとされている。金属基材の板厚はリードフレームの強度を確保するため、ある程度の厚さが必要で１００μｍ以下での使用は難しく、実際的には１２５μｍ以上で使用されている。
【０００６】
このような状況で、ＢＧＡ形態のリードフレームは外部接続端子以外のリード裏面をハーフエッチングすることで薄肉化して、外部接続端子を形成し、ファインピッチに対応している。
しかし、現状のＢＧＡ形態のリードフレームは外枠（パッケージ外周側）からのみリードを出しているため、外部接続端子間を通るリードの本数で外部接続端子数、外部接続端子ピッチが限定されてしまう。例えば、外部接続端子ピッチが０．８ｍｍ、外部接続端子径が０．３ｍｍの場合外枠に近い最外周の外部接続端子間を通るリードは２本、外部接続端子ピッチが０．６５ｍｍ、外部接続端子径が０．３ｍｍの場合外枠に近い最外周の外部接続端子間を通るリードは１本となる。従って、外部接続端子ピッチが０．８ｍｍでは３列の外部接続端子配列、外部接続端子ピッチが０．６５ｍｍでは２列の外部接続端子配列が限度となってしまい、リードの多ピン化に対し障害になっている。
【０００７】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、高密度実装に対応した信頼性の高いＢＧＡ形態のリードフレームを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を達成するために、まず、請求項１においては、ＩＣチップ搭載用のダイパッドと、前記ダイパッドを吊る吊りリードと、枠体と、前記ダイパッド周辺に配置されたランド状の外部接続端子とを有するリードフレームであって、前記枠体は外枠及び前記ダイパッド周辺に形成された薄肉化された内枠からなり、薄肉化された第１のリードが、前記内枠に連結されるとともに前記外枠から分離され、薄肉化された第２のリードが、前記外枠に連結されるとともに前記内枠から分離され、前記外部接続端子は前記第１のリード、前記第２のリード及び薄肉化された前記吊りリードに形成され、前記吊りリードは前記外枠及び前記内枠に連結されており、前記内枠は前記ダイパッドもしくは前記吊りリードの一方と連結されていることを特徴としたリードフレームとしたものである。
【０００９】
また、請求項２においては、前記第１のリードに形成された前記外部接続端子、前記吊りリードの一部及び前記ダイパッドの周辺部をテープで固定した後、前記内枠を打ち抜くことで、前記第１のリードに形成された前記外部接続端子と前記ダイパッドとの電気的接続を解除することを特徴とするリードフレームとしたものである。
【００１０】
さらにまた、請求項３においては、前記第１のリード、前記第２のリード、前記吊りリード及び前記内枠の薄肉部、前記ダイパッド周辺に設けられたスリット及び開口部に樹脂を埋め込んだ後、前記内枠を除去することを特徴とするリードフレームとしたものである。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図１は本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た平面図を、図２は本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た平面図を、図３（ａ）は本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た部分平面図を、図３（ｂ）は図３（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図４（ａ）は本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た部分平面図を、図４（ｂ）は図４（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図５（ａ）は本発明の請求項２に記載のリードフレームの中間状態を一方の面から見た部分平面図を、図５（ｂ）は図５（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図６（ａ）は本発明の請求項２に記載のリードフレームの一実施例を一方の面から見た部分平面図を、図６（ｂ）は図６（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図７（ａ）は本発明の請求項３に記載のリードフレームの中間状態を一方の面から見た部分平面図を、図７（ｂ）は図７（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図８（ａ）は本発明の請求項３に記載のリードフレームの一実施例を一方の面から見た部分平面図を、図８（ｂ）は図８（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図をそれぞれ示す。
図２及び図４中黒塗り部がフルメタルの部位、ハッチ部が薄肉部を示す。
【００１２】
本発明の請求項１に記載のリードフレーム１００は図１及び図２に示すように、ＩＣチップ搭載用のダイパッド５１と、外枠２１と、薄肉化された内枠３１と、薄肉化されたリード１１と、薄肉化された吊りリード１２と、外部接続端子４１と、ダイパッド５１の周辺に形成されたスリット６１とから構成されており、一部の外部接続端子４１は薄肉化されたリード１１にて外枠２１に、その他の外部接続端子４１は薄肉化されたリード１１にて薄肉化された内枠３１にそれぞれ連結されており、外枠２１と薄肉化された内枠３１に連結された吊りリード１２にも外部接続端子４１が設けられている。
このような構成にすることによりリード１１を外枠２１に必ずしも連結する必要がないため、外部接続端子４１及びリード１１を外枠２１とダイパッド５１間の限られた領域に効率よく配置でき、ＢＧＡタイプのリードフレームの多ピン化に対応できるようにしたものである。
【００１３】
図３（ａ）〜（ｂ）及び図４（ａ）〜（ｂ）の部分平面図及び部分断面図を用いて詳細に説明する。
外枠２１、外部接続端子４１及びダイパッド５１はフルメタルで形成されており、リード１１、吊りリード１２及び内枠３１はハーフエッチングで薄肉化されている（図４（ａ）及び（ｂ）参照）。ダイパッド５１の周辺には内枠３１との間にスリット６１が形成されており、後記するテープ固定打ち抜き法及び樹脂埋め込みむしり法で内枠３１を除去し易いようにするためである。また、スリット６１によりフルメタル部であるダイパッド５１と薄肉部である内枠３１とを完全に区分けしたことで、打ち抜きの際のダイパッド５１周辺にバリが発生するのを防止している。
ダイパッド５１の一方の面に溝５２が形成されており、これはＩＣチップ等をダイパッド５２に導電接着剤等で接着する際に接着剤の食いつきを良くするために設けられているものである（図３（ａ）及び（ｂ）参照）。
【００１４】
本発明の請求項２に記載のリードフレーム２００は内枠３１がテープ固定打ち抜き法で除去されたリードフレームである（図６（ａ）及び（ｂ）参照）。
まず、リードフレーム１００の内枠３１に連結された外部接続端子４１、内枠３１及びダイパッド５１の周辺部の一方の面を接着剤付きのテープ７１で固定したリードフレーム２００’を作製する（図５（ａ）及び（ｂ）参照）。
次に、リードフレーム２００’のテープ７１及び内枠３１を金型等で打ち抜き、外部接続端子４１とダイパッド５１との電気的的接続を解除したリードフレーム２００を得る（図６（ａ）及び（ｂ）参照）。
ここで、残留テープ７１ａがリードフレーム上に残るが、そのままの状態で半導体実装が行われる。
【００１５】
本発明の請求項３に記載のリードフレーム３００は内枠３１が樹脂埋め込みむしり法で除去されたリードフレームである（図８（ａ）及び（ｂ）参照）。
まず、リードフレーム１００のリード１１、吊りリード１２及び内枠３１の薄肉部、ダイパッド５１の周辺部に設けられたスリット６１及び開口部に樹脂８１を埋め込んだリードフレーム３００’を作製する（図７（ａ）及び（ｂ）参照）。
次に、リードフレーム３００’の内枠３１を物理的にむしり取って、外部接続端子４１とダイパッド５１との電気的的接続を解除したリードフレーム３００を得る（図８（ａ）及び（ｂ）参照）。
なお、むしり取りを容易にするために、むしり取り部と残す部位との境界にむしり線を形成しても良い。
【００１６】
【発明の効果】
上記したように、外部接続端子を有するＢＧＡタイプのリードフレームにおいて、ダイパッドの周辺部に薄肉化された内枠を設け、外部接続端子及びリードの一部を内枠に連結することにより、外部接続端子及びリードを限られた領域に効率よく配置でき、ＢＧＡタイプのリードフレームの多ピン化に対応でき、信頼性の高いリードフレームを提供できる。
さらに、内枠はテープ固定打ち抜き法及び樹脂埋め込みむしり法で容易に除去でき、高密度実装に対応したＢＧＡタイプのリードフレームを提供できる。
【図面の簡単な説明】
【図１】本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た平面図である。
【図２】本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た平面図である。
【図３】（ａ）は、本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た部分平面図である。（ｂ）は（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図４】（ａ）は、本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た部分平面図である。（ｂ）は（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図５】（ａ）は、本発明の請求項２に記載のリードフレームの中間状態を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図６】（ａ）は、本発明の請求項２に記載のリードフレームの一実施例を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図７】（ａ）は、本発明の請求項３に記載のリードフレームの中間状態を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図８】（ａ）は、本発明の請求項３に記載のリードフレームの一実施例を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【符号の説明】
１１……リード
１２……吊りリード
２１……外枠
３１……内枠
４１……外部接続端子
５１……ダイパッド
５２……溝
６１……スリット
７１……テープ
７１ａ……残留テープ
８１……樹脂
１００、２００、３００……リードフレーム
２００’、３００’……中間状態のリードフレーム
【発明の属する技術分野】
本発明は半導体集積回路の実装に用いられるリードフレームに関し、特に多ピンリードを有するＢＧＡ形態のリードフレームに関する。
【０００２】
【従来の技術】
近年の半導体装置は小型化、薄型化、多ピン化及び高密度化がより一層要求されるのに伴い、これらの半導体装置に用いられるパッケージ形態はＱＦＰ（クワッド・フラット・パッケージ）型やＴＣＰ（テープ・キャリア・パッケージ）からバンプ電極をエリアアレイ状に配置したＢＧＡ（ボール・グリッド・アレイ）を使ったＣＳＰ（チップ・サイズ・パッケージ）として大きく市場に展開されようとしている。
【０００３】
これらのパッケージを構成しているリードフレームも多ピン化、狭ピッチ化が進んでおり、リードピン数が３００ピン以上、リード間のピッチが２００μｍ以下のリードフレームも実用化されている。また、半導体素子の高速化に伴い、高い電気伝導度を有する銅合金系の金属材料の使用も年々増加している。
【０００４】
リードフレームの製造方法としては、金型による打ち抜きプレス法や塩化第二鉄液等のエッチング液を用いたエッチング法の二つに大別される。
エッチング法は打ち抜きプレス法と比較して微細加工性に優れ、高価である金型を使用しないため、多品種少量の製造にも適しており、製品の多様化が進む昨今の状況に置いて広く採用されている方法である。
【０００５】
エッチング法は微細加工性に優れた加工法であるが、その加工能力にも限界があり、レジストパターン寸法やエッチング条件の最適化を行っても、リード間のピッチはリードフレームを形成している金属基材の板厚以下には加工できないとされている。金属基材の板厚はリードフレームの強度を確保するため、ある程度の厚さが必要で１００μｍ以下での使用は難しく、実際的には１２５μｍ以上で使用されている。
【０００６】
このような状況で、ＢＧＡ形態のリードフレームは外部接続端子以外のリード裏面をハーフエッチングすることで薄肉化して、外部接続端子を形成し、ファインピッチに対応している。
しかし、現状のＢＧＡ形態のリードフレームは外枠（パッケージ外周側）からのみリードを出しているため、外部接続端子間を通るリードの本数で外部接続端子数、外部接続端子ピッチが限定されてしまう。例えば、外部接続端子ピッチが０．８ｍｍ、外部接続端子径が０．３ｍｍの場合外枠に近い最外周の外部接続端子間を通るリードは２本、外部接続端子ピッチが０．６５ｍｍ、外部接続端子径が０．３ｍｍの場合外枠に近い最外周の外部接続端子間を通るリードは１本となる。従って、外部接続端子ピッチが０．８ｍｍでは３列の外部接続端子配列、外部接続端子ピッチが０．６５ｍｍでは２列の外部接続端子配列が限度となってしまい、リードの多ピン化に対し障害になっている。
【０００７】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、高密度実装に対応した信頼性の高いＢＧＡ形態のリードフレームを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を達成するために、まず、請求項１においては、ＩＣチップ搭載用のダイパッドと、前記ダイパッドを吊る吊りリードと、枠体と、前記ダイパッド周辺に配置されたランド状の外部接続端子とを有するリードフレームであって、前記枠体は外枠及び前記ダイパッド周辺に形成された薄肉化された内枠からなり、薄肉化された第１のリードが、前記内枠に連結されるとともに前記外枠から分離され、薄肉化された第２のリードが、前記外枠に連結されるとともに前記内枠から分離され、前記外部接続端子は前記第１のリード、前記第２のリード及び薄肉化された前記吊りリードに形成され、前記吊りリードは前記外枠及び前記内枠に連結されており、前記内枠は前記ダイパッドもしくは前記吊りリードの一方と連結されていることを特徴としたリードフレームとしたものである。
【０００９】
また、請求項２においては、前記第１のリードに形成された前記外部接続端子、前記吊りリードの一部及び前記ダイパッドの周辺部をテープで固定した後、前記内枠を打ち抜くことで、前記第１のリードに形成された前記外部接続端子と前記ダイパッドとの電気的接続を解除することを特徴とするリードフレームとしたものである。
【００１０】
さらにまた、請求項３においては、前記第１のリード、前記第２のリード、前記吊りリード及び前記内枠の薄肉部、前記ダイパッド周辺に設けられたスリット及び開口部に樹脂を埋め込んだ後、前記内枠を除去することを特徴とするリードフレームとしたものである。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図１は本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た平面図を、図２は本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た平面図を、図３（ａ）は本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た部分平面図を、図３（ｂ）は図３（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図４（ａ）は本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た部分平面図を、図４（ｂ）は図４（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図５（ａ）は本発明の請求項２に記載のリードフレームの中間状態を一方の面から見た部分平面図を、図５（ｂ）は図５（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図６（ａ）は本発明の請求項２に記載のリードフレームの一実施例を一方の面から見た部分平面図を、図６（ｂ）は図６（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図７（ａ）は本発明の請求項３に記載のリードフレームの中間状態を一方の面から見た部分平面図を、図７（ｂ）は図７（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図を、図８（ａ）は本発明の請求項３に記載のリードフレームの一実施例を一方の面から見た部分平面図を、図８（ｂ）は図８（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図をそれぞれ示す。
図２及び図４中黒塗り部がフルメタルの部位、ハッチ部が薄肉部を示す。
【００１２】
本発明の請求項１に記載のリードフレーム１００は図１及び図２に示すように、ＩＣチップ搭載用のダイパッド５１と、外枠２１と、薄肉化された内枠３１と、薄肉化されたリード１１と、薄肉化された吊りリード１２と、外部接続端子４１と、ダイパッド５１の周辺に形成されたスリット６１とから構成されており、一部の外部接続端子４１は薄肉化されたリード１１にて外枠２１に、その他の外部接続端子４１は薄肉化されたリード１１にて薄肉化された内枠３１にそれぞれ連結されており、外枠２１と薄肉化された内枠３１に連結された吊りリード１２にも外部接続端子４１が設けられている。
このような構成にすることによりリード１１を外枠２１に必ずしも連結する必要がないため、外部接続端子４１及びリード１１を外枠２１とダイパッド５１間の限られた領域に効率よく配置でき、ＢＧＡタイプのリードフレームの多ピン化に対応できるようにしたものである。
【００１３】
図３（ａ）〜（ｂ）及び図４（ａ）〜（ｂ）の部分平面図及び部分断面図を用いて詳細に説明する。
外枠２１、外部接続端子４１及びダイパッド５１はフルメタルで形成されており、リード１１、吊りリード１２及び内枠３１はハーフエッチングで薄肉化されている（図４（ａ）及び（ｂ）参照）。ダイパッド５１の周辺には内枠３１との間にスリット６１が形成されており、後記するテープ固定打ち抜き法及び樹脂埋め込みむしり法で内枠３１を除去し易いようにするためである。また、スリット６１によりフルメタル部であるダイパッド５１と薄肉部である内枠３１とを完全に区分けしたことで、打ち抜きの際のダイパッド５１周辺にバリが発生するのを防止している。
ダイパッド５１の一方の面に溝５２が形成されており、これはＩＣチップ等をダイパッド５２に導電接着剤等で接着する際に接着剤の食いつきを良くするために設けられているものである（図３（ａ）及び（ｂ）参照）。
【００１４】
本発明の請求項２に記載のリードフレーム２００は内枠３１がテープ固定打ち抜き法で除去されたリードフレームである（図６（ａ）及び（ｂ）参照）。
まず、リードフレーム１００の内枠３１に連結された外部接続端子４１、内枠３１及びダイパッド５１の周辺部の一方の面を接着剤付きのテープ７１で固定したリードフレーム２００’を作製する（図５（ａ）及び（ｂ）参照）。
次に、リードフレーム２００’のテープ７１及び内枠３１を金型等で打ち抜き、外部接続端子４１とダイパッド５１との電気的的接続を解除したリードフレーム２００を得る（図６（ａ）及び（ｂ）参照）。
ここで、残留テープ７１ａがリードフレーム上に残るが、そのままの状態で半導体実装が行われる。
【００１５】
本発明の請求項３に記載のリードフレーム３００は内枠３１が樹脂埋め込みむしり法で除去されたリードフレームである（図８（ａ）及び（ｂ）参照）。
まず、リードフレーム１００のリード１１、吊りリード１２及び内枠３１の薄肉部、ダイパッド５１の周辺部に設けられたスリット６１及び開口部に樹脂８１を埋め込んだリードフレーム３００’を作製する（図７（ａ）及び（ｂ）参照）。
次に、リードフレーム３００’の内枠３１を物理的にむしり取って、外部接続端子４１とダイパッド５１との電気的的接続を解除したリードフレーム３００を得る（図８（ａ）及び（ｂ）参照）。
なお、むしり取りを容易にするために、むしり取り部と残す部位との境界にむしり線を形成しても良い。
【００１６】
【発明の効果】
上記したように、外部接続端子を有するＢＧＡタイプのリードフレームにおいて、ダイパッドの周辺部に薄肉化された内枠を設け、外部接続端子及びリードの一部を内枠に連結することにより、外部接続端子及びリードを限られた領域に効率よく配置でき、ＢＧＡタイプのリードフレームの多ピン化に対応でき、信頼性の高いリードフレームを提供できる。
さらに、内枠はテープ固定打ち抜き法及び樹脂埋め込みむしり法で容易に除去でき、高密度実装に対応したＢＧＡタイプのリードフレームを提供できる。
【図面の簡単な説明】
【図１】本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た平面図である。
【図２】本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た平面図である。
【図３】（ａ）は、本発明の請求項１に記載のリードフレームの一実施例を一方の面から見た部分平面図である。（ｂ）は（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図４】（ａ）は、本発明の請求項１に記載のリードフレームの一実施例を他方の面から見た部分平面図である。（ｂ）は（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図５】（ａ）は、本発明の請求項２に記載のリードフレームの中間状態を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図６】（ａ）は、本発明の請求項２に記載のリードフレームの一実施例を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図７】（ａ）は、本発明の請求項３に記載のリードフレームの中間状態を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【図８】（ａ）は、本発明の請求項３に記載のリードフレームの一実施例を一方の面から見た部分平面図である。（ｂ）は、（ａ）の部分平面図をＡ−Ａ線で切断した部分断面図である。
【符号の説明】
１１……リード
１２……吊りリード
２１……外枠
３１……内枠
４１……外部接続端子
５１……ダイパッド
５２……溝
６１……スリット
７１……テープ
７１ａ……残留テープ
８１……樹脂
１００、２００、３００……リードフレーム
２００’、３００’……中間状態のリードフレーム
Claims (3)
- ＩＣチップ搭載用のダイパッドと、前記ダイパッドを吊る吊りリードと、枠体と、前記ダイパッド周辺に配置されたランド状の外部接続端子とを有するリードフレームであって、前記枠体は外枠及び前記ダイパッド周辺に形成された薄肉化された内枠からなり、薄肉化された第１のリードが、前記内枠に連結されるとともに前記外枠から分離され、薄肉化された第２のリードが、前記外枠に連結されるとともに前記内枠から分離され、前記外部接続端子は前記第１のリード、前記第２のリード及び薄肉化された前記吊りリードに形成され、前記吊りリードは前記外枠及び前記内枠に連結されており、前記内枠は前記ダイパッドもしくは前記吊りリードの一方と連結されていることを特徴とするリードフレーム。
- 前記第１のリードに形成された前記外部接続端子、前記吊りリードの一部及び前記ダイパッドの周辺部をテープで固定した後、前記内枠を打ち抜くことで、前記第１のリードに形成された前記外部接続端子と前記ダイパッドとの電気的接続を解除することを特徴とする請求項１に記載のリードフレーム。
- 前記第１のリード、前記第２のリード、前記吊りリード及び前記内枠の薄肉部、前記ダイパッド周辺に設けられたスリット及び開口部に樹脂を埋め込んだ後、前記内枠を除去することを特徴とする請求項１に記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262898A JP3565149B2 (ja) | 2000-08-31 | 2000-08-31 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262898A JP3565149B2 (ja) | 2000-08-31 | 2000-08-31 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076232A JP2002076232A (ja) | 2002-03-15 |
| JP3565149B2 true JP3565149B2 (ja) | 2004-09-15 |
Family
ID=18750510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000262898A Expired - Fee Related JP3565149B2 (ja) | 2000-08-31 | 2000-08-31 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565149B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720207B2 (en) | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
| JP4248528B2 (ja) * | 2002-10-24 | 2009-04-02 | パナソニック株式会社 | リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法 |
| KR100726774B1 (ko) | 2005-07-22 | 2007-06-11 | 삼성테크윈 주식회사 | 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지 |
| JP4698387B2 (ja) * | 2005-11-04 | 2011-06-08 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| WO2024106469A1 (ja) * | 2022-11-16 | 2024-05-23 | 大日本印刷株式会社 | リードフレーム及びその製造方法 |
-
2000
- 2000-08-31 JP JP2000262898A patent/JP3565149B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076232A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7112875B1 (en) | Secure digital memory card using land grid array structure | |
| KR100557028B1 (ko) | 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법 | |
| US7087461B2 (en) | Process and lead frame for making leadless semiconductor packages | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| US5250841A (en) | Semiconductor device with test-only leads | |
| US20020030289A1 (en) | Wire arrayed chip size package and fabrication method thereof | |
| US20110163430A1 (en) | Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20070099344A1 (en) | Ultrathin leadframe BGA circuit package | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
| JP3565149B2 (ja) | リードフレーム | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP3500362B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| US20010001069A1 (en) | Metal stud array packaging | |
| JP2002093986A (ja) | リードフレーム | |
| JP3503502B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2000223611A (ja) | Ｂｇａ用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |