KR100557028B1 - 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법 - Google Patents

리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법 Download PDF

Info

Publication number
KR100557028B1
KR100557028B1 KR20020007824A KR20020007824A KR100557028B1 KR 100557028 B1 KR100557028 B1 KR 100557028B1 KR 20020007824 A KR20020007824 A KR 20020007824A KR 20020007824 A KR20020007824 A KR 20020007824A KR 100557028 B1 KR100557028 B1 KR 100557028B1
Authority
KR
South Korea
Prior art keywords
portions
lead
die pad
convex
frame
Prior art date
Application number
KR20020007824A
Other languages
English (en)
Other versions
KR20020067428A (ko
Inventor
미나미오마사노리
가와이후미히코
오히로마사히코
고이치마사노리
사토요시노리
오가아키라
후쿠다도시유키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001037496A external-priority patent/JP3500362B2/ja
Priority claimed from JP2001037484A external-priority patent/JP3500361B2/ja
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020067428A publication Critical patent/KR20020067428A/ko
Application granted granted Critical
Publication of KR100557028B1 publication Critical patent/KR100557028B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

단층의 금속판으로부터 다열구성의 랜드(land), 특히 3열 이상의 랜드를 갖는 리드프레임을 소형이면서 용이하게 얻을 수 있게 하는 것을 목적으로 한다.
리드프레임(10)은 프레임테두리부(11)와, 프레임테두리부(11)와 내측 이너리드부(14A)와의 사이에 배치되어 프레임테두리부(11)로부터 내측으로 연장되는 동시에 다이패드부(13)의 하면에 볼록부(14a)를 갖는 복수의 외측 이너리드부(14B)를 구비하고 있다. 다이패드부(13)와 내측 이너리드부(14A)와의 지지부분은 절단되어 제거됨으로써, 내측 이너리드부(14A)와 다이패드부(13)가 절연되어 있다. 프레임테두리부(11)와 복수의 내측 이너리드부(14A) 및 외측 이너리드부(14B)가 그들의 저면을 리드유지재로서의 점착성 테이프재(20)에 의해 유지되어 있다.
리드프레임, 프레임테두리부, 내측 이너리드부, 외측 이너리드부

Description

리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및 그들의 제조방법{LEADFRAME, RESIN-MOLDED SEMICONDUCTOR DEVICE INCLUDING THE LEADFRAME, METHOD OF MAKING THE LEADFRAME AND METHOD FOR MANUFACTURING THE DEVICE}
도 1은 본 발명의 제 1 실시예에 관한 리드프레임을 나타내는 것으로, 내측 이너리드부의 절연가공 전의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분을 나타내는 저면도.
도 2는 본 발명의 제 1 실시예에 관한 리드프레임을 나타내는 것으로, 내측 이너리드부의 절연가공 후의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분을 나타내는 저면도.
도 3은 본 발명의 제 1 실시예에 관한 리드프레임의 제조방법을 나타내는 공정순의 부분적인 구성단면도.
도 4는 본 발명의 제 1 실시예의 일변형예에 관한 리드프레임의 제조방법을 나타내는 공정순의 부분적인 구성단면도.
도 5는 본 발명의 제 2 실시예에 관한 수지봉함형 반도체장치를 나타내는 것으로, (a)는 평면도이고, (b)는 (a)의 Ⅴb-Ⅴb선에서의 구성단면도.
도 6은 본 발명의 제 3 실시예에 관한 리드프레임을 나타내는 것으로, (a)는 랜드의 절연가공 전의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분을 나타내는 저면도이고, (b)는 (a)의 Ⅵb-Ⅵb선에서의 구성단면도.
도 7은 본 발명의 제 3 실시예에 관한 리드프레임을 나타내는 것으로, (a)는 랜드의 절연가공 후의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분을 나타내는 저면도이고, (b)는 (a)의 Ⅶb-Ⅶb선에서의 구성단면도.
도 8은 본 발명의 제 3 실시예의 일변형예에 관한 리드프레임을 나타내는 것으로, (a)는 랜드의 절연가공 후의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분을 나타내는 저면도이고, (b)는 (a)의 Ⅷb-Ⅷb선에서의 구성단면도.
도 9는 본 발명의 제 4 실시예에 관한 수지봉함형 반도체장치를 나타내는 것으로, (a)는 평면도이고, (b)는 정면도이며, (c)는 우측도면이고, (d)는 저면도.
도 10은 본 발명의 제 4 실시예의 일변형예에 관한 수지봉함형 반도체장치를 나타내는 것으로, (a)는 평면도이고, (b)는 정면도이며, (c)는 우측도면이고, (d)는 저면도.
도 11은 본 발명의 제 5 실시예에 관한 리드프레임을 나타내는 것으로, (a)는 랜드부끼리의 절연가공 후의 리드프레임의 부분평면도이고, (b)는 (a)의 ⅩⅠb-ⅩⅠb선에서의 구성단면도.
도 12는 종래의 리드프레임을 나타내는 평면도.
도 13은 종래의 수지봉함형 반도체장치를 나타내는 구성단면도.
*도면의 주요 부분에 대한 부호의 설명*
10, 30, 70 : 리드프레임 11, 31, 71 : 프레임테두리부
12 : 서포트리드부(연결지지부) 13, 33, 73 : 다이패드부
13a, 14b, 33a : 오목부 14A : 내측 이너리드부
14B : 외측 이너리드부 14a : 볼록부(외부단자, 랜드)
14c : 버(돌기부) 14d : 절단정크
20 : 점착성 테이프재(리드유지재) 21, 22 : 절단용 펀치(절단수단)
32A : 테두리부 연결지지부(제 1 연결지지부)
35B : 랜드연결지지부(제 2 연결지지부)
34, 74B : 이너리드부 40, 60, 61 : 수지봉함형 반도체장치
41 : 은페이스트재 42 : 반도체소자(반도체칩)
43 : 와이어(금속세선) 44A : 봉함영역
44 : 봉함수지부 72 : 서포트리드부
73a : 볼록부 74A : 연결지지부
본 발명은 패키지의 저면에 행렬형상으로 배치되어 노출하는 외부단자인 복수의 랜드를 갖는 랜드 그리드 어레이(land grid array: LGA)용의 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및 그들의 제조방법에 관한 것이다.
최근, 전자기기의 소형화 및 고기능화에 대응하기 위해서, 반도체부품의 고밀도실장이 더욱 강하게 요구되고 있다. 이에 따라, 반도체칩과 리드를 몰드수지재에 의해 일체로 봉함하여 이루어지는 수지봉함형 반도체장치의 소형화 및 박형화가 급속히 진전되고 있어, 소형화 및 박형화를 도모하면서, 더욱 다핀화가 요망되고 있다.
이하, 종래의 수지봉함형 반도체장치에 이용하는 리드프레임에 대해서 도면을 참조하여 설명한다.
도 12는 종래의 리드프레임의 평면구성을 나타내고 있다. 도 12에 나타내는 리드프레임(100)은 외부핀이 사각형의 패키지의 사방의 측면으로부터 각각 외측으로 연장되는 구성을 취하는 QFP(quad flat package)용의 리드프레임이다. 도 12에 나타내는 바와 같이, 리드프레임(100)은 프레임테두리부(101)와, 그 프레임테두리부(101)의 중앙부에 배치된 사각형의 다이패드(die pad)부(102)와, 일단이 다이패드부(102)의 한변과 간격을 두고 대향하는 이너리드(inner lead)부(103)와, 일단이 이너리드부(103)의 타단과 접속되고 타단이 프레임테두리부(101)와 접속된 아우터리드(outer lead)부(104)를 갖고 있다. 아우터리드부(104)는 봉함용수지의 수지멈춤이 되는 타이바(tie bar)부(105)에 의해 서로 연결되어 있고, 다이패드부(102)는 그 네 모서리가 서스펜션핀(suspension pin)(106)에 의해서 타이바부(105)에 지지되어 있다.
또한, 점선(109)의 내측은 봉함용수지재에 의해 봉함되는 봉함영역이다. 여 기서는 리드프레임(100)의 하나의 장치만을 나타내었지만, 통상은 도 12에 나타내는 패턴이 복수개 배열되어 구성된다.
도 13은 리드프레임(100)을 이용한 수지봉함형 반도체장치의 단면구성을 나타내고 있다. 도 13에 있어서, 도 12에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙이고 있다.
도 13에 나타내는 바와 같이, 다이패드(102) 상에는 반도체소자(107)가 접착재 또는 땜납재 등에 의해 고착되고, 반도체소자(107)와 이너리드부(103)는 금속세선(108)에 의해 전기적으로 접속되어 있다. 또한, 다이패드부(102), 그 위에 고착된 반도체소자(107), 금속세선(108) 및 이너리드부(103)는 봉함용수지재(109A)에 의해, 다이패드부(102)의 저면측을 포함하여 일체로 봉함되어 있다. 봉함용수지재(109A)의 측면으로부터 소자유지면과 평행한 방향으로 연장되는 아우터리드부(104)는 소자유지면과 반대측의 방향으로 굴곡(벤딩)되어 표면실장을 가능하게 하고 있다.
그런데, 상기 종래의 리드프레임(100)은 반도체소자(107)가 고집적화되어, 외부전극의 수가 늘어나고, 게다가 다핀구성이 된 경우에, 이너리드부(103) 및 아우터리드부(104)의 폭의 치수에 한계가 있어, 기존의 것 이상의 다핀구성에 대응하기 위해서는 리드의 개수가 늘어난다. 이 때문에, 리드프레임(100) 자체의 외형치수가 커져, 소형화 및 박형화에 역행된다. 또한, 리드의 폭을 작게 하면, 이번에는 리드 프레임의 가공이 곤란해진다.
그래서, 최근 면실장형의 반도체장치로서, 저면에 볼전극이나 랜드전극을 설 치한 배선기판(캐리어)에서의 저면과 반대측의 면 상에 반도체소자를 유지하여, 반도체소자와 이들 전극이 전기적으로 접속된 볼 그리드 어레이(BGA)형 또는 랜드 그리드 어레이(LGA)형의 반도체장치가 개발되고 있다.
BGA형 및 LGA형의 반도체장치는 그 저면을 모기판과 대향시켜 실장하고, 저면으로부터 노출된 볼 또는 랜드의 외부전극을 직접적으로 모기판의 전극과 접속한다.
그러나, BGA형 또는 LGA형의 반도체장치는 세라믹재나 수지재로 이루어지는 적층된 다층의 배선기판(캐리어)을 이용하기 때문에, 제조공정도 복잡해지고, 매우 고가가 되는 문제가 있다.
또한, 도 12 및 도 13에 나타낸 종래의 수지봉함형 반도체장치의 제조방법을 BGA형 또는 LGA형의 반도체장치의 제조방법에 유용하고자 하여도, 외부단자가 되는 복수의 랜드를 가공 전에 프레임테두리와 접속해 두는 연결지지부를 설치해야 하므로 3열 이상의 랜드를 설치하고자 하면, 소형화가 불가능하다는 문제가 있다.
게다가, 종래의 수지봉함형 반도체장치의 제조방법은 BGA형 또는 LGA형 등의 면실장형의 반도체장치와 비교하여 기판으로의 실장시의 정밀도가 낮아진다. 그것은, 예를 들면 도 12에 나타내는 빔형상의 아우터리드부(104)가 봉함용수지재(109A)에 봉함된 직후에는 그 측면으로부터 외측에 직선형상으로 연장되어 있기 때문에, 아우터리드부(104)의 선단부의 저면의 위치를 적어도 봉함용수지재(109A)의 저면의 위치로까지 벤딩할 필요가 있어, 이 벤딩공정에서, 아우터리 드부(104)의 벤딩의 정도에 편차가 생기기 때문이다.
본 발명은 상기 종래의 문제를 해결하여, 단층의 금속판으로부터 다열구성의 랜드, 특히 3열 이상의 랜드를 갖는 리드프레임 및 그것을 이용한 수지봉함형 반도체장치를 소형이면서 용이하게 얻을 수 있게 하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서, 본 발명은 프레임테두리부와 다이패드부와의 사이에 복수의 랜드를 행렬형상으로 배치하고, 배치한 복수의 랜드와 프레임테두리부를 리드유지재에 의해서 프레임테두리부의 적어도 한쪽의 면측으로부터 유지하는 구성으로 한다.
구체적으로는, 본 발명에 관한 제 1 리드프레임은 프레임테두리부와, 그 프레임테두리부의 내측에 배치되어 그 상면에 반도체소자를 유지하는 다이패드부와, 다이패드부의 주변부에 배치되어 하면에 볼록부를 갖는 복수의 내측 이너리드부를 구비하고, 프레임테두리부와 복수의 내측 이너리드부는 그 상면 또는 하면을 리드유지재에 의해 유지하고 있다.
제 1 리드프레임에 의하면, 하면에 외부단자(랜드)가 되는 볼록부를 갖는 복수의 내측 이너리드부는, 프레임테두리부와 그 상면 또는 하면을 리드유지재에 의해 유지하고 있기 때문에, 내측 이너리드부가 프레임테두리부에 지지될 필요가 없다. 따라서, 내측 이너리드부와 프레임테두리부를 연결하는 연결지지부(서포트부)를 설치하지 않아도 되기 때문에, 예를 들면 3열 이상의 랜드를 프레임테두리부와 다이패드부와의 사이에 설치하였다고 하여도, 프레임테두리부의 소형화를 방해하는 일이 없기 때문에, 단층의 금속판으로부터 다열구성의 랜드를 갖는 리드프레임을 소형이면서 용이하게 얻을 수 있다.
제 1 리드프레임에 있어서, 복수의 내측 이너리드부의 적어도 일부는 각 볼록부가 서로 절연되어 있고, 절연된 각 볼록부의 주변부에는 그 선단부가 볼록부의 최상면을 넘지 않을 정도로 하면과 수직인 방향으로 연장되는 돌기부(버)가 형성되어 있는 것이 바람직하다. 즉, 리드프레임의 제조공정의 전공정에서, 예를 들면, 내측 이너리드부가 다이패드부로부터 연장되는 연결지지부에 의해 지지되어 있고, 그 연결지지부를 후공정에서 스탬퍼(금형펀치) 등에 의해 전단(절단)가공할 때에 생기는 버(burr)의 선단부가 볼록부의 최상면을 넘지 않을 정도로 형성되어 있으면, 봉함용수지재에 의해 수지봉함될 때에 볼록부의 최상면만을 확실히 노출할 수 있기 때문에, 누설전류를 방지할 수 있고, 그 결과, 제 1 리드프레임을 이용한 반도체장치의 오동작을 방지할 수 있다.
제 1 리드프레임은 프레임테두리부와 내측 이너리드부와의 사이에 배치되어, 프레임테두리부로부터 내측으로 연장되는 동시에, 하면에 볼록부를 갖는 복수의 외측 이너리드부를 추가로 구비하고 있는 것이 바람직하다. 이와 같이 하면, 다열구성의 랜드를 갖는 리드프레임을 확실히 형성할 수 있다.
본 발명에 관한 제 2 리드프레임은 프레임테두리부와, 그 프레임테두리부의 내측에 배치되어 그 상면에 반도체소자를 유지하는 다이패드부와, 프레임테두리부와 다이패드부와의 사이에 배치된 이너리드부를 구비하고, 프레임테두리부와 이너리드부는 그 상면 또는 하면을 리드유지재에 의해 유지하고 있으며, 이너리드부는 하면에 서로 간격을 두고 설치된 복수의 볼록부를 갖고, 복수의 볼록부 중의 적어도 일부는 인접하는 볼록부끼리 서로 절연되고, 그 잔여부는 인접하는 볼록부끼리 연결지지부에 의해 지지되어 있다.
제 2 리드프레임에 의하면, 프레임테두리부와 이너리드부와의 상면 또는 하면은 리드유지재에 의해 유지되어 있기 때문에, 랜드가 되는 서로 절연된 볼록부끼리 프레임테두리부에 지지될 필요가 없게 된다. 따라서, 절연된 볼록부를 포함하는 이너리드부와 프레임테두리부를 연결하는 연결지지부(서포트부)를 설치하지 않아도 되기 때문에, 예를 들면 3열 이상의 랜드를 프레임테두리부와 다이패드부와의 사이에 설치하였다고 하여도, 프레임테두리부의 소형화를 방해하는 일이 없기 때문에, 단층의 금속판으로부터 다열구성의 랜드를 갖는 리드프레임을 소형이면서 용이하게 얻을 수 있다.
제 2 리드프레임에 있어서, 절연된 각 볼록부의 주변부에는 그 선단부가 볼록부의 최상면을 넘지 않을 정도로 하면과 수직인 방향으로 연장되는 돌기부가 형성되어 있는 것이 바람직하다.
제 1 또는 제 2 리드프레임에 있어서, 다이패드부가 그 하면에 오목부를 갖고 있는 것이 바람직하다. 이와 같이 하면, 봉함수지부의 저면으로부터 반도체소자까지의 거리가 길어지므로, 봉함수지부의 내부에 수분 등이 침입하기 어려워진다. 또한, 반도체소자의 저면측에도 수지재가 보다 두껍게 충전되기 때문에, 반도체소자가 수지재의 상방으로부터 받는 응력이 저감된다.
본 발명에 관한 제 3 리드프레임은 프레임테두리부와, 프레임테두리부의 내 측에 배치되어 그 상면에 반도체소자를 유지하는 다이패드부와, 프레임테두리부와 다이패드부와의 사이에 배치된 복수의 랜드부 및 그 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부를 구비하고, 프레임테두리부와 랜드부는 그 상면 또는 하면을 리드유지재에 의해 유지하고 있으며, 이너리드부는 서로 인접하는 한 세트의 랜드부끼리의 사이에 다른 랜드부끼리를 접속하는 동시에 상면이 한 세트의 랜드부의 최상면의 높이와 동등하면서 하면이 한 세트의 랜드부끼리의 하면보다도 높아지도록 설치되고, 랜드부에서의 이너리드부가 연장되는 방향에 대하여 수직인 방향의 단면형상은 이너리드부의 측면과 대향하는 측면상부의 폭이 작은 단면볼록형상이다.
제 3 리드프레임에 의하면, 한 세트의 랜드부끼리의 사이에 다른 랜드부끼리를 접속하는 이너리드부를 설치하는 경우라도, 그 랜드부가 상면측에 볼록부를 갖기 때문에, 이너리드부가 랜드부의 측면끼리의 간격이 하부보다도 큰 상부의 측방영역에 위치하므로, 랜드부를 작게 하거나, 이너리드부의 지름을 작게 하지 않고 랜드부사이에 확실히 이너리드부를 설치할 수 있다.
본 발명에 관한 제 1 리드프레임의 제조방법은 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 지지되는 다이패드부와, 그 다이패드부의 둘레부와 접속된 복수의 내측 이너리드부와, 프레임테두리부와 접속된 복수의 외측 이너리드부를 일체로 형성하는 제 1 공정과, 복수의 내측 이너리드부의 다이패드부로부터 각각 간격을 둔 부분 및 복수의 외측 이너리드부의 프레임테두리부로부터 각각 간격을 둔 부분이면서 다이패드부의 소자유지면측과 반대측의 면에 볼록부를 형성하는 제 2 공정과, 적어도 복수의 내측 이너리드부 및 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 복수의 내측 이너리드부 및 프레임테두리부를 리드유지재에 의해 유지하는 제 3 공정과, 복수의 내측 이너리드부의 적어도 일부에서의 볼록부와 다이패드부와의 사이의 영역을 제거함으로써, 복수의 내측 이너리드부와 다이패드부를 선택적으로 절연하는 제 4 공정을 구비하고 있다.
제 1 리드프레임의 제조방법에 의하면, 적어도 복수의 내측 이너리드부 및 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치하기 때문에, 이 후에, 복수의 내측 이너리드부와 다이패드부를 전단가공이나 에칭가공 등에 의해 선택적으로 절연하였다고 하여도, 내측 이너리드부가 프레임테두리부로부터 이탈할 우려가 없다. 따라서, 내측 이너리드부와 프레임테두리부를 연결하여 지지하는 연결지지부(서포트부)가 불필요하게 되는 본 발명의 제 1 리드프레임을 실현할 수 있다.
제 1 리드프레임의 제조방법에 있어서, 제 2 공정은 복수의 내측 이너리드부의 볼록부 형성영역과 다이패드부와의 사이의 영역 및 복수의 외측 이너리드부의 볼록부 형성영역과 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 볼록부를 형성하는 것이 바람직하다. 이와 같이 하면, 랜드가 되는 볼록부를 확실하면서 미세하게 형성할 수 있다.
제 1 리드프레임의 제조방법에 있어서, 제 2 공정은 복수의 내측 이너리드부의 볼록부 형성영역과 다이패드부와의 사이의 영역 및 복수의 외측 이너리드부의 볼록부 형성영역과 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 볼록부를 형성하는 것이 바람직하다. 이와 같이 하면, 랜드가 되는 볼록부를 확실하면서 용이하게 형성할 수 있다.
제 1 리드프레임의 제조방법에 있어서, 제 4 공정은 볼록부와 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 볼록부와 다이패드부를 절연하는 것이 바람직하다. 이와 같이 하면, 볼록부와 다이패드부와의 사이의 영역을 용이하면서 확실하게 절연할 수 있기 때문에, 서로 절연된 볼록부로 이루어지는 랜드를 확실히 형성할 수 있다.
본 발명에 관한 제 2 리드프레임의 제조방법은 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 제 1 연결지지부에 의해 지지되는 동시에 제 2 연결지지부에 의해 서로 연결된 복수의 이너리드부 및 다이패드부를 일체로 형성하는 제 1 공정과, 복수의 이너리드부에서의 다이패드부의 소자유지면측과 반대측의 면에 서로 간격을 두도록 복수의 볼록부를 형성하는 제 2 공정과, 복수의 이너리드부 및 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 이너리드부 및 프레임테두리부를 리드유지재에 의해 유지하는 제 3 공정과, 복수의 이너리드부에서의 제 2 연결지지부의 적어도 일부의 서로 인접하는 볼록부끼리의 사이 또는 서로 인접하는 볼록부와 다이패드부와의 사이의 영역을 제거함으로써, 복수의 이너리드부를 선택적으로 절연하는 제 4 공정을 구비하고 있다.
제 2 리드프레임의 제조방법에 의하면, 복수의 이너리드부 및 프레임테두리 부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치하기 때문에, 이 후에, 복수의 이너리드부와 다이패드부를 전단가공이나 에칭가공 등에 의해 선택적으로 절연하였다고 하여도, 이너리드부 및 다이패드부가 프레임테두리부로부터 이탈할 우려가 없다. 따라서, 이너리드부 및 다이패드부와 프레임테두리부를 연결하여 지지하는 연결지지부(서포트부)가 불필요하게 되는 본 발명의 제 2 리드프레임을 실현할 수 있다.
제 2 리드프레임의 제조방법에 있어서, 제 2 공정은 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 볼록부를 형성하는 것이 바람직하다.
제 2 리드프레임의 제조방법에 있어서, 제 2 공정은 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 볼록부를 형성하는 것이 바람직하다.
제 2 리드프레임의 제조방법에 있어서, 제 4 공정은 제 2 연결지지부의 볼록부끼리의 사이 또는 볼록부와 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 볼록부끼리 또는 볼록부와 다이패드부를 절연하는 것이 바람직하다.
제 1 및 제 2 리드프레임의 제조방법에 있어서, 절단수단이 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것이 바람직하다. 이와 같이 하면, 볼록부 등의 주변부에 버가 생기지 않는다. 게다가, 이러한 천공에 의 해 절단하면 절단정크(junk)가 생기지만, 그 절단정크를 리드유지재에 유지시킴으로써, 절단정크의 제조공정에 대한 영향을 미치지 않도록 할 수 있다.
본 발명에 관한 제 3 리드프레임의 제조방법은, 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 지지되는 동시에 서로 간격을 두고 연결된 복수의 랜드부 및 그 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부와, 소자유지면을 갖는 다이패드부를 일체로 형성하는 제 1 공정과, 복수의 랜드부 및 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 랜드부 및 프레임테두리부를 리드유지재에 의해 유지하는 제 2 공정과, 복수의 연결지지부에서의 서로 인접하는 랜드부끼리의 사이의 영역 중의 적어도 일부를 제거함으로써, 복수의 랜드부를 선택적으로 절연하는 제 3 공정을 구비하고 있다.
제 3 리드프레임의 제조방법에 의하면, 랜드부 및 프레임테두리부의 상면 또는 하면을 리드유지재에 의해 유지하고 있기 때문에, 복수의 랜드부 뿐만 아니라, 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부를 갖는 리드프레임이어도, 랜드부 및 이너리드부가 프레임테두리부로부터 이탈할 우려가 없기 때문에, 단층의 금속판으로부터 다열구성의 랜드를 갖는 리드프레임을 소형이면서 용이하게 얻을 수 있다.
제 3 리드프레임의 제조방법에 있어서, 제 1 공정은 서로 인접하는 랜드부끼리 및 그 사이에 위치하는 연결지지부에서의 소자유지면쪽 공정이며, 랜드부끼리에서의 연결지지부와 병행하는 중앙부 부분 및 그 사이의 연결지지부를 마스크하여, 랜드부의 소자유지면측에 대하여 그 두께의 거의 2분의 1을 에칭함으로써, 랜드부끼리의 사이에 연결지지부로부터 이너리드부를 형성하는 공정과, 복수의 랜드부의 소자유지면측과 반대측의 면을 마스크하여, 랜드부의 소자유지면측과 반대측의 면에 대하여, 랜드부끼리 및 이너리드부가 각각 분리하도록 에칭하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 각 랜드부의 단면형상이 다이패드부의 소자유지면측에 볼록형상이 되어, 서로 인접하는 랜드부끼리의 사이에는 상면이 랜드의 상면의 높이와 동등하면서 저면이 랜드부의 저면보다도 높아지는 이너리드부가 형성되기 때문에, 본 발명의 제 3 리드프레임을 확실히 형성할 수 있다.
본 발명에 관한 제 1 수지봉함형 반도체장치는 다이패드부와, 그 다이패드부 상에 유지된 반도체소자와, 다이패드부의 주변부이면서 다이패드부와 일측부와의 사이에 3열 이상의 행렬형상으로 배치되어, 적어도 그 일부가 고립된 복수의 이너리드부와, 반도체소자, 다이패드부 및 복수의 이너리드부를 그 이너리드부에서의 다이패드부의 소자유지면과 반대측의 면을 노출하도록 일체로 봉함하는 봉함수지부를 구비하고, 다이패드부 및 복수의 이너리드부는 동일한 금속판으로 형성되어 있다.
제 1 수지봉함형 반도체장치에 의하면, 단층의 금속판으로부터 다열구성의 랜드, 특히 3열 이상의 랜드를 갖는 리드프레임을 갖는 수지봉함형 반도체장치를 실현할 수 있다.
제 1 수지봉함형 반도체장치에 있어서, 복수의 이너리드부가 하면에 그 최상 면이 봉함수지부로부터 노출하는 볼록부를 갖고, 그 볼록부의 주변부에는 그 선단부가 최상면을 넘지 않을 정도로 하면과 수직인 방향으로 연장되는 돌기부가 형성되어 있는 것이 바람직하다. 이와 같이, 리드프레임의 제조공정의 전공정에서, 예를 들면 이너리드부가 프레임테두리부로부터 연장되는 연결지지부에 의해 지지되어 있고, 그 연결지지부를 후공정에서 스탬퍼(금형펀치) 등에 의해 전단가공할 때에 생기는 버(burr)의 선단부가 볼록부의 최상면을 넘지 않을 정도로 형성되어 있기 때문에, 봉함용수지재에 의해 수지봉함할 때에 볼록부의 최상면만을 확실히 노출할 수 있다.
제 1 수지봉함형 반도체장치에 있어서, 다이패드부가 그 하면에 오목부를 갖고 있는 것이 바람직하다. 이와 같이 하면, 봉함수지부의 저면으로부터 반도체소자까지의 거리가 길어지기 때문에, 봉함수지부의 내부에 수분 등이 침입하기 어려워진다. 또한, 반도체소자의 저면측에도 수지재가 보다 두껍게 충전되기 때문에, 반도체소자가 수지재의 상방으로부터 받는 응력이 저감된다.
제 1 수지봉함형 반도체장치에 있어서, 복수의 이너리드부는 봉함수지부의 측면으로부터 노출되어 있지 않는 것이 바람직하다. 이와 같이 하면, 본 발명의 수지봉함형 반도체장치를 실장기판에 실장하였을 때에 생기는 측면으로부터의 누설전류를 방지할 수 있다.
본 발명에 관한 제 2 수지봉함형 반도체장치는 다이패드부와, 다이패드부 상에 유지된 반도체소자와, 다이패드부의 주변부에 배치되어 적어도 그 일부가 고립된 복수의 랜드부와, 다이패드부의 주변부에 배치되어 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부와, 반도체소자, 다이패드부, 복수의 랜드부 및 이너리드부를 그 랜드부에서의 다이패드부의 소자유지면과 반대측의 면을 노출하도록 일체로 봉함하는 봉함수지부를 구비하고, 이너리드부는 서로 인접하는 한 세트의 랜드부끼리의 사이에 다른 랜드부끼리를 접속하는 동시에 상면이 한 세트의 랜드부의 최상면의 높이와 동등하면서 하면이 한 세트의 랜드부끼리의 하면보다도 높아지도록 설치되어, 랜드부에서의 이너리드부가 연장되는 방향에 대하여 수직인 방향의 단면형상은 이너리드부의 측면과 대향하는 측면상부의 폭이 작은 단면볼록형상이다.
제 2 수지봉함형 반도체장치에 의하면, 이너리드부가 랜드부의 측면끼리의 간격이 하부보다도 큰 상부의 측방영역에 위치하기 때문에, 랜드부를 작게 하거나, 이너리드부의 지름을 작게 하지 않고, 랜드부끼리의 사이에 확실히 이너리드부를 설치할 수 있다.
본 발명에 관한 제 1 수지봉함형 반도체장치의 제조방법은, 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 각각 지지되는 복수의 다이패드부와, 각 다이패드부의 둘레부와 접속된 복수의 내측 이너리드부와, 프레임테두리부와 접속된 복수의 외측 이너리드부를 일체로 형성하는 제 1 공정과, 복수의 내측 이너리드부의 각 다이패드부로부터 각각 간격을 둔 부분 및 복수의 외측 이너리드부의 프레임테두리부로부터 각각 간격을 둔 부분이면서 다이패드부의 소자유지면측과 반대측의 면에 볼록부를 형성하는 제 2 공정과, 적어도 복수의 내측 이너리드부 및 프레임테두리부에서의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 복수의 내측 이너리드부 및 프레임테두리부를 리드유지재에 의해 유지하는 제 3 공정과, 복수의 내측 이너리드부의 적어도 일부에서의 볼록부와 각 다이패드부와의 사이의 영역을 제거하여, 복수의 내측 이너리드부와 각 다이패드부를 선택적으로 절연함으로써, 리드유지재가 부착된 리드프레임을 형성하는 제 4 공정과, 리드프레임의 각 다이패드부의 상면에 복수의 반도체소자를 각각 유지하는 제 5 공정과, 금속세선에 의해 각 반도체소자와, 절연된 복수의 내측 이너리드부 및 복수의 외측 이너리드부를 각각 전기적으로 접속하는 제 6 공정과, 리드유지재가 리드프레임의 소자유지면측에 설치되어 있는 경우에, 소자유지면측에 설치된 리드유지재를 제거하는 제 7 공정과, 내측 이너리드부의 각 볼록부 및 외측 이너리드부의 각 볼록부의 최상면을 노출하도록 복수의 반도체소자, 복수의 다이패드부, 복수의 내측 이너리드부 및 복수의 외측 이너리드부를 봉함용수지재에 의해 봉함하는 제 8 공정과, 리드유지재가 리드프레임의 소자유지면과 반대의 면측에 설치되어 있는 경우에, 그 소자유지면과 반대의 면측에 설치된 리드유지재를 제거하는 제 9 공정과, 리드프레임을 복수의 반도체소자 중의 적어도 하나가 포함되도록 칩형상으로 분할하는 제 10 공정을 구비하고 있다.
제 1 수지봉함형 반도체장치의 제조방법에 의하면, 본 발명의 제 1 리드프레임을 이용한 본 발명의 제 1 수지봉함형 반도체장치를 확실히 실현할 수 있다.
제 1 수지봉함형 반도체장치의 제조방법에 있어서, 제 2 공정은 복수의 내측 이너리드부의 볼록부 형성영역과 각 다이패드부와의 사이의 영역 및 복수의 외측 이너리드부의 볼록부 형성영역과 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 볼록부를 형성하는 것이 바람직하다. 이와 같이 하면, 랜드가 되는 볼록부를 확실하면서 미세하게 형성할 수 있다.
제 1 수지봉함형 반도체장치의 제조방법에 있어서, 제 2 공정은 복수의 내측 이너리드부의 볼록부 형성영역과 각 다이패드부와의 사이의 영역 및 복수의 외측 이너리드부의 볼록부 형성영역과 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 볼록부를 형성하는 것이 바람직하다. 이와 같이 하면, 랜드가 되는 볼록부를 확실하면서 용이하게 형성할 수 있다.
제 1 수지봉함형 반도체장치의 제조방법에 있어서, 제 4 공정은 볼록부와 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 볼록부와 다이패드부를 절연하는 것이 바람직하다. 이와 같이 하면, 볼록부와 다이패드부와의 사이의 영역을 용이하면서 확실하게 절연할 수 있기 때문에, 서로 절연된 볼록부로 이루어지는 랜드를 확실히 형성할 수 있다.
이 경우에, 절단수단이 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것이 바람직하다. 이와 같이 하면, 볼록부 등의 주변부에 버가 생기지 않는다. 또한 이러한 천공에 의해 절단하면 절단정크가 생기지만, 생긴 절단정크를 리드유지재에 유지시킴으로써, 절단정크의 제조공정에 대한 영향을 미치지 않도록 할 수 있다.
제 1 수지봉함형 반도체장치의 제조방법에 있어서, 제 7 공정 또는 제 9 공 정은 리드유지재를 화학적으로 용해하여 제거하는 것이 바람직하다. 이와 같이 하면, 리드유지재를 기계적 방법에 의존하지 않고 제거할 수 있기 때문에, 제조공정을 간단화할 수 있다.
제 1 수지봉함형 반도체장치의 제조방법에 있어서, 제 10 공정은 리드프레임을 다이싱블레이드(dicing blade)를 이용하여 절단하는 것이 바람직하다. 이와 같이 하면, 리드프레임에 복수의 다이패드부를 갖고 있어도 개개의 수지봉함형 반도체장치로 확실히 분할할 수 있다.
본 발명에 관한 제 2 수지봉함형 반도체장치의 제조방법은, 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 제 1 연결지지부에 의해 각각 지지되는 동시에 제 2 연결지지부에 의해 서로 연결된 복수의 이너리드부 및 복수의 다이패드부를 일체로 형성하는 제 1 공정과, 복수의 이너리드부에서의 각 다이패드부의 소자유지면측과 반대측의 면에 서로 간격을 두도록 복수의 볼록부를 형성하는 제 2 공정과, 복수의 이너리드부 및 프레임테두리부에서의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 이너리드부 및 프레임테두리부를 리드유지재에 의해 유지하는 제 3 공정과, 복수의 이너리드부에서의 제 2 연결지지부의 적어도 일부에서의 서로 인접하는 볼록부끼리의 사이 또는 서로 인접하는 볼록부와 다이패드부와의 사이의 영역을 제거하여 복수의 이너리드부를 선택적으로 절연함으로써, 리드유지재가 부착된 리드프레임을 형성하는 제 4 공정과, 리드프레임의 각 다이패드부의 상면에 복수의 반도체소자를 각각 유지하는 제 5 공정과, 금속세선에 의해 각 반도체소자와, 절연된 복수의 이 너리드부를 각각 전기적으로 접속하는 제 6 공정과, 리드유지재가 리드프레임의 소자유지면측에 설치되어 있는 경우에, 소자유지면측에 설치된 리드유지재를 제거하는 제 7 공정과, 이너리드부의 각 볼록부의 최상면을 노출하도록 복수의 반도체소자, 복수의 다이패드부 및 복수의 이너리드부를 봉함용수지재에 의해 봉함하는 제 8 공정과, 리드유지재가 리드프레임의 소자유지면과 반대의 면측에 설치되어 있는 경우에, 그 소자유지면과 반대의 면측에 설치된 리드유지재를 제거하는 제 9 공정과, 리드프레임을 복수의 반도체소자 중의 적어도 하나가 포함되도록 칩형상으로 분할하는 제 10 공정을 구비하고 있다.
제 2 수지봉함형 반도체장치의 제조방법에 의하면, 본 발명의 제 2 리드프레임을 이용한 본 발명의 제 2 수지봉함형 반도체장치를 확실히 실현할 수 있다.
제 2 수지봉함형 반도체장치의 제조방법에 있어서, 제 2 공정은 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 볼록부를 형성하는 것이 바람직하다.
제 2 수지봉함형 반도체장치의 제조방법에 있어서, 제 2 공정은 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 볼록부를 형성하는 것이 바람직하다.
제 2 수지봉함형 반도체장치의 제조방법에 있어서, 제 4 공정은 제 2 연결지지부의 볼록부끼리의 사이 또는 볼록부와 다이패드부와의 사이의 영역을 절단수단 을 이용하여 절단함으로써, 볼록부끼리 또는 볼록부와 다이패드부를 절연하는 것이 바람직하다.
이 경우에, 절단수단이 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것이 바람직하다.
제 2 수지봉함형 반도체장치의 제조방법에 있어서, 제 7 공정 또는 제 9 공정은 리드유지재를 화학적으로 용해하여 제거하는 것이 바람직하다.
제 2 수지봉함형 반도체장치의 제조방법에 있어서, 제 10 공정은 리드프레임을 다이싱블레이드를 이용하여 절단하는 것이 바람직하다.
본 발명에 관한 제 3 수지봉함형 반도체장치의 제조방법은, 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 지지되는 동시에 서로 간격을 두고 연결된 복수의 랜드부 및 그 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부와, 소자유지면을 갖는 다이패드부를 일체로 형성하는 제 1 공정과, 복수의 랜드부 및 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 랜드부 및 프레임테두리부를 리드유지재에 의해 유지하는 제 2 공정과, 연결지지부에서의 서로 인접하는 랜드부끼리사이의 영역의 적어도 일부를 제거하여, 복수의 랜드부를 선택적으로 절연함으로써, 리드유지재가 부착된 리드프레임을 형성하는 제 3 공정과, 리드프레임의 각 다이패드부의 상면에 복수의 반도체소자를 각각 유지하는 제 4 공정과, 금속세선에 의해 각 반도체소자와, 절연된 복수의 이너리드부를 각각 전기적으로 접속하는 제 5 공정과, 리드유지재가 리드프레임의 소자유지면측에 설치 되어 있는 경우에, 소자유지면측에 설치된 리드유지재를 제거하는 제 6 공정과, 이너리드부의 각 볼록부의 최상면을 노출하도록 복수의 반도체소자, 복수의 다이패드부 및 복수의 이너리드부를 봉함용수지재에 의해 봉함하는 제 7 공정과, 리드유지재가 리드프레임의 소자유지면과 반대의 면측에 설치되어 있는 경우에, 그 소자유지면과 반대의 면측에 설치된 리드유지재를 제거하는 제 8 공정과, 리드프레임을 복수의 반도체소자 중의 적어도 하나가 포함되도록 칩형상으로 분할하는 제 9 공정을 구비하고 있다.
제 3 수지봉함형 반도체장치의 제조방법에 의하면, 랜드부 및 프레임테두리부의 상면 또는 하면을 리드유지재에 의해 유지하고 있기 때문에, 복수의 랜드부 뿐만 아니라, 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부를 갖는 리드프레임이어도 랜드부 및 이너리드부가 프레임테두리부로부터 이탈할 우려가 없으므로, 단층의 금속판으로부터 다열구성의 랜드를 갖는 리드프레임을 소형이면서 용이하게 얻을 수 있다.
제 3 수지봉함형 반도체장치의 제조방법에 있어서, 제 1 공정은 서로 인접하는 랜드부끼리 및 그 사이에 위치하는 연결지지부에서의 소자유지면쪽 공정이며, 랜드부끼리에서의 연결지지부와 병행하는 중앙부 부분 및 그 사이의 연결지지부를 마스크하여, 랜드부의 소자유지면측에 대하여 그 두께의 거의 2분의 1을 에칭함으로써, 랜드부끼리의 사이에 연결지지부로부터 이너리드부를 형성하는 공정과, 복수의 랜드부의 소자유지면측과 반대측의 면을 마스크하여, 랜드부의 소자유지면측과 반대측의 면에 대하여, 랜드부끼리 및 이너리드부가 각각 분리하도록 에칭하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 각 랜드부의 단면형상이 다이패드부의 소자유지면측에 볼록형상이 되어, 서로 인접하는 랜드부끼리의 사이에는 상면이 랜드의 상면의 높이와 동등하면서 저면이 랜드부의 저면보다도 높아지는 이너리드부가 형성되기 때문에, 본 발명의 제 2 수지봉함형 반도체장치를 확실히 형성할 수 있다.
(실시예)
(제 1 실시예)
본 발명의 제 1 실시예에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 제 1 실시예에 관한 리드프레임으로서, 내측 이너리드부의 절연가공 전의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분의 저면구성을 나타내고 있다.
도 1에 나타내는 바와 같이, 리드프레임(10)은 프레임테두리부(11)와, 그 프레임테두리부(11)의 내측에 연결지지부로서의 서포트리드부(12)에 의해 네 모서리가 지지되어 그 상면(도 1의 이면측)에 반도체소자를 유지하는 다이패드부(13)와, 각각이 다이패드부(13)의 주변부에 지지되어 저면에 볼록부(14a)를 갖는 복수의 내측 이너리드부(14A)와, 프레임테두리부(11)와 내측 이너리드부(14A)와의 사이에 배치되어 프레임테두리부(11)로부터 내측으로 연장되는 동시에, 저면에 볼록부(14a)를 갖는 복수의 외측 이너리드부(14B)를 구비하고 있다. 여기서, 다이패드부(13)의 저면의 중앙부분에는 오목부(13a)가 형성되어 있다.
본 실시예에 관한 리드프레임(10)은 프레임테두리부(11)와 복수의 내측 이너 리드부(14A) 및 외측 이너리드부(14B)가 그들의 저면을 리드유지재로서의 점착성 테이프재(20)에 의해 유지되어 있는 것을 특징으로 한다.
도 2는 도 1에 나타내는 리드프레임(10)에서의 절연가공 후의 저면구성을 나타내고 있다. 도 2에 나타내는 바와 같이, 다이패드부(13)와 내측 이너리드부(14A)와의 지지부분은 절단되어 제거됨으로써, 내측 이너리드부(14A)와 다이패드부(13)가 절연되어 있다.
내측 이너리드부(14A) 및 외측 이너리드부(14B)의 각 볼록부(14a)는 그들의 최상면만이 봉함용수지재로부터 각각 노출되도록 반도체소자(도시생략)와 일체로 봉함됨으로써, 외부단자인 랜드가 된다.
이와 같이, 제 1 실시예에 의하면, 프레임테두리부(11)와 내측 이너리드부(14A)가 각 저면을 점착성 테이프재(20)에 의해 유지하고 있기 때문에, 내측 이너리드부(14A)와 다이패드부(13)를 절연(고립화)하는 가공을 실시하였다고 하여도, 내측 이너리드부(14A)가 프레임테두리부(11)로부터 이탈할 우려가 없다. 따라서, 내측 이너리드부(14A)에 프레임테두리부(11)에 의해서 지지되는 연결지지부를 설치하지 않아도 되기 때문에, 예를 들면 3열 이상의 랜드를 프레임테두리부(11)와 다이패드부(13)와의 사이에 설치하였다고 하여도, 프레임테두리부(11)의 소형화를 방해하는 일이 없게 된다. 그 결과, 종래와 같이 세라믹재 또는 수지필름재를 적층함으로써 실현된 측부로부터 다이패드부까지의 랜드의 열수가 3열 이상인 LGA형의 반도체장치를 단층의 금속판으로 이루어지는 리드프레임에 의해서만 간편하면서 확실하게 실현할 수가 있게 된다.
또, 제 1 실시예에 있어서는, 점착성 테이프재(20)를 리드프레임(10)의 저면에 전면에 걸쳐 첩부하였지만, 이것에 한정되지 않는다. 즉, 절연(고립화)된 복수의 내측 이너리드부(14A)가 다이패드부(13) 또는 프레임테두리부(11)에 유지되면 되고, 상면이어도 저면이어도 된다. 단, 상면에 첩부하는 경우는, 반도체소자의 다이본딩공정 및 와이어본딩공정에서 방해가 되지 않는 영역에 첩부할 필요가 있다.
또한, 절연된 내측 이너리드부(14A)를 유지하는 리드유지재에 점착성 테이프재(20)를 이용하였지만, 대신에, 예컨대, 알루미늄으로 이루어지는 금속박막을 이용하여도 되고, 그 절연성 및 도전성은 문제되지 않는다.
이하, 상기와 같이 구성된 리드프레임의 제조방법의 개략을 도면에 기초하여 설명한다.
도 3의 (a)∼도 3의 (d)는 본 발명의 제 1 실시예에 관한 리드프레임의 제조방법의 공정순의 단면구성을 나타내고 있다.
우선, 도 3의 (a)에 나타내는 바와 같이, 동(Cu)을 주성분으로 하는 함금 또는 철(Fe) 및 니켈(Ni)의 합금으로 이루어지는 리드프레임 형성용의 판형상의 금속부재로부터 프레임테두리부(도시생략)와, 그 프레임테두리부 내에 위치하는 다이패드부(13)와, 그 다이패드부(13)의 둘레부와 접속된 내측 이너리드부(14A)와, 프레임테두리부와 접속된 외측 이너리드부(14B)를 예컨대, 스탬핑 또는 에칭에 의해 일체로 성형하여 리드프레임(10)을 형성한다.
이어서, 내측 이너리드부(14A) 및 외측 이너리드부(14B)의 저면에서의 볼록부 형성영역 이외의 영역에 대하여 오목부(14b)를 형성함으로써, 랜드가 되는 볼록 부(14a)를 형성한다. 구체적으로는, 리드프레임(10)의 저면으로서, 다이패드부(13)와 내측 이너리드부(14A)와의 사이의 영역, 및 내측 이너리드부(14A)와 외측 이너리드부(14B)와의 사이의 영역에 대하여, 금형에 의한 프레스 또는 하프(half)에칭을 행하여 오목부(14b)를 형성함으로써, 내측 이너리드부(14A) 및 외측 이너리드부(14B)에 각각 볼록부(14a)를 형성한다.
다음에, 도 3의 (b)에 나타내는 바와 같이, 예컨대, 리드프레임(10)의 저면에 점착성 테이프재(20)를 첩부한다.
다음에, 도 3의 (c)에 나타내는 바와 같이, 절단수단으로서의 절단용 펀치(21)를 이용하여, 리드프레임(10)에서의 각 오목부(14b)의 상방, 즉, 다이패드부(13)와 내측 이너리드부(14A)와의 사이의 영역 및 내측 이너리드부(14A)와 외측 이너리드부(14B)와의 사이의 영역을 천공하여, 다이패드부(13)와 볼록부(14a)와의 사이의 영역 및 내측 이너리드부(14A)와 외측 이너리드부(14B)와의 사이의 영역을 제거함으로써, 도 3의 (d)에 나타내는 바와 같이, 다이패드부(13)와 내측 이너리드부(14A)를 절연(고립화)한다. 여기서는, 반드시 모든 볼록부(14a)를 절연할 필요는 없고, 원하는 볼록부(14a)만을 고립화하면 된다.
제 1 실시예와 같이, 볼록부(14a)의 절연공정에 있어서, 절단용 펀치(21)를 이용하면, 도 3의 (d)에 나타내는 바와 같이, 절연된 각 볼록부(14a)의 주변부에 버(돌기부)(14c)가 형성되지만, 버(14c)의 선단부가 볼록부(14a)의 최상면을 넘지 않을 정도로 버(14c)의 발생을 억제하는 것이 바람직하다. 이와 같이 하면, 봉함용수지재에 의해 수지봉함할 때, 볼록부(14a)의 최상면만을 확실히 노출시킬 수 있기 때문에, 실장시의 누설전류를 방지할 수 있다.
또, 볼록부(14a)의 절연화처리, 즉 고립화처리는 스탬핑이 아니라, 에칭에 의해 행하여도 된다.
(제 1 실시예에 관한 제조방법의 일변형예)
이하, 제 1 실시예에 관한 리드프레임의 제조방법의 일변형예에 대해서 설명한다.
도 4의 (a)∼도 4의 (d)는 본 발명의 제 1 실시예의 일변형예에 관한 리드프레임의 제조방법의 공정순의 단면구성을 나타내고 있다. 도 4의 (a)∼도 4의 (d)에 있어서, 도 3의 (a)∼도 3의 (d)에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
도 4의 (c)에 나타내는 바와 같이, 본 변형예에 있어서는, 리드프레임(10)의 상면에 대하여 거의 평행한 절단면을 갖는 절단용 펀치(22)를 이용하는 것을 특징으로 한다.
절단대상면에 대하여 거의 평행한 절단면을 갖는 절단용 펀치(22)를 이용하면, 도 4의 (d)에 나타내는 바와 같이, 다이패드부(13), 내측 이너리드부(14A) 및 외측 이너리드부(14B)의 각 절단면에 버(돌기부)가 생기지 않도록 절단할 수 있다.
대신에, 리드프레임(10)으로부터 분리된 절단정크(14d)가 발생하지만, 그 절단정크(14d)는 점착성 테이프재(20) 상으로 낙하하기 때문에, 점착성 테이프재(20)를 박리하기 전에, 점착성 테이프재(20)의 점착력이 생기는 정도로 가열하면, 절단정크(14d)를 점착성 테이프재(20)에 점착시킬 수 있다. 이 때문에, 절단정크(14d) 의 산란을 방지할 수 있기 때문에, 절단정크(14d)가 제조과정에 악영향을 주지 않도록 할 수 있다.
또, 절단면에 버가 생기지 않는 절단수단으로서, 절단대상면에 대하여 거의 평행한 절단면을 갖는 절단용 펀치(22) 이외에도 절단대상이 되는 부재의 절단면에 대하여 오목면을 갖는 형상의 펀치여도 된다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 대하여 도면을 참조하여 설명한다.
도 5의 (a) 및 도 5의 (b)는 본 발명의 제 2 실시예에 관한 수지봉함형 반도체장치로서, (a)는 평면구성을 나타내고, (b)는 (a)의 Vb-Vb선에서의 단면구성을 확대하여 나타내고 있다. 도 5의 (a) 및 도 5의 (b)에 있어서, 도 2 및 도 3에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
도 5의 (a) 및 도 5의 (b)에 나타내는 제 2 실시예에 관한 수지봉함형 반도체장치(40)는 도 2에 나타내는 제 1 실시예에 관한 리드프레임(10)과 동일한 구성의 리드프레임을 이용하고 있고, 또한, 내측 이너리드부(14A)와 외측 이너리드부(14B)를 모두 2열로 하는 4열 구성으로 하고 있다.
도 5의 (b)에 나타내는 바와 같이, 수지봉함형 반도체장치(40)는 리드프레임(10)의 다이패드부(13) 상에 은페이스트재(41)에 의해 고착되어 유지된 반도체소자(반도체칩)(42)와, 그 반도체소자(42)의 외부단자(도시생략)와 내측 이너리드부(14A) 및 외측 이너리드부(14B)를 전기적으로 접속하는 금(Au)으로 이루어지는 와이어(금속세선)(43)와, 봉함수지부(44)로 구성되어 있다.
봉함수지부(44)는, 예를 들어 열경화성 수지재로 이루어져, 내측 이너리드부(14A)의 각 볼록부(14a) 및 외측 이너리드부(14B)의 각 볼록부(14a)의 최상면 및 다이패드부(13)의 저면을 각각 노출하도록 반도체소자(42), 다이패드부(13), 내측 이너리드부(14A) 및 외측 이너리드부(14B)를 봉함하고 있다.
절연된 각 볼록부(14a)의 주변부에는 각 볼록부(14a)의 절연(고립화)가공시의 절단용 펀치에 의한 버(돌기부)(14c)가 형성되어 있고, 이 버(14c)의 선단부는 볼록부(14a)의 최상면을 넘지 않을 정도로 억제되고 있다.
이하, 상기와 같이 구성된 수지봉함형 반도체장치(40)의 제조방법에 대하여 설명한다.
우선, 제 1 실시예에 나타낸 바와 같은, 고립된 리드의 이탈을 방지하는 점착성 테이프재가 부착된 리드프레임(10)을 준비한다. 하나의 리드프레임(10)에는 복수의 다이패드부(13), 내측 이너리드부(14A) 및 외측 이너리드부(14B)를 포함하는 리드패턴이 형성되어 있는 것으로 한다.
다음에, 다이본딩공정에 있어서, 리드프레임(10)의 각 다이패드부(13)의 상면에 복수의 반도체소자(42)를 각각 은페이스트재(41)에 의해 고착한다.
다음에, 와이어본딩공정에 있어서, 와이어(43)에 의해 각 반도체소자(42)의 외부단자와 내측 이너리드부(14A) 및 외측 이너리드부(14B)를 각각 전기적으로 접속한다.
다음에, 봉함공정에 있어서, 점착성 테이프재(20)가 리드프레임(10)의 소자유지면측(상면)에 첩부되어 있는 경우에는, 그 상면에 설치된 점착성 테이프재(20) 를 박리하거나 또는 화학적으로 용해하여 제거하고, 그 후, 각 볼록부(14a)의 최상면 및 각 다이패드부(13)의 저면을 노출하도록 복수의 반도체소자(42), 복수의 다이패드부(13), 복수의 내측 이너리드부(14A) 및 복수의 외측 이너리드부(14B)를 봉함용수지재에 의해 일괄적으로 봉함하여 봉함수지부(44)를 형성한다.
여기서, 점착성 테이프재(20)를 용해하기 위해서는, 일례로서, 점착성 테이프재에 폴리이미드를 이용하는 경우에는, 용제로서 105℃∼110℃ 정도로 가열한 농도가 약 50%의 수산화나트륨 수용액 또는 히드라진과 에틸렌디아민과의 혼합액 등을 이용하면 된다.
다음에, 분할공정에 있어서, 점착성 테이프재(20)가 리드프레임(10)의 소자유지면과 반대측의 면(저면)에 설치되어 있는 경우에는, 그 저면에 설치된 점착성 테이프재(20)를 박리하거나 또는 화학적으로 용해하여 제거한다. 이어서, 복수의 반도체소자(42)가 고착되어, 일괄적으로 봉함된 리드프레임(10) 및 봉함수지부(44)를 복수의 반도체소자(42) 중의 적어도 하나가 포함되도록 예컨대, 다이싱블레이드를 이용하여 절단함으로써, 칩형상으로 분할한다.
이상의 공정에 의해, 도 5의 (a) 및 도 5의 (b)에 나타내는 수지봉함형 반도체장치를 얻는다.
본 발명에 관한 리드프레임(10)은 저면에 오목부(13a)가 설치되어 있기 때문에, 봉함수지부(44)에서의 반도체소자(42)의 하측부분의 두께가 커지므로, 반도체소자(42)가 봉함수지부(44)의 상방으로부터 받는 응력과 하방으로부터 받는 응력과의 차가 작아지고, 그 결과, 반도체소자(42)가 받는 응력이 저감한다. 또한, 다이 패드부(13)에서의 봉함수지부(44)의 저면으로부터 침입하는 수분의 침입경로가 길어지기 때문에, 내습성도 뛰어나 반도체장치의 장기적인 신뢰성이 향상된다.
또, 내측 이너리드부(14A) 및 외측 이너리드부(14B)의 상면을 은(Ag)에 의해 도금하고, 그 이너리드부(14A, 14B) 및 다이패드부(13)의 저면을 주석(Sn) 및 납(Pb) 또는 주석(Sn) 및 비스무스(Bi)를 포함하는 합금(땜납)에 의해 도금하면, 와이어본딩공정 및 실장기판으로의 실장공정에 있어서 전기적인 접속이 확실해진다.
또한, 리드프레임(10)이 동합금으로 이루어지는 경우에는, 도금재로서 니켈(Ni), 팔라듐(Pd) 및 금(Au)을 포함하는 합금을 이용하면, 이너리드부(14A, 14B)의 상면 및 저면, 및 다이패드부(13)의 저면에 대하여 한 종류의 합금에 의해 도금하는 것이 가능해진다.
(제 3 실시예)
이하, 본 발명의 제 3 실시예에 대하여 도면을 참조하여 설명한다.
도 6의 (a) 및 도 6의 (b)는 본 발명의 제 3 실시예에 관한 리드프레임으로서, (a)는 랜드의 절연(고립화)가공 전의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분의 저면구성을 나타내고, (b)는 (a)의 Ⅵb-Ⅵb선에서의 단면구성을 나타내고 있다.
도 6의 (a) 및 도 6의 (b)에 나타내는 바와 같이, 리드프레임(30)은 프레임테두리부(31)와, 그 프레임테두리부(31)의 내측에 배치되어 그 상면에 반도체소자를 유지하는 다이패드부(33)와, 그 다이패드부(33)의 주변부에 각각 3열로 배치되 어 소자유지면과 반대측의 면(저면)에 랜드가 되는 볼록부를 갖는 복수의 이너리드부(34)를 구비하고 있다.
복수의 이너리드부(34) 중, 일부는 프레임테두리부(31)로부터 연장되는 제 1 연결지지부로서의 테두리부 연결지지부(32A)에 의해 지지되어 있다. 잔여부의 이너리드부(34)끼리 및 다이패드부(33)와 인접하는 이너리드부(34)는 제 2 연결지지부로서의 랜드연결지지부(32B)에 의해 지지되어 있다.
각 볼록부는 랜드연결지지부(32B)의 볼록부끼리의 사이 또는 그 볼록부와 다이패드부(33)와의 사이의 영역의 저면에 대하여 하프에칭처리 또는 프레스처리를 행함으로써 형성된다.
다이패드부(33)의 저면의 중앙부분에는 오목부(33a)가 형성되어 있다. 또한, 점선(44A)의 내측은 봉함용수지재에 의해 봉함되는 봉함영역이다.
도 6의 (b)에 나타내는 바와 같이, 제 3 실시예에 관한 리드프레임(30)은 프레임테두리부(31)와 복수의 이너리드부(34)가 그들의 저면을 리드유지재로서의 점착성 테이프재(20)에 의해 유지되어 있는 것을 특징으로 한다. 또, 도 6의 (a)에서는 점착성 테이프재(20)의 도시를 생략하고 있다.
도 7의 (a) 및 도 7의 (b)는 도 6의 (a) 및 도 6의 (b)에 나타내는 리드프레임(30)에서의 랜드의 절연(고립화)가공 후의 저면구성을 나타내고 있다. 도 7의 (a) 및 도 7의 (b)에 나타내는 바와 같이, 각 랜드연결지지부(32B)가 절단 또는 에칭에 의해 제거됨으로써, 이너리드부(34)끼리 또는 그 이너리드부(34)와 다이패드부(33)가 절연되어 있다.
이와 같이, 제 3 실시예에 의하면, 프레임테두리부(31)와 이너리드부(34)가 각 저면을 점착성 테이프재(20)에 의해 유지되어 있기 때문에, 이너리드부(34)끼리 및 다이패드부(33)를 전기적으로 절연하는, 즉 고립화하는 가공을 실시하였다고 하여도, 이너리드부(34) 및 다이패드부(33)가 프레임테두리부(31)로부터 이탈할 우려가 없다. 따라서, 모든 이너리드부(34A) 및 다이패드부(33)에 프레임테두리부(31)에 의해서 지지되는 연결지지부를 설치하지 않아도 되기 때문에, 예를 들면 3열 이상의 랜드를 프레임테두리부(31)와 다이패드부(33)와의 사이에 설치하였다고 하여도, 프레임테두리부(31)의 소형화를 방해하는 일이 없게 된다. 그 결과, 종래와 같이 세라믹재 또는 수지필름재를 적층함으로써 실현된 외측부로부터 다이패드부까지의 랜드의 열수가 3열 이상인 LGA형의 반도체장치를 단층의 금속판으로 이루어지는 리드프레임만으로 간편하면서 확실하게 실현할 수 있게 된다.
또, 제 3 실시예에 있어서는, 점착성 테이프재(20)를 리드프레임(30)의 저면에 첩부하였지만, 이것에 한정되지 않는다. 구체적으로는, 절연된, 즉 고립화된 복수의 이너리드부(34) 및 다이패드부(33)가 프레임테두리부(31)에 유지되면 되고, 상면이어도 저면이어도 된다. 단, 상면에 첩부하는 경우는, 반도체소자의 다이본딩공정 및 와이어본딩공정시에 방해가 되지 않는 영역에 첩부할 필요가 있다.
또한, 절연된 이너리드부(34)를 유지하는 리드유지재에 점착성 테이프재(20)를 이용하였지만, 대신에, 예컨대, 알루미늄으로 이루어지는 금속박막을 이용하여도 되고, 그 절연성 및 도전성은 문제되지 않는다.
제 3 실시예에 있어서도, 랜드의 절연(고립화)처리에는 절단용 펀치에 의한 천공가공을 행하여도 되고, 에칭을 행하여도 된다. 예를 들면, 천공가공을 행한 경우에는, 제 1 실시예와 마찬가지로, 절연된 각 이너리드부(34)의 주변부에 버(돌기부)가 형성되지만, 버의 선단부가 볼록부의 최상면을 넘지 않을 정도로 버의 발생을 억제할 필요가 있다.
또한, 반드시 모든 이너리드부(34)를 절연할 필요는 없다. 예를 들면, 다이패드부(33) 상에 유지하는 반도체소자(칩)의 치수가 다이패드부(33)보다도 커서, 다이패드부(33)의 주변부로 돌출하는 경우에는, 그 반도체소자의 둘레부에 의해 덮이는 이너리드부(34)를 다이패드부(33)와 접속한 채로 두는 것이 바람직하다. 이와 같이 하면, 다이패드부(33)의 방열면적 및 열용량이 커지기 때문에, 수지봉함형 반도체장치의 방열성이 향상된다.
(제 3 실시예의 일변형예)
이하, 본 발명의 제 3 실시예의 일변형예에 대하여 도면을 참조하여 설명한다.
도 8의 (a) 및 도 8의 (b)는 제 3 실시예의 일변형예에 관한 리드프레임으로서, (a)는 랜드의 절연(고립화)가공 후의 복수의 다이패드부가 설치된 리드프레임의 1개분의 다이패드부를 포함하는 부분의 저면구성을 나타내고, (b)는 (a)의 Ⅷb-Ⅷb선에서의 단면구성을 나타내고 있다. 도 8의 (a) 및 도 8의 (b)에 있어서, 도 7의 (a) 및 (b)에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
도 8의 (a) 및 도 8의 (b)에 나타내는 바와 같이, 본 변형예는 각 랜드연결 지지부(32B) 뿐만 아니라, 프레임테두리부(31)와 리드프레임부(34)와의 사이의 테두리부 연결지지부(32A)도 절단 또는 에칭에 의해 제거되고 있다.
이와 같이 테두리부 연결지지부(32A)도 제거하면, 도 8의 (b)에 나타내는 바와 같이, 봉함영역(44A)의 측면으로부터 리드프레임(30)이 노출하지 않게 되므로, 반도체장치에서의 실장시의 측면으로부터의 누설전류를 방지할 수 있다.
(제 4 실시예)
이하, 본 발명의 제 4 실시예에 대하여 도면을 참조하여 설명한다.
도 9의 (a)∼도 9의 (d)는 본 발명의 제 4 실시예에 관한 수지봉함형 반도체장치로서, (a)는 평면구성을 나타내고, (b)는 정면구성을 나타내며, (c)는 우측면의 구성을 나타내고, (d)는 저면구성을 나타내고 있다. 도 9의 (a)∼도 9의 (d)에 있어서, 도 7에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
도 9의 (a)∼도 9의 (d)에 나타내는 제 4 실시예에 관한 수지봉함형 반도체장치(60)는 도 7에 나타내는 제 3 실시예에 관한 리드프레임(30)과 동일한 구성의 리드프레임을 이용하고 있고, 또한 이너리드부(34)를 4열 구성으로 하고 있다.
수지봉함형 반도체장치(60)는 리드프레임의 다이패드부 상에 은페이스트재에 의해 고착되어 유지된 반도체소자(반도체칩)와, 그 반도체소자의 외부단자와 이너리드부(34)를 전기적으로 접속하는 금(Au)으로 이루어지는 와이어(금속세선)와, 봉함수지부(44)로 구성되어 있다.
봉함수지부(44)는, 예를 들면 열경화성 수지재로 이루어져, 이너리드부(34) 의 각 볼록부의 최상면 및 다이패드부(33)의 저면을 각각 노출하도록 반도체소자, 다이패드부(33) 및 이너리드부(34)를 봉함하고 있다.
이하, 상기와 같이 구성된 수지봉함형 반도체장치(60)의 제조방법에 대하여 설명한다.
우선, 제 3 실시예에 나타내는 바와 같은, 고립화된 리드의 이탈을 방지하는 점착성 테이프재가 부착된 리드프레임(30)을 준비한다. 여기서도, 하나의 리드프레임(30)에는 복수의 다이패드부(33) 및 이너리드부(34)를 포함하는 리드패턴이 형성되어 있는 것으로 한다.
다음에, 다이본딩공정에 있어서, 리드프레임(30)의 각 다이패드부(33)의 상면에 복수의 반도체소자를 각각 은페이스트재에 의해 고착한다.
다음에, 와이어본딩공정에 있어서, 와이어에 의해 각 반도체소자의 외부단자와 이너리드부(34)를 각각 전기적으로 접속한다.
다음에, 봉함공정에 있어서, 점착성 테이프재(20)가 리드프레임(30)의 소자유지면측(상면)에 첩부되어 있는 경우에는, 상면에 설치된 점착성 테이프재(20)를 박리하거나 또는 화학적으로 용해하여 제거하고, 그 후, 이너리드부(34)의 각 볼록부의 최상면 및 각 다이패드부(33)의 저면을 노출하도록 복수의 반도체소자, 복수의 다이패드부(33), 복수의 이너리드부(34)를 봉함용수지재에 의해 일괄적으로 봉함하여, 봉함수지부(44)를 형성한다.
다음에, 분할공정에 있어서, 점착성 테이프재(20)가 리드프레임(30)의 저면에 설치되어 있는 경우에는, 그 저면에 설치된 점착성 테이프재(20)를 박리하거나 또는 화학적으로 용해하여 제거한다. 이어서, 복수의 반도체소자가 고착되어, 일괄적으로 봉함된 리드프레임(30) 및 봉함수지부(44)를 복수의 반도체소자 중의 적어도 하나가 포함되도록 예컨대, 다이싱블레이드를 이용하여 절단함으로써, 칩형상으로 분할한다.
이상의 공정에 의해, 도 9의 (a)∼도 9의 (d)에 나타내는 수지봉함형 반도체장치를 얻는다.
본 실시예에 관한 리드프레임(30)에 있어서도, 저면에 오목부(33a)가 설치되어 있기 때문에, 봉함수지부(44)에서의 반도체소자의 하측부분의 두께가 커지므로, 반도체소자가 봉함수지부(44)의 상방으로부터 받는 응력과 하방으로부터 받는 응력의 차가 작아지고, 그 결과, 반도체소자가 받는 응력이 저감한다. 더욱이, 다이패드부(33)에서의 봉함수지부(44)의 저면으로부터 침입하는 수분의 침입경로가 길어지기 때문에, 내습성이 뛰어나 그 반도체장치의 장기적인 신뢰성이 향상된다.
(제 4 실시예의 일변형예)
이하, 본 발명의 제 4 실시예의 일변형예에 대하여 도면을 참조하여 설명한다.
도 10의 (a)∼도 10의 (d)는 본 발명의 제 4 실시예의 일변형예에 관한 수지봉함형 반도체장치로서, (a)는 평면구성을 나타내고, (b)는 정면구성을 나타내며, (c)는 우측면의 구성을 나타내고, (d)는 저면구성을 나타내고 있다. 도 10의 (a)∼도 10의 (d)에 있어서, 도 9의 (a)∼도 9의 (d)에 나타내는 구성부재와 동일한 구성부재에는 동일한 부호를 붙여 설명을 생략한다.
도 10의 (a)∼도 10의 (d)에 나타내는 변형예에 관한 수지봉함형 반도체장치(61)는 도 8에 나타내는 제 3 실시예의 일변형예에 관한 리드프레임(30)과 동일한 구성의 리드프레임을 이용하고 있고, 또한 이너리드부(34)를 4열 구성으로 하고 있다.
수지봉함형 반도체장치(61)는 리드프레임의 다이패드부 상에 은페이스트재에 의해 고착되어 유지된 반도체소자(반도체칩)와, 그 반도체소자의 외부단자와 이너리드부(34)를 전기적으로 접속하는 금(Au)으로 이루어지는 와이어(금속세선)와, 봉함수지부(44)로 구성되어 있다.
봉함수지부(44)는 이너리드부(34)의 각 볼록부의 최상면 및 다이패드부(33)의 저면을 각각 노출하도록 반도체소자, 다이패드부(33) 및 이너리드부(34)를 봉함하고 있다.
본 변형예에 관한 수지봉함형 반도체장치(61)는 도 10의 (b)의 정면도 및 도 10의 (c)의 우측면도에 나타내는 바와 같이, 봉함수지부(44)의 각 측면으로부터 리드프레임(30)이 노출되지 않는다. 이 구성에 의해, 그 반도체장치에서의 실장시의 측면으로부터의 누설전류를 방지할 수 있다.
(제 5 실시예)
이하, 본 발명의 제 5 실시예에 대해서 도면을 참조하여 설명한다.
도 11의 (a)는 본 발명의 제 5 실시예에 관한 리드프레임으로서, 랜드부와 그 랜드부끼리를 접속하는 이너리드부를 갖고, 랜드부끼리의 절연가공 후의 리드프레임의 4분의 1을 포함하는 부분의 평면구성을 나타내고 있다.
도 11의 (a)에 나타내는 바와 같이, 제 5 실시예에 관한 리드프레임(70)은 프레임테두리부(71)와, 그 프레임테두리부(71)의 내측에 연결지지부로서의 서포트리드부(72)에 의해 모서리부가 지지되고, 그 상면에 반도체소자를 유지하는 다이패드부(73)와, 프레임테두리부(71)와 다이패드부(73)와의 사이에 배치된 복수의 랜드부(75)를 구비하고 있다. 여기서, 다이패드부(73)의 상면의 중앙부분에는 볼록부(73a)가 형성되어 있다.
복수의 랜드부(75) 중의 일부는 프레임테두리부(71)로부터 연장되는 연결지지부(74A)에 지지되어 있고, 잔여부는 스탬핑 등에 의해 절연(고립화)되어 있다.
또한, 복수의 랜드부(75) 중의 일부는 연결지지부(74A)로부터 형성된 이너리드부(74B)에 의해 전기적으로 접속되어 있다.
제 5 실시예에 관한 리드프레임(70)은 지금까지의 실시예와 마찬가지로, 프레임테두리부(71)와 복수의 랜드부(75)가 그들의 저면(도 11의 이면측)을 리드유지재로서의 점착성 테이프재(20)에 의해 유지되고, 절연된 랜드부(75)가 리드프레임(70)으로부터 이탈하지 않는 것을 제 1의 특징으로 한다.
또한, 랜드부(75)와 그 랜드부(75)의 사이에 위치하는 이너리드부(74B)와의 단면형상을 제 2의 특징으로 한다.
통상, 랜드부(75)끼리는 전기적으로 고립화하여 이용하지만, 반도체소자의 사양에 따라서는 하나의 랜드부(75)와 다른 랜드부(75)를 동전위로 하기 때문에, 이너리드부(74B)를 설치하고 싶은 경우가 있다. 그러나, 랜드부(75) 사이의 간격이 작은 경우에는, 이너리드부(74B)를 배치하는 공간을 확보하는 것이 곤란하게 된다. 그러한 경우에는, 예를 들면 각 랜드부(75)의 지름을 작게 하거나, 이너리드부(74B)의 지름을 작게 할 필요가 생기지만, 이와 같이 하면, 랜드부(75)는 실장기판과의 전기적인 접촉면적이 줄고, 또한, 이너리드부(74B)는 전기저항이 증대한다.
그래서, 제 5 실시예에 있어서는, 도 11의 (b)의 단면도에 나타내는 바와 같이, 이너리드부(74B)는 서로 인접하는 랜드부(75)끼리의 사이에 상면이 랜드부(75)의 최상면의 높이와 동등하면서 하면이 랜드부(75)의 하면보다도 높아지도록 설치하고 있다.
한편, 랜드부(75)에서의 이너리드부(74B)가 연장되는 방향에 대하여 수직인 방향의 단면형상은 이너리드부(74B)의 측면과 대향하는 측면의 상부의 폭이 작은 단면볼록형상이다.
이로 인해, 랜드간거리 d1을 작게 하면서, 랜드부(75)의 최상부와 이너리드부(74B)와의 사이의 거리인 리드간거리 d2를 이너리드부(74B)의 양측에 확실히 확보할 수 있다. 또, 랜드간거리 d1과 리드간거리 d2는 동등하여도 된다.
이상 설명한 바와 같이, 이너리드부(74B)는 랜드부(75)의 측면끼리의 간격이 하부보다도 큰 상부의 측방영역에 위치하기 때문에, 랜드부(75)의 지름을 작게 하거나, 이너리드부(74B) 자체의 지름을 작게 하지 않고, 랜드부(75)의 사이에 이너리드부(74B)를 확실히 설치할 수 있게 된다.
다음에, 제 5 실시예에 관한 리드프레임의 제조방법을 설명한다.
우선, 동을 주성분으로 하는 합금 또는 철 및 니켈의 합금으로 이루어지는 리드프레임 형성용의 판형상의 금속부재로부터 프레임테두리부(71)와, 그 프레임테두리부(71)의 내측에 위치하는 다이패드부(73)와, 그 다이패드부(73)의 둘레부 또는 프레임테두리부(71)와 접속된 연결지지부(74A)를 예컨대, 스탬핑 또는 에칭에 의해 일체 성형하여 리드프레임(70)을 형성한다.
다음에, 연결지지부(74A)로부터 랜드부(75)와 이너리드부(74B)를 리드프레임(70)의 양면으로부터의 하프에칭에 의해 형성한다.
구체적으로는, 서로 인접하는 랜드부(75)끼리 및 그 사이에 위치하는 연결지지부(74A)에서의 소자유지면측(상면)에 있어서, 랜드부(75)끼리에서의 연결지지부(74A)와 병행하는 중앙부 부분 및 그 사이의 연결지지부(74A)를 마스크하여, 랜드부(75)의 상면에 대하여 리드프레임(70)의 두께의 거의 2분의 1을 에칭함으로써, 랜드부(75)끼리의 사이에 연결지지부(74A)로 이루어지는 이너리드부(74B)를 형성한다.
다음에, 랜드부(75)의 저면을 마스크하여, 리드프레임(70)의 저면에 대하여 랜드부(75)끼리 및 이너리드부(74B)가 각각 분리하여, 리드프레임(70)에서의 랜드부(75)의 주위의 상면측과 저면측이 관통할 때까지 에칭한다. 이로 인해, 서로 인접하는 랜드부(75)끼리의 측면과 이너리드부(74B)의 측면 및 저면에 둘러싸인 단면 Y자형상의 공극이 형성된다. 또, 여기서의 상면측과 저면측과의 하프에칭의 순서는 문제되지 않는다.
다음에, 복수의 랜드부(75) 및 프레임테두리부(71)의 저면측에 점착성 테이프재(20)를 첩부하여, 복수의 랜드부(75) 및 프레임테두리부(71)를 테이프 점착성 테이프재에 의해 유지한다.
다음에, 연결지지부(74A)의 적어도 일부의 연결지지부(74A)가 연장되는 방향에 인접하는 랜드부(75)끼리의 사이 및 랜드부(75)와 다이패드부(73)와의 사이의 영역을 도 3의 (c) 또는 도 4의 (c)에 나타낸 바와 같은 절단용 펀치에 의해 기계적으로 절단하거나 또는 에칭에 의해 화학적으로 제거함으로써, 복수의 랜드부(75) 또는 이너리드부(74B)를 선택적으로 절연한다.
또, 제 5 실시예에 있어서는, 점착성 테이프재(20)를 리드프레임(70)의 저면에 전면에 걸쳐 첩부하였지만, 이것에 한정되지 않는다. 즉, 절연(고립화)된 복수의 랜드(75)가 다이패드부(73) 또는 프레임테두리부(71)에 유지되면 되고, 상면이어도 저면이어도 된다. 단, 상면에 첩부하는 경우는, 반도체소자의 다이본딩공정 및 와이어본딩공정에 있어서 방해가 되지 않는 영역에 첩부할 필요가 있다.
또한, 리드유지재로서 점착성 테이프재(20)를 이용하였지만, 이 대신에, 예컨대, 알루미늄으로 이루어지는 금속박막을 이용하여도 되고, 그 절연성 및 도전성은 문제되지 않는다.
또한, 제 5 실시예에 관한 리드프레임(70)을 이용한 수지봉함형 반도체장치를 얻기 위해서는, 제 2 실시예에 관한 제조방법과 마찬가지로, 다이본딩공정, 와이어본딩공정, 봉함공정 및 분할공정을 순차 행하면 된다.
본 발명에 관한 리드프레임 및 그 제조방법에 의하면, 복수의 이너리드부가 프레임테두리부와 그 상면 또는 하면을 리드유지재에 의해 유지되어 있기 때문에, 이너리드부가 프레임테두리부에 지지될 필요가 없다. 따라서, 이너리드부와 프레임테두리부를 연결하는 연결지지부를 설치하지 않아도 되기 때문에, 예를 들면, 3열 이상의 랜드를 프레임테두리부와 다이패드부와의 사이에 설치하였다고 하여도, 프레임테두리부의 소형화를 방해하지 않으므로, 단층의 금속판으로부터 다열구성의 랜드를 갖는 리드프레임을 소형이면서 용이하게 얻을 수 있다.

Claims (41)

  1. 프레임테두리부와,
    상기 프레임테두리부의 내측에 배치되어 그 상면에 반도체소자를 유지하는 다이패드부와,
    상기 다이패드부의 주변부에 배치되어 하면에 볼록부를 갖는 복수의 내측 이너리드부를 구비하고,
    상기 프레임테두리부와 상기 복수의 내측 이너리드부는 그 상면 또는 하면을 리드유지재에 의해 유지하고 있으며,
    상기 복수의 내측 이너리드부의 적어도 일부는 각 볼록부가 서로 절연되어 있고, 절연된 각 볼록부의 주변부에는 그 선단부가 상기 볼록부의 최상면을 넘지 않을 정도로 하면과 수직인 방향으로 연장되는 돌기부가 형성되어 있는 것을 특징으로 하는 리드프레임.
  2. 삭제
  3. 제 1항에 있어서,
    상기 프레임테두리부와 상기 내측 이너리드부와의 사이에 배치되어 상기 프레임테두리부로부터 내측으로 연장되는 동시에 하면에 볼록부를 갖는 복수의 외측 이너리드부를 추가로 구비하고 있는 것을 특징으로 리드프레임.
  4. 제 1항에 있어서,
    상기 다이패드부는 그 하면에 오목부를 갖고 있는 것을 특징으로 하는 리드프레임.
  5. 프레임테두리부와,
    상기 프레임테두리부의 내측에 배치되어 그 상면에 반도체소자를 유지하는 다이패드부와,
    상기 프레임테두리부와 상기 다이패드부와의 사이에 배치된 이너리드부를 구비하고,
    상기 프레임테두리부와 상기 이너리드부는 그 상면 또는 하면을 리드유지재에 의해 유지하고 있으며,
    상기 이너리드부는 하면에 서로 간격을 두고 설치된 복수의 볼록부를 갖고,
    상기 복수의 볼록부의 적어도 일부는 인접하는 볼록부끼리가 서로 절연되며, 그 잔여부는 인접하는 볼록부끼리 연결지지부에 의해 지지되어 있는 것을 특징으로 하는 리드프레임.
  6. 제 5항에 있어서,
    절연된 상기 각 볼록부의 주변부에는 그 선단부가 상기 볼록부의 최상면을 넘지 않을 정도로 하면과 수직인 방향으로 연장되는 돌기부가 형성되어 있는 것을 특징으로 하는 리드프레임.
  7. 제 5항 또는 제 6항에 있어서,
    상기 다이패드부는 그 하면에 오목부를 갖고 있는 것을 특징으로 하는 리드프레임.
  8. 프레임테두리부와,
    상기 프레임테두리부의 내측에 배치되며, 그 상면에 반도체소자를 유지하는 다이패드부와,
    상기 프레임테두리부와 상기 다이패드부와의 사이에 배치된 복수의 랜드부 및 당해 복수의 랜드부끼리의 사이에 배치된 이너리드부를 구비하고,
    상기 프레임테두리부와 상기 랜드부는 그 상면 또는 하면을 리드유지재에 의해 유지하고 있으며,
    상기 이너리드부는, 상면이 상기 랜드부의 최상면의 높이와 동등하면서, 하면이 상기 랜드부의 하면보다도 높아지도록 설치되고,
    상기 랜드부에서의 상기 이너리드부가 연장되는 방향에 대하여 수직인 방향의 단면형상은 상기 이너리드부의 측면과 대향하는 측면 상부의 폭이 작은 단면 볼록형상인 것을 특징으로 하는 리드프레임.
  9. 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 지지되는 다이패드부와, 그 다이패드부의 둘레부와 접속된 복수의 내측 이너리드부와, 상기 프레임테두리부와 접속된 복수의 외측 이너리드부를 일체로 형성하는 제 1 공정과,
    상기 복수의 내측 이너리드부의 상기 다이패드부로부터 각각 간격을 둔 부분 및 상기 복수의 외측 이너리드부의 상기 프레임테두리부로부터 각각 간격을 둔 부분이면서 상기 다이패드부의 소자유지면측과 반대측의 면에 볼록부를 형성하는 제 2 공정과,
    적어도 상기 복수의 내측 이너리드부 및 상기 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 상기 복수의 내측 이너리드부 및 프레임테두리부를 상기 리드유지재에 의해 유지하는 제 3 공정과,
    상기 복수의 내측 이너리드부의 적어도 일부의 상기 볼록부와 상기 다이패드부와의 사이의 영역을 제거함으로써, 상기 복수의 내측 이너리드부와 상기 다이패드부를 선택적으로 절연하는 제 4 공정을 구비하고 있는 것을 특징으로 하는 리드프레임의 제조방법.
  10. 제 9항에 있어서,
    상기 제 2 공정은 상기 복수의 내측 이너리드부의 볼록부 형성영역과 상기 다이패드부와의 사이의 영역 및 상기 복수의 외측 이너리드부의 볼록부 형성영역과 상기 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  11. 제 9항에 있어서,
    상기 제 2 공정은 상기 복수의 내측 이너리드부의 볼록부 형성영역과 상기 다이패드부와의 사이의 영역 및 상기 복수의 외측 이너리드부의 볼록부 형성영역과 상기 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  12. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    상기 제 4 공정은 상기 볼록부와 상기 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 상기 볼록부와 상기 다이패드부를 절연하는 것을 특징으로 하는 리드프레임의 제조방법.
  13. 제 12항에 있어서,
    상기 절단수단은 상기 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것을 특징으로 하는 리드프레임의 제조방법.
  14. 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로 부터 연장되는 제 1 연결지지부에 의해 지지되는 동시에 제 2 연결지지부에 의해 서로 연결된 복수의 이너리드부 및 다이패드부를 일체로 형성하는 제 1 공정과,
    상기 복수의 이너리드부에서의 상기 다이패드부의 소자유지면측과 반대측의 면에 서로 간격을 두도록 복수의 볼록부를 형성하는 제 2 공정과,
    상기 복수의 이너리드부 및 상기 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 상기 이너리드부 및 프레임테두리부를 상기 리드유지재에 의해 유지하는 제 3 공정과,
    상기 복수의 이너리드부에서의 상기 제 2 연결지지부의 적어도 일부의 서로 인접하는 상기 볼록부끼리의 사이 또는 서로 인접하는 상기 볼록부와 다이패드부와의 사이의 영역을 제거함으로써, 상기 복수의 이너리드부를 선택적으로 절연하는 제 4 공정을 구비하고 있는 것을 특징으로 하는 리드프레임의 제조방법.
  15. 제 14항에 있어서,
    상기 제 2 공정은 상기 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 상기 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  16. 제 14항에 있어서,
    상기 제 2 공정은 상기 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 상기 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  17. 제 14항 내지 제 16항 중 어느 한 항에 있어서,
    상기 제 4 공정은 상기 제 2 연결지지부의 볼록부끼리의 사이 또는 상기 볼록부와 상기 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 상기 볼록부끼리 또는 상기 볼록부와 상기 다이패드부를 절연하는 것을 특징으로 하는 리드프레임의 제조방법.
  18. 제 17항에 있어서,
    상기 절단수단은 상기 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것을 특징으로 하는 리드프레임의 제조방법.
  19. 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 지지되는 동시에 서로 간격을 두고 연결된 복수의 랜드부 및 그 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부와, 소자유지면을 갖는 다이패드부를 일체로 형성하는 제 1 공정과,
    상기 복수의 랜드부 및 상기 프레임테두리부의 소자유지면측 또는 그 소자유면과 반대의 면측에 리드유지재를 설치함으로써, 상기 랜드부 및 프레임테두리부를 상기 리드유지재에 의해 유지하는 제 2 공정과,
    상기 연결지지부에서의 서로 인접하는 랜드부끼리의 사이의 영역의 적어도 일부를 제거함으로써, 상기 복수의 랜드부를 선택적으로 절연하는 제 3 공정을 구비하고 있는 것을 특징으로 하는 리드프레임의 제조방법.
  20. 제 19항에 있어서,
    상기 제 1 공정은,
    서로 인접하는 랜드부끼리 및 그 사이에 위치하는 연결지지부에서의 소자유지면쪽 공정이며, 상기 랜드부끼리에서의 상기 연결지지부와 병행하는 중앙부 부분 및 그 사이의 상기 연결지지부를 마스크하여, 상기 랜드부의 소자유지면측에 대하여 그 두께의 거의 2분의 1을 에칭함으로써, 상기 랜드부끼리의 사이에 상기 연결지지부로부터 이너리드부를 형성하는 공정과,
    상기 복수의 랜드부의 소자유지면측과 반대측의 면을 마스크하여, 상기 랜드부의 소자유지면측과 반대측의 면에 대하여 상기 랜드부끼리 및 상기 이너리드부가 각각 분리하도록 에칭하는 공정을 포함하는 것을 특징으로 하는 리드프레임의 제조방법.
  21. 다이패드부와,
    상기 다이패드부 상에 유지된 반도체소자와,
    상기 다이패드부의 주변부이면서, 상기 다이패드부와 일측부와의 사이에 3열 이상의 행렬형상으로 배치되어, 적어도 그 일부가 고립된 복수의 이너리드부와,
    상기 반도체소자, 다이패드부 및 복수의 이너리드부를, 당해 이너리드부에서의 상기 다이패드부의 소자유지면과 반대측의 면을 노출하도록 일체로 봉함하는 봉함수지부를 구비하며,
    상기 다이패드부 및 복수의 이너리드부는 동일한 금속판으로 형성되어 있고,
    상기 복수의 이너리드부는, 하면에 그 최상면이 상기 봉함수지부로부터 노출하는 볼록부를 가지며, 당해 볼록부의 주변부에는 그 선단부가 상기 최상면을 넘지 않을 정도로 하면과 수직인 방향으로 연장되는 돌기부가 형성되어 있는 것을 특징으로 하는 수지봉함형 반도체장치.
  22. 삭제
  23. 제 21항에 있어서,
    상기 다이패드부는 그 하면에 오목부를 갖고 있는 것을 특징으로 하는 수지봉함형 반도체장치.
  24. 제 21항에 있어서,
    상기 복수의 이너리드부는 상기 봉함수지부의 측면으로부터 노출하고 있지 않은 것을 특징으로 하는 수지봉함형 반도체장치.
  25. 다이패드부와,
    상기 다이패드부 상에 유지된 반도체소자와,
    상기 다이패드부의 주변부에 배치된 복수의 랜드부와,
    상기 다이패드부의 주변부에 배치되며, 상기 복수의 랜드부끼리의 사이에 배치된 이너리드부와,
    상기 반도체소자, 다이패드부, 복수의 랜드부 및 이너리드부를, 당해 랜드부에서의 상기 다이패드부의 소자유지면과 반대측의 면을 노출하도록 일체로 봉함하는 봉함수지부를 구비하고,
    상기 이너리드부는, 상면이 랜드부의 최상면의 높이와 동등하면서, 하면이 상기 랜드부의 하면보다도 높아지도록 설치되며,
    상기 랜드부에서의 상기 이너리드부가 연장되는 방향에 대하여 수직인 방향의 단면형상은, 상기 이너리드부의 측면과 대향하는 측면상부의 폭이 작은 단면 볼록형상인 것을 특징으로 하는 수지봉함형 반도체장치.
  26. 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 연결지지부에 의해 각각 지지되는 복수의 다이패드부와, 상기 각 다이패드부의 둘레부와 접속된 복수의 내측 이너리드부와, 상기 프레임테두리부와 접 속된 복수의 외측 이너리드부를 일체로 형성하는 제 1 공정과,
    상기 복수의 내측 이너리드부의 상기 각 다이패드부로부터 각각 간격을 둔 부분 및 상기 복수의 외측 이너리드부의 상기 프레임테두리부로부터 각각 간격을 둔 부분이면서 상기 다이패드부의 소자유지면측과 반대측의 면에 볼록부를 형성하는 제 2 공정과,
    적어도 상기 복수의 내측 이너리드부 및 상기 프레임테두리부에서의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 상기 복수의 내측 이너리드부 및 프레임테두리부를 상기 리드유지재에 의해 유지하는 제 3 공정과,
    상기 복수의 내측 이너리드부의 적어도 일부에서의 상기 볼록부와 상기 각 다이패드부와의 사이의 영역을 제거하여, 상기 복수의 내측 이너리드부와 상기 각 다이패드부를 선택적으로 절연함으로써, 리드유지재가 부착된 리드프레임을 형성하는 제 4 공정과,
    상기 리드프레임의 각 다이패드부의 상면에 복수의 반도체소자를 각각 유지하는 제 5 공정과,
    금속세선에 의해 상기 각 반도체소자와, 절연된 상기 복수의 내측 이너리드부 및 상기 복수의 외측 이너리드부를 각각 전기적으로 접속하는 제 6 공정과,
    상기 리드유지재가 상기 리드프레임의 소자유지면측에 설치되어 있는 경우에, 소자유지면측에 설치된 리드유지재를 제거하는 제 7 공정과,
    상기 내측 이너리드부의 각 볼록부 및 외측 이너리드부의 각 볼록부의 최상 면을 노출하도록 상기 복수의 반도체소자, 복수의 다이패드부, 복수의 내측 이너리드부 및 복수의 외측 이너리드부를 봉함용수지재에 의해 봉함하는 제 8 공정과,
    상기 리드유지재가 상기 리드프레임의 소자유지면과 반대의 면측에 설치되어 있는 경우에, 그 소자유지면과 반대의 면측에 설치된 리드유지재를 제거하는 제 9 공정과,
    상기 리드프레임을 상기 복수의 반도체소자 중의 적어도 하나가 포함되도록 칩형상으로 분할하는 제 10 공정을 구비하고 있는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  27. 제 26항에 있어서,
    상기 제 2 공정은 상기 복수의 내측 이너리드부의 볼록부 형성영역과 상기 각 다이패드부와의 사이의 영역, 및 상기 복수의 외측 이너리드부의 볼록부 형성영역과 상기 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  28. 제 26항에 있어서,
    상기 제 2 공정은 상기 복수의 내측 이너리드부의 볼록부 형성영역과 상기 각 다이패드부와의 사이의 영역 및 상기 복수의 외측 이너리드부의 볼록부 형성영역과 상기 프레임테두리부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  29. 제 26항 내지 제 28항 중 어느 한 항에 있어서,
    상기 제 4 공정은 상기 볼록부와 상기 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 상기 볼록부와 상기 다이패드부를 절연하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  30. 제 29항에 있어서,
    상기 절단수단은 상기 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  31. 제 26항 내지 제 28항 중 어느 한 항에 있어서,
    상기 제 7 공정 또는 상기 제 9 공정은 상기 리드유지재를 화학적으로 용해하여 제거하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  32. 제 26항 내지 제 28항 중 어느 한 항에 있어서,
    상기 제 10 공정은 상기 리드프레임을 다이싱블레이드를 이용하여 절단하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  33. 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로부터 연장되는 제 1 연결지지부에 의해 각각 지지되는 동시에 제 2 연결지지부에 의해 서로 연결된 복수의 이너리드부 및 복수의 다이패드부를 일체로 형성하는 제 1 공정과,
    상기 복수의 이너리드부에서의 상기 각 다이패드부의 소자유지면측과 반대측의 면에 서로 간격을 두도록 복수의 볼록부를 형성하는 제 2 공정과,
    상기 복수의 이너리드부 및 상기 프레임테두리부에서의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 상기 이너리드부 및 프레임테두리부를 상기 리드유지재에 의해 유지하는 제 3 공정과,
    상기 복수의 이너리드부에서의 상기 제 2 연결지지부의 적어도 일부에서의 서로 인접하는 상기 볼록부끼리의 사이 또는 서로 인접하는 상기 볼록부와 다이패드부와의 사이의 영역을 제거하여, 상기 복수의 이너리드부를 선택적으로 절연함으로써, 리드유지재가 부착된 리드프레임을 형성하는 제 4 공정과,
    상기 리드프레임의 각 다이패드부의 상면에 복수의 반도체소자를 각각 유지하는 제 5 공정과,
    금속세선에 의해 상기 각 반도체소자와, 절연된 상기 복수의 이너리드부를 각각 전기적으로 접속하는 제 6 공정과,
    상기 리드유지재가 상기 리드프레임의 소자유지면측에 설치되어 있는 경우에, 소자유지면측에 설치된 리드유지재를 제거하는 제 7 공정과,
    상기 이너리드부의 각 볼록부의 최상면을 노출하도록 상기 복수의 반도체소 자, 복수의 다이패드부 및 복수의 이너리드부를 봉함용수지재에 의해 봉함하는 제 8 공정과,
    상기 리드유지재가 상기 리드프레임의 소자유지면과 반대의 면측에 설치되어 있는 경우에, 그 소자유지면과 반대의 면측에 설치된 리드유지재를 제거하는 제 9 공정과,
    상기 리드프레임을 상기 복수의 반도체소자 중의 적어도 하나가 포함되도록 칩형상으로 분할하는 제 10 공정을 구비하고 있는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  34. 제 33항에 있어서,
    상기 제 2 공정은 상기 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 상기 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면에 대하여 에칭을 행함으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  35. 제 33항에 있어서,
    상기 제 2 공정은 상기 제 2 연결지지부의 볼록부 형성영역끼리의 사이 또는 볼록부 형성영역과 상기 다이패드부와의 사이의 영역에서의 소자유지면측과 반대측의 면을 누름으로써, 상기 볼록부를 형성하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  36. 제 33항 내지 제 35항 중 어느 한 항에 있어서,
    상기 제 4 공정은 상기 제 2 연결지지부의 볼록부끼리의 사이 또는 상기 볼록부와 상기 다이패드부와의 사이의 영역을 절단수단을 이용하여 절단함으로써, 상기 볼록부끼리 또는 상기 볼록부와 상기 다이패드부를 절연하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  37. 제 36항에 있어서,
    상기 절단수단은 상기 볼록부 및 다이패드부의 상면에 대하여 거의 평행한 절단면을 갖고 있는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  38. 제 33항 내지 제 35항 중 어느 한 항에 있어서,
    상기 제 7 공정 또는 상기 제 9 공정은 상기 리드유지재를 화학적으로 용해하여 제거하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  39. 제 33항 내지 제 35항 중 어느 한 항에 있어서,
    상기 제 10 공정은 상기 리드프레임을 다이싱블레이드를 이용하여 절단하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  40. 판형상의 금속부재로부터 프레임테두리부와, 그 프레임테두리부의 내측으로 부터 연장되는 연결지지부에 의해 지지되는 동시에 서로 간격을 두고 연결된 복수의 랜드부 및 그 복수의 랜드부 중의 일부를 전기적으로 접속하는 이너리드부와, 소자유지면을 갖는 다이패드부를 일체로 형성하는 제 1 공정과,
    상기 복수의 랜드부 및 상기 프레임테두리부의 소자유지면측 또는 그 소자유지면과 반대의 면측에 리드유지재를 설치함으로써, 상기 랜드부 및 프레임테두리부를 상기 리드유지재에 의해 유지하는 제 2 공정과,
    상기 연결지지부에서의 서로 인접하는 랜드부끼리사이의 영역의 적어도 일부를 제거하여, 상기 복수의 랜드부를 선택적으로 절연함으로써, 리드유지재가 부착된 리드프레임을 형성하는 제 3 공정과,
    상기 리드프레임의 각 다이패드부의 상면에 복수의 반도체소자를 각각 유지하는 제 4 공정과,
    금속세선에 의해 상기 각 반도체소자와, 절연된 상기 복수의 이너리드부를 각각 전기적으로 접속하는 제 5 공정과,
    상기 리드유지재가 상기 리드프레임의 소자유지면측에 설치되어 있는 경우에, 소자유지면측에 설치된 리드유지재를 제거하는 제 6 공정과,
    상기 이너리드부의 각 볼록부의 최상면을 노출하도록 상기 복수의 반도체소자, 복수의 다이패드부 및 복수의 이너리드부를 봉함용수지재에 의해 봉함하는 제 7 공정과,
    상기 리드유지재가 상기 리드프레임의 소자유지면과 반대의 면측에 설치되어 있는 경우에, 그 소자유지면과 반대의 면측에 설치된 리드유지재를 제거하는 제 8 공정과,
    상기 리드프레임을 상기 복수의 반도체소자 중의 적어도 하나가 포함되도록 칩형상으로 분할하는 제 9 공정을 구비하고 있는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
  41. 제 40항에 있어서,
    상기 제 1 공정은,
    서로 인접하는 랜드부끼리 및 그 사이에 위치하는 연결지지부에서의 소자유지면쪽 공정이며, 상기 랜드부끼리에서의 상기 연결지지부와 병행하는 중앙부 부분 및 그 사이의 상기 연결지지부를 마스크하여, 상기 랜드부의 소자유지면측에 대하여 그 두께의 거의 2분의 1을 에칭함으로써, 상기 랜드부끼리의 사이에 상기 연결지지부로부터 이너리드부를 형성하는 공정과,
    상기 복수의 랜드부의 소자유지면측과 반대측의 면을 마스크하여, 상기 랜드부의 소자유지면측과 반대측의 면에 대하여 상기 랜드부끼리 및 상기 이너리드부가 각각 분리하도록 에칭하는 공정을 포함하는 것을 특징으로 하는 수지봉함형 반도체장치의 제조방법.
KR20020007824A 2001-02-14 2002-02-14 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법 KR100557028B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00037484 2001-02-14
JPJP-P-2001-00037496 2001-02-14
JP2001037496A JP3500362B2 (ja) 2001-02-14 2001-02-14 樹脂封止型半導体装置及びその製造方法
JP2001037484A JP3500361B2 (ja) 2001-02-14 2001-02-14 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020067428A KR20020067428A (ko) 2002-08-22
KR100557028B1 true KR100557028B1 (ko) 2006-03-03

Family

ID=26609401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020007824A KR100557028B1 (ko) 2001-02-14 2002-02-14 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법

Country Status (5)

Country Link
US (2) US6720207B2 (ko)
EP (1) EP1235272B1 (ko)
KR (1) KR100557028B1 (ko)
CN (1) CN1260814C (ko)
TW (1) TWI270966B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4523138B2 (ja) 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
KR20040030283A (ko) * 2002-09-05 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임 및 그 제조 방법
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
JP2005093494A (ja) * 2003-09-12 2005-04-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4079874B2 (ja) * 2003-12-25 2008-04-23 沖電気工業株式会社 半導体装置の製造方法
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
KR101070890B1 (ko) * 2004-04-16 2011-10-06 삼성테크윈 주식회사 다열리드형 반도체 팩키지 제조 방법
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
KR100726774B1 (ko) * 2005-07-22 2007-06-11 삼성테크윈 주식회사 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지
US7301225B2 (en) * 2006-02-28 2007-11-27 Freescale Semiconductor, Inc. Multi-row lead frame
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof
US8125077B2 (en) 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
CN101414565B (zh) * 2007-10-16 2012-07-04 飞思卡尔半导体（中国）有限公司 形成预成型引线框的方法
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US20090230524A1 (en) * 2008-03-14 2009-09-17 Pao-Huei Chang Chien Semiconductor chip package having ground and power regions and manufacturing methods thereof
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8089145B1 (en) * 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US7986048B2 (en) 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5178648B2 (ja) * 2009-06-30 2013-04-10 キヤノン株式会社 パッケージの製造方法、及び半導体装置
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
KR20120093679A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN102934225B (zh) * 2011-02-15 2016-05-04 松下知识产权经营株式会社 半导体装置及其制造方法
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US20160257117A1 (en) * 2013-10-28 2016-09-08 Hewlett-Packard Development Company, L.P. Encapsulating a Bonded Wire with Low Profile Encapsulation
US20150206829A1 (en) * 2014-01-17 2015-07-23 Yin Kheng Au Semiconductor package with interior leads
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5532905A (en) * 1994-07-19 1996-07-02 Analog Devices, Inc. Thermally enhanced leadframe for packages that utilize a large number of leads
JPH098206A (ja) 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
TW351008B (en) * 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
US5834837A (en) * 1997-01-03 1998-11-10 Lg Semicon Co., Ltd. Semiconductor package having leads with step-shaped dimples
JPH10200010A (ja) 1997-01-10 1998-07-31 Dainippon Printing Co Ltd 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JPH10270623A (ja) 1997-03-24 1998-10-09 Sumitomo Metal Mining Co Ltd ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JPH11312749A (ja) 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3478139B2 (ja) * 1998-09-02 2003-12-15 松下電器産業株式会社 リードフレームの製造方法
JP3436159B2 (ja) * 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP3449266B2 (ja) 1998-12-18 2003-09-22 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP2000223611A (ja) 1999-01-27 2000-08-11 Toppan Printing Co Ltd Ｂｇａ用リードフレーム
JP3046024B1 (ja) * 1999-04-23 2000-05-29 松下電子工業株式会社 リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2001345411A (ja) 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
JP2001345413A (ja) 2000-05-31 2001-12-14 Toshiba Corp リードフレーム及びそれを用いた半導体装置
JP3565149B2 (ja) 2000-08-31 2004-09-15 松下電器産業株式会社 リードフレーム

Also Published As

Publication number Publication date
CN1260814C (zh) 2006-06-21
EP1235272A3 (en) 2006-04-26
US6984880B2 (en) 2006-01-10
CN1369911A (zh) 2002-09-18
US20040094829A1 (en) 2004-05-20
KR20020067428A (ko) 2002-08-22
US6720207B2 (en) 2004-04-13
US20020109214A1 (en) 2002-08-15
TWI270966B (en) 2007-01-11
EP1235272B1 (en) 2011-11-16
EP1235272A2 (en) 2002-08-28

Similar Documents

Publication Publication Date Title
KR100557028B1 (ko) 리드프레임 및 그것을 이용한 수지봉함형 반도체장치 및그들의 제조방법
US6674154B2 (en) Lead frame with multiple rows of external terminals
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US7026192B2 (en) Terminal land frame and method for manufacturing the same
US9275972B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
CN107170716B (zh) 半导体封装件及半导体封装件的制造方法
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
KR20050016130A (ko) 반도체 장치 및 그 제조 방법
KR20050103234A (ko) 멀티-다이 반도체 패키지
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
JP3500362B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
US11810840B2 (en) Semiconductor device
JP3500361B2 (ja) リードフレーム及びその製造方法
JP3503502B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001024083A (ja) 樹脂封止型半導体装置の製造方法
JP3965813B2 (ja) ターミナルランドフレームの製造方法
JP2001068585A (ja) 樹脂封止型半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4045718B2 (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 15