JPH10270623A - ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 - Google Patents

ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法

Info

Publication number
JPH10270623A
JPH10270623A JP9069875A JP6987597A JPH10270623A JP H10270623 A JPH10270623 A JP H10270623A JP 9069875 A JP9069875 A JP 9069875A JP 6987597 A JP6987597 A JP 6987597A JP H10270623 A JPH10270623 A JP H10270623A
Authority
JP
Japan
Prior art keywords
lead frame
lead
grid array
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9069875A
Other languages
English (en)
Inventor
Naoki Nakagawa
直樹 中川
Kan Yoshida
堪 吉田
Kinya Oigawa
大井川欽哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP9069875A priority Critical patent/JPH10270623A/ja
Priority to US09/028,060 priority patent/US6181000B1/en
Priority to KR1019980008714A priority patent/KR100281298B1/ko
Priority to TW087104080A priority patent/TW368738B/zh
Publication of JPH10270623A publication Critical patent/JPH10270623A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明はＢＧＡ用リードフレームとして
機能や多ピン化度を低下させることなく、かつ製造時の
歩留まりの高いＢＧＡ用リードフレームとこれを用いた
半導体装置とその製造方法の提供を課題とする。 【解決手段】 外側より内側に伸び、その途中において
端子ボールバンプが設けられた複数のインナーリードか
ら構成されるリードフレームにおいて、各リードに設け
られた端子ボールバンプの位置が交互に異ならないよう
に少なくとも２列になるように配置され、かつ端子ボー
ルバンプの列と列との間にボンデングエリアが設けられ
ているものである。また、このボンディグエリアには必
要に応じてメッキが施される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にリードフレームを用いた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置は電子機器の高性能化
と軽博短小化の傾向から、ますます高集積化、高機能化
が求められるようになってきている。従来のＱＦＰパッ
ケージではリードフレームの多ピン化に伴いパッケージ
サイズが大きくならざるを得ず、かつ外部端子の間隔が
狭くならざるを得ない。その結果、リードが変形し易
く、実装不良率も高くなる傾向となっている。
【０００３】このような欠点を解消するものとして外部
端子に半田ボールを使用したボールグリッドアレイ（Ｂ
ＧＡ）と称される半導体実装用部品が開発されてきてい
る。このＢＧＡは従来のリードフレームより外部端子の
ピッチを広くすることが可能であり、半導体装置の実装
工程を難しくすることなく外部端子を増加することが出
来る。
【０００４】ＢＧＡ用のリードフレームは、一般的には
図１に示すような構造となっており、エッチングやプレ
ス加工により形成されている。これは従来のＱＦＰと同
様にダイパット部に半導体チップを搭載し、インナーリ
ードの先端と半導体素子の端子部とをワイヤボンディン
グにより接合するものである。ＱＦＰと異なる点は実装
に対応する端子がリードであるかボールバンプであるか
である。
【０００５】
【発明が解決しようとする課題】しかしながら、図１の
リードフレームは、端子ボールバンプ１を有するインナ
ーリード２の先端と半導体素子の端子部とをワイヤボン
ディングにより結合するため、インナーリード先端部の
リード間隔が極めて狭くなる。このようなリードフレー
ムをエッチングやプレス加工で製造した場合に歩留まり
が極めて悪いという問題が生ずる。
【０００６】本発明はＢＧＡ用リードフレームとして機
能や多ピン化度を低下させることなく、かつ製造時の歩
留まりの高いＢＧＡ用リードフレームとこれを用いた半
導体装置とその製造方法の提供を課題とする。
【０００７】
【課題を解決するための手段】上記課題を解決する本発
明のＢＧＡ用リードフレームは外側より内側に伸び、そ
の途中において端子ボールバンプが設けられた複数のイ
ンナーリードから構成されるリードフレームにおいて、
各リードに設けられた端子ボールバンプの位置が交互に
異ならないように少なくとも２列になるように配置さ
れ、かつ端子ボールバンプの列と列との間にボンデング
エリアが設けられているものである。また、このボンデ
ィグエリアには必要に応じてメッキが施される。
【０００８】本発明の半導体装置は、上記本発明のＢＧ
Ａ用リードフレームを用いて半導体素子を搭載し、端子
ボールバンプに半田ボールを接合したものである。
【０００９】
【発明の実施の形態】本発明のＢＧＡ用リードフレーム
には従来のリードフレームにあるダイパット部は無い。
よって、半導体装置を組み上げるに際しては、リード先
端部に接着テープを貼り付け、そのテープを介して半導
体素子を搭載する。
【００１０】以下図を用いて本発明を説明する。
【００１１】図２は本発明のＢＧＡ用リードフレームの
１態様を示したものである。その途中に端子ボールバン
プ１が設けられた複数のインナーリード２が４方向より
内向きに伸びている。しかし、このインナーリード２の
長さは、半導体素子（図示せず。）を接着した場合に半
導体素子が保持できる程度まで従来より短なっている。
端子ボールバンプ１は重ならないように主として交互に
ａ線上とｂ線上とに配置されるようになっている。本例
では２列に配置してあるが、３列以上に配置してもよい
があまり多くするとインナーリードを長くしなければな
らなくなるので経済性を損なうことになる。そして、各
インナーリード上にはボンディングエリア３が設けられ
ているが、各ボンディングエリアはａ線とｂ線との中間
であるｃ線上に配置されている。
【００１２】なお、仕様によっては少なくともボンディ
ングエリアが金、銀、パラジウム等でメッキされる。
【００１３】図３は本発明のＢＧＡ用リードフレームの
別の態様である。本例では、インナーリードの先端を切
り詰め、半導体素子を搭載するのに用いるテープとの接
着面積を保証するため、先端部の幅を広くしたものであ
る。広くする方法としては予めその様なパターンとして
も良く、コイニング等によって加工してもよい。
【００１４】なお、仕様によっては少なくともボンディ
ングエリアが金、銀、パラジウム等でメッキされるのは
図２の態様と同じである。
【００１５】図２、３の態様のリードフレームなどはエ
ッチング法により、あるいは打ち抜き加工法により容易
に製造できる。
【００１６】図４は本発明の半導体装置の１態様であ
り、図３のリードフレームの半導体素子搭載面に接着テ
ープを介して貼り付けられ、その端子部とインナーリー
ドのボンディングエリアとがワイヤーボンディングさ
れ、これ全体が樹脂モールドされ、インナーリードの端
子ボールバンプに半田ボールを接合させたものである。
【００１７】この半導体装置を配線板に装着するに際し
ては従来通り半田ボールを介して行う。
【００１８】図４の半導体装置を組み立てるには、まず
図３のリードフレームの半導体搭載面に所望の大きさの
接着テープを貼り付ける。この際、用いる接着テープは
熱可塑型樹脂系接着剤でも良く、熱硬化型樹脂系接着剤
でもよい。
【００１９】その後、半導体素子の端子部とインナーリ
ードのボンディングエリアとをワイヤーボンディングす
る。次いでモールド樹脂でモールドし、端子ボールバン
プに半田ボールを接合した後、インナーリードの不要部
をカッティングして除去する。
【００２０】
【発明の効果】本発明のＢＧＡ用リードフレームは端子
ボールバンプ間にボンディングエリアを設けるため、リ
ードフレームのインナーリード部の長さを短く出来るた
め、インナーリード先端部のリード間隔を広くすること
が出来る。このため、エッチングやプレス加工で製造し
た場合に歩留まりが極めて悪いという問題は解消され
る。
【図面の簡単な説明】
【図１】従来のＢＧＡ用リードフレームの概要図であ
る。
【図２】本発明のＢＧＡ用リードフレームの１態様を示
したものである。
【図３】本発明のＢＧＡ用リードフレームの別の態様で
ある。本例では、インナーリードの先端を切り詰め、半
導体素子を搭載するのに用いるテープとの接着面積を保
証するため、先端部の幅を広くしている。
【図４】本発明の半導体装置の１態様であり、図３のリ
ードフレームを用いたものである。
【符号の説明】
１−−−端子ボールバンプ ２−−−インナーリード ３−−−ボンディングエリア

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 外側より内側に伸び、その途中におい
    て端子ボールバンプが設けられた複数のインナーリード
    から構成されるボールグリッドアレイ用リードフレーム
    において、各リードに設けられた端子ボールバンプの位
    置が交互に異ならないように少なくとも２列になるよう
    に配置され、かつ端子ボールバンプの列と列との間にボ
    ンデングエリアが設けられているボールグリッドアレイ
    用リードフレーム。
  2. 【請求項２】 少なくともボンディグエリアにメッキ
    が施されている請求項１記載のボールグリッドアレイ用
    リードフレーム。
  3. 【請求項３】 請求項１または２記載のボールグリッ
    ドアレイ用リードフレームに半導体素子を搭載し、端子
    ボールバンプに半田ボールを接合したことを特徴とする
    半導体装置。
  4. 【請求項４】 請求項１または２記載のボールグリッ
    ドアレイ用リードフレームの略中央部に、接着剤層を介
    して半導体素子を接合し、半導体素子の端子とインナー
    リードのボンディングエリアとをワイヤーボンディング
    し、樹脂封止し、端子ボールバンプに半田ボールを接合
    し、インナーリードの不要部を除去することから基本的
    に構成される半導体装置の製造方法。
JP9069875A 1997-03-24 1997-03-24 ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 Pending JPH10270623A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9069875A JPH10270623A (ja) 1997-03-24 1997-03-24 ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
US09/028,060 US6181000B1 (en) 1997-03-24 1998-02-23 Lead frame for ball grid array, semiconductor device having it, and process for producing it
KR1019980008714A KR100281298B1 (ko) 1997-03-24 1998-03-16 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
TW087104080A TW368738B (en) 1997-03-24 1998-03-19 Lead frame for ball grid array, semiconductor device having it, and process for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9069875A JPH10270623A (ja) 1997-03-24 1997-03-24 ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法

Publications (1)

Publication Number Publication Date
JPH10270623A true JPH10270623A (ja) 1998-10-09

Family

ID=13415402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9069875A Pending JPH10270623A (ja) 1997-03-24 1997-03-24 ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法

Country Status (4)

Country Link
US (1) US6181000B1 (ja)
JP (1) JPH10270623A (ja)
KR (1) KR100281298B1 (ja)
TW (1) TW368738B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
SG144693A1 (en) * 2003-09-05 2008-08-28 Micron Technology Inc Invertible microfeature device packages and associated methods
JP2005277114A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685210A (en) * 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
JP2837064B2 (ja) * 1993-05-25 1998-12-14 ローム株式会社 ボンディングパッド面の圧印加工方法
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
JPH08139259A (ja) * 1994-09-16 1996-05-31 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
JPH08148603A (ja) * 1994-11-22 1996-06-07 Nec Kyushu Ltd ボールグリッドアレイ型半導体装置およびその製造方法
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6984880B2 (en) 2001-02-14 2006-01-10 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device

Also Published As

Publication number Publication date
TW368738B (en) 1999-09-01
KR19980080290A (ko) 1998-11-25
US6181000B1 (en) 2001-01-30
KR100281298B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US7808084B1 (en) Semiconductor package with half-etched locking features
US7279780B2 (en) Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same
US7019388B2 (en) Semiconductor device
US6855575B2 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US20030230792A1 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US20030209815A1 (en) Semiconductor device and its manufacturing method
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
US7023096B2 (en) Multi-chip package having spacer that is inserted between chips and manufacturing method thereof
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3851845B2 (ja) 半導体装置
JP4547086B2 (ja) 半導体装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP3422276B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
KR100290783B1 (ko) 반도체 패키지
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JP3928286B2 (ja) 樹脂封止型半導体装置の製造方法