KR19980080290A - 볼 그리드 어레이용 리드 프레임과, 그것을 갖는 반도체 장치 및 그 제조 방법 - Google Patents
볼 그리드 어레이용 리드 프레임과, 그것을 갖는 반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR19980080290A KR19980080290A KR1019980008714A KR19980008714A KR19980080290A KR 19980080290 A KR19980080290 A KR 19980080290A KR 1019980008714 A KR1019980008714 A KR 1019980008714A KR 19980008714 A KR19980008714 A KR 19980008714A KR 19980080290 A KR19980080290 A KR 19980080290A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor device
- lead
- grid array
- terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002390 adhesive tape Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 229920005992 thermoplastic resin Polymers 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims 2
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
외부에서 내부로 연장하는 복수의 내부 리드와 각각의 내부 리드를 따라 형성되는 단자 볼 범프를 포함하고 상기 단자 볼 범프는 서로 인접한 열들이 상기 내부 리드의 길이 방향으로 오버랩되지 않은 2개 이상의 열로 구성되며, 상기 인접한 열들은 그들 사이에서 결합 영역을 유지하는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임에 관한 것이다. 결합 영역은 필요에 따라 도금될 수 있다. 리드 프레임은 핀의 수를 줄이는 것 없이 높은 수율로 제조될 수 있다. 리드 프레임을 사용하는 반도체 장치와 동일한 것을 제조하는 방법에 대한 설명은 이하에서 설명한다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 리드 프레임을 갖는 반도체 장치에 관한 것이다. 보다 구체적으로는 볼 그리드 어레이용 리드 프레임과, 그것을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근의 반도체 장치는 성능을 개선하고 소형 경량화된 전자 장치나 설비에 대한 필요성을 만족하기 이전에 고 집적도 및 고기능을 필요로 한다. 그러나, 종래의 QFP(Quad Flat Package)에 있어서는 크기가 대형화되고 리드 프레임 핀의 수가 증가함으로써 외부 단자의 피치가 좁아지게 되어 이와 같은 필요성을 충족할 수 없었다. 결과적으로 리드 프레임은 더욱 변형되기 쉽고 불완전한 장착이 더욱 빈번하게 발생하기 쉽다.
이러한 단점들을 제거하기 위해 반도체 장치의 장착용 땝납 볼을 갖는 외부 단자를 사용하는 볼 그리드 어레이(BGA)를 개발하였다.
BGA는 더 넓게 피치된 외부 단자를 갖는 리드 프레임을 허용하여 반도체 장치의 장착에 역효과가 없이 외부 단자의 수를 증가시킬 수 있다.
일반적인 BGA용 리드 프레임은 도4에 도시된 바와 같이 구성되어 있다. 이러한 구성은 에칭이나 압축에 의해 형성된다. 종래의 QFP와 마찬가지로, BGA용 리드 프레임의 구성은 반도체 칩이 다이 패드상에 장착되고 내부 리드의 앞쪽 단부가 반도체 소자의 단자에 와이어 결합에 의해 접속되도록 설계되었다. 장착용 단자가 볼 범프인 점이 QFP와는 상이하다.
도4에 도시된 종래의 리드 프레임은 단자 볼 범프와 내부 리드의 앞쪽 단부가 반도체 소자에 와이어 결합에 의해 접속하기 때문에 단자 볼 범프(1)와 함께 내부 리드의 앞쪽 단부(2)가 극도로 좁아지는 단점이 있다. 에칭이나 압축에 의해 높은 정밀도를 갖는 리드 프레임의 제조 수율은 필연적으로 낮아진다.
본 발명의 목적은 반도체 장치의 기능에 역효과가 없이 핀수를 증가시킬 수 있는 BGA용 신규의 리드 프레임과, 그것을 갖는 반도체 장치 및 그것을 높은 수율로 제조하는 방법을 제공하는 데에 있다.
도1은 본 발명에 따른 BGA용 리드 프레임의 일실시예를 도시하는 개략 평면도.
도2는 리드 프레임의 선단이 짧게 절취되고 반도체 소자를 장착하기 위해 접착 테이프용 결합 영역이 넓게 형성된 특성을 갖는 본 발명에 따른 BGA용 리드 프레임의 또 다른 실시예를 도시하는 개략 평면도.
도3은 도2에 도시된 BGA용 리드 프레임을 사용하여 조립된 반도체 장치의 일실시예를 도시하는 개략 단면도.
도4는 종래의 BGA용 리드 프레임을 도시한 개략 평면도.
도면의 주요 부분에 대한 부호의 설명
1: 단자 볼 범프
2: 내부 리드
3: 결합 영역
4: 리드 프레임
5: 반도체 소자
6: 접착 테이프
7: 와이어 결합
8: 몰딩 수지
9: 땝납 볼
본 발명의 제1 특징은 외부에서 내부로 연장하는 복수의 내부 리드와 각각의 내부 리드를 따라 형성되는 단자 볼 범프를 포함하고 상기 단자 볼 범프는 서로 인접한 열들이 상기 내부 리드의 길이 방향으로 오버랩되지 않은 2개 이상의 열로 구성되며, 상기 인접한 열들은 그들 사이에서 결합 영역을 유지하는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임을 포함한다.
본 발명의 제1 특징에 있어서 결합 영역은 단자 볼 범프의 열의 중간에 바람직하게 형성되고 적어도 결합 영역은 금, 은 또는 팔라듐으로 바람직하게 도금된다.
또한, 본 발명의 제1 특징에 있어서 내부 리드는 그 선단이 짧게 절취되고 대응하는 폭으로 패터닝 또는 코이닝(coining)에 의해 넓게 형성된다.
본 발명의 제2 특징은 외부에서 내부로 연장하는 복수의 내부 리드로 구성되고, 적어도 2개의 열로 내부 리드를 따라 엇갈리게 코이닝되는 방식으로 형성된 단자 볼 범프를 갖는 볼 그리드 어레이용 리드 프레임에 장착된 반도체 소자에 관한 것으로, 상기 열은 그들 사이에서 결합 영역을 유지하고 상기 볼 범프는 그들에 결합된 땝납 볼을 갖는다. 반도체 소자는 열가소성 수지 접착제 또는 열경화성 수지 접착제로 이루어진 접착 테이프에 의해 장착된다.
본 발명의 제3 특징은 반도체 장치를 제조하는 방법에 관한 것으로, 볼 그리드 어레이용 리드 프레임의 대략 중앙 부분에 반도체 소자를 중간에 삽입되는 접착층으로 결합하는 단계와, 반도체 소자의 단자를 내부 리드의 결합 영역에 와이어 결합에 의해 접촉하는 단계와, 단자 볼 범프에 땝납 볼을 접속하는 단계와, 내부 리드의 불필요한 부분을 제거하는 단계를 포함하는 상기 리드 프레임은 외부에서 내부로 연장하는 복수의 내부 리드로 구성되고 적어도 2개의 열로 엇갈리게 코이닝되는 방식으로 형성된 단자 볼 범프를 갖는 것으로 상기 열은 그들사이에서 결합 영역을 유지하고 상기 볼 범프는 그들에 결합된 땝납 볼을 갖는다. 접착 테이프는 열가소성 수지 접착제나 열경화성 수지성 접착제중 하나이다.
본 발명에 따른 BGA용 리드 프레임은 종래의 리드 프레임과 달리 다이 패드를 가지고 있지 않다. 그러므로, 리드 프레임의 선단에 접착 테이프를 붙이는 단계와, 조립시에 접착 테이프에 의해 반도체 소자를 장착하는 단계가 필요하다.
이하, 본 발명은 첨부한 도면을 참조하여 설명할 것이다. 도1은 본 발명에 따른 BGA용 리드 프레임의 일실시예를 도시한다. 리드 프레임은 외부에서 내부로 4 방향으로 연장되는 복수의 내부 리드(2)를 갖는데, 각각의 내부 리드는 그것을 따라서 형성된 단자 볼 범프(1)를 갖는다. 내부 리드(2)는 종래의 내부 리드에 비해서 더 짧지만 전술한 접착 테이프에 의해 반도체 소자를 유지하기에 충분할 정도로 길다. (도3 참조)
단자 볼 범프(1)는 인접한 내부 리드(2)의 길이 방향으로 오버랩되지 않도록 내부 리드(2)상에서 형성되지만, 리드 프레임의 각 면에 평행한 라인 a 와 b에 일치한다. 도1에 도시된 실시예에서 단자 볼 범프(1)는 라인 a 와 b를 따라 두 개의 열로 배열되지만, 3개 이상의 열로 배열될 수도 있다. 내부 리드(2)를 연장시킬 필요가 있기 때문에 너무 많은 열은 비용면에서 부적절한 결점이 있다. 각각의 내부 리드(2)는 결합 영역(3)에서 형성되고, 이 결합 영역은 라인 a와 b사이의 라인 c와 일치한다.
결합 영역(3)은 필요한 경우에 금, 은, 팔라듐등으로 도금될 수 있다.
도2는 본 발명에 따른 BGA용 리드 프레임의 또 다른 실시예를 도시한 개략 평면도이다. 이 실시예에서, 내부 리드(2)는 반도체 소자를 장착하기 위해 사용되는 접착 테이프를 결합 영역에 제공되도록 그 선단을 짧게 절취하여 넓게 구성된다. 넓은 선단은 패터닝 또는 코이닝에 의해 구성될 수 있다. 또한, 결합 영역(3)은 필요한 경우에 금, 은, 팔라듐등으로 도금될 수 있다.
도1 이나 도2에 도시된 리드 프레임은 에칭이나 압축에 의해 쉽게 제조될 수 있다.
도3은 본 발명에 따른 반도체 장치의 일실시예를 도시하는 단면도이다. 이 반도체 장치는 반도체 소자(5)가 접착 테이프(6)에 의해 리드 프레임(4)(도2에 도시된 것)상에 장착되고, 반도체 소자(5)의 단자가 내부 리드(2)의 결합 영역(3)에 와이어 결합(7)에 의해 접속되며, 전체 조립체가 몰딩 수지(8)에 의해 몰딩되고, 땝납 볼(9)이 내부 리드(2)의 단자 볼 범프(1)에 결합되도록 구성된다. 이 반도체 장치는 통상의 방법으로 땝납 볼에 의해 와이어링 보드상에 장착된다.
도3에 도시된 반도체 장치는 다음과 같은 방법으로 조립된다. 첫 번째로, 소정 크기의 접착 테이프(6)는 반도체 소자가 장착되는 리드 프레임(도2에 도시된 바와 같이)의 일부분에 부착된다. 접착 테이프(6)는 열가소성 수지 형태이거나 또는 열경화성 수지 형태중 어느것이나 상관없다.
두 번째로, 반도체 소자(5)의 단자는 내부 리드(2)의 결합 영역(3)에 와이어 결합(7)에 의해 접속된다. 세 번째로, 조립체는 몰딩 수지(8)로 몰딩된다. 네 번째로, 땝납 볼(9)은 단자 볼 범프(1)에 결합된다. 마지막으로, 내부 리드(2)의 불필요한 부분은 절단되어 제거된다.
본 발명에 따른 BGA용 리드 프레임은 단자 볼 범프(1)사이의 결합 영역(3)을 갖는다. 이것에 의하여 리드 프레임의 내부 리드(2)의 길이를 저감하고 내부 리드(2)의 선단사이의 리드 공간을 증가시키는 이점을 제공한다. 그에 따라서 에칭이나 압축에 의해 리드 프레임의 제조 수율을 증가시킨다.
Claims (11)
- 외부에서 내부로 연장하는 복수의 내부 리드와 각각의 내부 리드를 따라 형성된 단자 볼 범프를 포함하는 볼 그리드 어레이용 리드 프레임에 있어서,상기 단자 볼 범프는 서로 인접한 열들이 상기 내부 리드의 길이 방향으로 오버랩되지 않은 2개 이상의 열로 구성되고, 상기 인접한 열들은 그들 사이에서 결합 영역을 유지하는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 결합 영역은 단자 볼 범프의 열의 중앙에 형성되는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 적어도 상기 결합 영역은 도금되는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 도금은 금, 은 또는 팔라듐 도금인 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 내부 리드는 짧게 절결되어 넓게 형성된 선단을 갖는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 내부 리드의 선단은 대응하는 폭에 따라 패터닝 또는 코이닝에 의해 형성되는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 기재된 볼 그리드 어레이용 리드 프레임상에 장착된 반도체 소자를 포함하는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 반도체 소자는 접착 테이프에 의해 장착되는 것을 특징으로 하는 반도체 장치.
- 제8항에 있어서, 상기 접착 테이프는 열가소성 수지 접착제나 열경화성 수지 접착제를 기초로 하는 것을 특징으로 하는 반도체 장치.
- 반도체 장치의 제조 방법에 있어서, 제1항에 기재된 볼 그리드 어레이용 리드 프레임의 대략 중앙 부분에 반도체 소자를 중간에 삽입되는 접착층으로 결합하는 단계와;상기 반도체 소자의 단자를 상기 내부 리드의 결합 영역에 와이어 결합에 의해 접속하는 단계와;몰딩 수지로 몰딩을 실행하는 단계와;상기 단자 볼 범프에 땝납 볼을 접속하는 단계와;상기 내부 리드의 불필요한 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제10항에 있어서, 상기 접착 테이프는 열가소성 수지 접착제나 열경화성 수지 접착제를 기초로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP97-69875 | 1997-03-24 | ||
JP9069875A JPH10270623A (ja) | 1997-03-24 | 1997-03-24 | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980080290A true KR19980080290A (ko) | 1998-11-25 |
KR100281298B1 KR100281298B1 (ko) | 2001-02-01 |
Family
ID=13415402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980008714A KR100281298B1 (ko) | 1997-03-24 | 1998-03-16 | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6181000B1 (ko) |
JP (1) | JPH10270623A (ko) |
KR (1) | KR100281298B1 (ko) |
TW (1) | TW368738B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720207B2 (en) | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
SG109495A1 (en) * | 2002-04-16 | 2005-03-30 | Micron Technology Inc | Semiconductor packages with leadfame grid arrays and components and methods for making the same |
US7042071B2 (en) * | 2002-10-24 | 2006-05-09 | Matsushita Electric Industrial Co., Ltd. | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same |
US6903449B2 (en) * | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
SG144693A1 (en) * | 2003-09-05 | 2008-08-28 | Micron Technology Inc | Invertible microfeature device packages and associated methods |
JP2005277114A (ja) * | 2004-03-25 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4685210A (en) * | 1985-03-13 | 1987-08-11 | The Boeing Company | Multi-layer circuit board bonding method utilizing noble metal coated surfaces |
JP2837064B2 (ja) * | 1993-05-25 | 1998-12-14 | ローム株式会社 | ボンディングパッド面の圧印加工方法 |
US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
US5559366A (en) * | 1994-08-04 | 1996-09-24 | Micron Technology, Inc. | Lead finger tread for a semiconductor lead package system |
US5442230A (en) * | 1994-09-16 | 1995-08-15 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
JPH08139259A (ja) * | 1994-09-16 | 1996-05-31 | Dainippon Printing Co Ltd | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 |
JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US5663593A (en) * | 1995-10-17 | 1997-09-02 | National Semiconductor Corporation | Ball grid array package with lead frame |
US5847455A (en) * | 1995-11-07 | 1998-12-08 | Vlsi Technology, Inc. | Molded leadframe ball grid array |
-
1997
- 1997-03-24 JP JP9069875A patent/JPH10270623A/ja active Pending
-
1998
- 1998-02-23 US US09/028,060 patent/US6181000B1/en not_active Expired - Fee Related
- 1998-03-16 KR KR1019980008714A patent/KR100281298B1/ko not_active IP Right Cessation
- 1998-03-19 TW TW087104080A patent/TW368738B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW368738B (en) | 1999-09-01 |
JPH10270623A (ja) | 1998-10-09 |
US6181000B1 (en) | 2001-01-30 |
KR100281298B1 (ko) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7115442B2 (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
JP3454920B2 (ja) | 半導体パッケージおよびその製造方法 | |
US6803254B2 (en) | Wire bonding method for a semiconductor package | |
US6479888B1 (en) | Semiconductor device and a method of manufacturing the same | |
US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
KR970008514A (ko) | 반도체장치, 반도체장치용 인터포우저(interposer) 및 그 제조방법 | |
KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
US6300685B1 (en) | Semiconductor package | |
US6037662A (en) | Chip scale package | |
US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
US20110309483A1 (en) | Semiconductor Device | |
KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
KR100291511B1 (ko) | 멀티 칩 패키지 | |
US6011306A (en) | Semiconductor device and method for fabricating same | |
US7969019B2 (en) | Module with stacked semiconductor devices | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
KR0157898B1 (ko) | 패키지 인쇄회로기판 | |
KR20000076859A (ko) | 반도체 장치 | |
KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
KR100548592B1 (ko) | 적층형 마이크로 비 지 에이 패키지 | |
KR100369501B1 (ko) | 반도체패키지 | |
KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
KR20010000425U (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091110 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |