KR200211272Y1 - 칩 사이즈 패키지 - Google Patents
칩 사이즈 패키지 Download PDFInfo
- Publication number
- KR200211272Y1 KR200211272Y1 KR2019980004642U KR19980004642U KR200211272Y1 KR 200211272 Y1 KR200211272 Y1 KR 200211272Y1 KR 2019980004642 U KR2019980004642 U KR 2019980004642U KR 19980004642 U KR19980004642 U KR 19980004642U KR 200211272 Y1 KR200211272 Y1 KR 200211272Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- size package
- chip size
- chip
- bump
- Prior art date
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 고안은 칩 사이즈 패키지에 관한 것으로, 반도체 칩과; 상기 반도체 칩의 저면에 상호 전기적으로 연결되도록 부착되는 복수의 범프와; 상기 각 범프의 저면이 외부에 노출되게 상기 반도체 칩 및 상기 범프의 저면을 제외한 나머지 영역을 둘러싸도록 에폭시 수지로 형성되는 몸체부와; 상기 몸체부로부터 노출된 상기 각 범프의 저면에 상호 통전가능하도록 부착형성되는 복수의 솔더볼을 포함하는 것을 특징으로 한다. 이에 의해, 부피를 감소시킬 수 있으며 몰딩금형의 구조 및 제조공정을 단순화함으로써 제조비용을 절감시킬 수 있는 칩 사이즈 패키지가 제공된다.
Description
본 고안은 칩 사이즈 패키지에 관한 것으로, 특히 부피를 감소시킬 수 있으며 몰딩금형의 구조 및 제조공정을 단순화함으로써 제조비용을 절감시킬 수 있도록 한 칩 사이즈 패키지에 관한 것이다.
도 1은 종래 기술에 의한 칩 사이즈 패키지의 일종인 버텀 리드 패키지를 보인 종단면도이다. 도시된 바와 같이, 버텀 리드 패키지(BLP ; BOTTOM LEAD PACKAGE; 이하 비엘피로 약칭함)는, 반도체 칩(1)과, 이 반도체 칩(1)의 저면 양측에 절연성 양면 테이프(T)로 접착되며 하측으로 절곡 형성된 리드(2)와, 상기 반도체 칩(1)의 저면에 형성된 칩 패드(1a)와 상기 각각의 리드(2)를 전기적으로 연결하는 금속 와이어(3)와, 상기 리드(2)의 저면을 외부로 노출시킴과 아울러 상기 반도체 칩(1), 금속와이어(3)를 보호하기 위하여 그 전체를 에폭시로 몰딩하는 몸체부(4)로 구성되어 있다.
이와 같이 구성되어 있는 비엘피의 제조공정을 간략히 설명하면 다음과 같다.
먼저, 일정 간격으로 나열 설치되어 있는 리드(2)와 반도체 칩(1)사이에 절연성 테이프(T)를 개재시켜 이들을 상호 고정부착되도록 하고, 반도체 칩(1)의 저면에 형성되어 있는 복수의 칩 패드(1a)와 리드(2)가 상호 전기적으로 연결될 수 있게 금속와이어(3)로 각 칩 패드(1a)와 리드를 상호 연결되도록 한다.
다음, 리드(2)의 저면이 외부로 노출될 수 있도록 반도체 칩(1)의 상측 및 리드(2)의 하측에 상부 금형(5a) 및 하부 금형(5b)을 각각 배치하고, 반도체 칩(1)과 금속와이어(3)를 둘러싸도록 에폭시로 몸체부(4)를 형성한다.
그런데, 이러한 종래의 반도체 패키지에 있어서는, 반도체 칩(1)의 저면에 외부와의 전기적으로 연결되는 단자 역할을 하는 리드(2)가 돌출되어 있어, 이들의 보호를 위한 몸체부(4)를 형성하기 위해서는, 상하로 분리된 상부금형(5a) 및 하부금형(5b)을 별도로 제작하고, 이들 사이에 와이어 본딩된 반도체 칩(1) 및 리드(2) 조립체를 배치하고 몰딩작업을 수행하여 몸체부(4)를 형성하도록 되어 있어, 몸체부(4)의 부피가 증가할 뿐만 아니라, 상부금형(5a) 및 하부금형(5b)을 별도로 제작하므로 상대적으로 많은 비용과 시간이 소요되고 전체적으로 공정이 복잡하게 되어 제조비용을 상승시키는 원인이 되고 있다.
따라서, 본 고안의 목적은, 부피를 감소시킬 수 있으며 몰딩금형의 구조 및 제조공정을 단순화함으로써 제조비용을 절감시킬 수 있는 칩 사이즈 패키지를 제공하는 것이다.
도 1은 종래 기술에 의한 칩 사이즈 패키지의 일종인 버텀 리드 패키지를 보인 종단면도.
도 2a 내지 도 2c는 종래 기술에 의한 버텀 리드 패키지의 제조공정을 순차적으로 보인 종단면도.
도 3은 본 고안의 일 실시예에 따른 칩 사이즈 패키지의 구조를 보인 종단면도.
도 4a 내지 도 4c는 본 고안의 일 실시예에 따른 칩 사이즈 패키지의 제조공정을 단계적으로 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 ; 반도체 칩 11 ; 범프
12 ; 몸체부 13 ; 솔더볼
상기 목적은, 본 고안에 따라, 반도체 칩과; 상기 반도체 칩의 저면에 상호 전기적으로 연결되도록 부착되는 복수의 범프와; 상기 각 범프의 저면이 외부에 노출되게 상기 반도체 칩 및 상기 범프의 저면을 제외한 나머지 영역을 둘러싸도록 에폭시 수지로 형성되는 몸체부와; 상기 몸체부로부터 노출된 상기 각 범프의 저면에 상호 통전가능하도록 부착형성되는 복수의 솔더볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지에 의해 달성된다.
이하, 첨부된 도면을 참조하여 본 고안에 대해 상세히 설명한다.
도 3은 본 고안의 일 실시예에 따른 칩 사이즈 패키지의 구조를 보인 종단면도이고, 도 4a 내지 도 4c는 본 고안의 일 실시예에 따른 칩 사이즈 패키지의 제조공정을 단계적으로 도시한 도면이다. 이들 도면에 도시된 바와 같이, 본 칩 사이즈 패키지는, 반도체 칩(10)과, 반도체 칩(10)의 저면에 형성된 칩패드(미도시)에 상호 전기적으로 연결되도록 부착되는 복수의 범프(11)와, 반도체 칩(10) 및 범프(11)를 보호하기 위하여 범프(11)의 저면을 제외한 영역을 둘러싸도록 에폭시 수지로 몰딩하여 형성되는 몸체부(12)와, 몸체부(12)의 외부로 노출된 각 범프(11)의 저면에 부착되어 외부와 상호 전기적으로 연결되는 단자역할을 하는 복수의 솔더볼(13)을 포함하여 구성되어 있다.
상기와 같이 구성된 본 고안에 의한 칩 사이즈 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 반도체 칩(10)의 저면에 형성된 칩패드(미도시)에 각각 범프(11)를 부착하고, 도 4a와 같이 상기 범프(11)가 부착된 반도체 칩(10)의 저면에 접착력이 우수한 유브이 테이프(UV TAPE)(14)를 부착되도록 한다.
다음, 도 4b와 같이 상기 반도체 칩(10)과 범프(11)를 둘러싸도록 상부 금형(15)을 씌우고, 상부 금형(15)에 형성된 몰딩액 주입구(15a)로 에폭시 수지를 주입하여 소정의 시간 동안 경화시킨다. 유브이 테이프(14)에 광원을 조사하여 유브이 테이프(14)를 제거하고, 몸체부(12)로부터 상부 금형(15)을 분리시킨다.
그후, 도 4c에 도시한 바와 같이 몸체부(12)가 형성된 다수개의 범프(11) 저면에 외부와의 연결단자를 이루는 솔더볼(13)을 부착시키면 칩 사이즈 패키지의 제조는 종료된다.
이상 설명한 바와 같이, 본 고안에 따르면, 반도체 칩의 패드에 범프를 부착하고, 범프의 저면이 유브이테이프의 접착면에 접착된 상태에서, 이들을 둘러싸도록 금형을 배치한 후 몸체부를 형성되도록 함으로써, 패키지 몸체부의 부피가 반도체 칩의 부피에 비해 거의 증대되지 아니하는 칩 사이즈 패키지가 제공된다.
또한, 본 고안에 따르면, 금형의 구조가 단순하고 단일의 금형만이 소요되므로 금형제작을 용이하게 할 수 있을 뿐만 아니라 제조공정이 단순화 되어 전체적인 제조비용을 절감시킬 수 있는 칩 사이즈 패키지가 제공된다.
Claims (1)
- 반도체 칩과; 상기 반도체 칩의 저면에 상호 전기적으로 연결되도록 부착되는 복수의 범프와; 상기 각 범프의 저면이 외부에 노출되게 상기 반도체 칩 및 상기 범프의 저면을 제외한 나머지 영역을 둘러싸도록 에폭시 수지로 형성되는 몸체부와; 상기 몸체부로부터 노출된 상기 각 범프의 저면에 상호 통전가능하도록 부착형성되는 복수의 솔더볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980004642U KR200211272Y1 (ko) | 1998-03-27 | 1998-03-27 | 칩 사이즈 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980004642U KR200211272Y1 (ko) | 1998-03-27 | 1998-03-27 | 칩 사이즈 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990038554U KR19990038554U (ko) | 1999-10-25 |
KR200211272Y1 true KR200211272Y1 (ko) | 2001-06-01 |
Family
ID=69505777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980004642U KR200211272Y1 (ko) | 1998-03-27 | 1998-03-27 | 칩 사이즈 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200211272Y1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020076838A (ko) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
-
1998
- 1998-03-27 KR KR2019980004642U patent/KR200211272Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990038554U (ko) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
US6803254B2 (en) | Wire bonding method for a semiconductor package | |
US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
KR100280398B1 (ko) | 적층형 반도체 패키지 모듈의 제조 방법 | |
US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
US6528353B2 (en) | Chip stack-type semiconductor package and method for fabricating the same | |
US5708304A (en) | Semiconductor device | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
US8063474B2 (en) | Embedded die package on package (POP) with pre-molded leadframe | |
KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
KR100220244B1 (ko) | 솔더 범프를 이용한 스택 패키지 | |
KR100218335B1 (ko) | 칩 사이즈 패키지 | |
KR0163524B1 (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
KR19990051002A (ko) | 적층형 패키지 및 그 제조방법 | |
KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR200157926Y1 (ko) | 리드 온 칩 패키지 | |
KR0167288B1 (ko) | 칩크기 반도체 패키지 및 그 제조방법 | |
KR100337451B1 (ko) | 반도체패키지 | |
KR100475341B1 (ko) | 와이어본딩을이용한칩스케일패키지제조방법및그구조 | |
KR19990056764A (ko) | 볼 그리드 어레이 패키지 | |
KR100267766B1 (ko) | 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법 | |
KR100431315B1 (ko) | 반도체패키지및그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |