KR100220244B1 - 솔더 범프를 이용한 스택 패키지 - Google Patents

솔더 범프를 이용한 스택 패키지 Download PDF

Info

Publication number
KR100220244B1
KR100220244B1 KR1019960077726A KR19960077726A KR100220244B1 KR 100220244 B1 KR100220244 B1 KR 100220244B1 KR 1019960077726 A KR1019960077726 A KR 1019960077726A KR 19960077726 A KR19960077726 A KR 19960077726A KR 100220244 B1 KR100220244 B1 KR 100220244B1
Authority
KR
South Korea
Prior art keywords
lead frame
solder bumps
stack package
lead
chip
Prior art date
Application number
KR1019960077726A
Other languages
English (en)
Other versions
KR19980058402A (ko
Inventor
송호욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960077726A priority Critical patent/KR100220244B1/ko
Publication of KR19980058402A publication Critical patent/KR19980058402A/ko
Application granted granted Critical
Publication of KR100220244B1 publication Critical patent/KR100220244B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 솔더 범프를 이용한 스택 패키지에 관한 것으로, 각각의 본드 패드가 형성된 면이 서로 마주하도록 배열된 제1 및 제2반도체 칩과, 상기 각각의 본드 패드에 형성된 솔더 범프와, 상기 각각의 본드 패드에 형성된 솔더 범프의 측면에 접속되어 상기 칩의 외부와의 전기적 신호 경로를 이루는 제1 및 제2리드 프레임, 상기 제1반도체 칩과 제1리드 프레임, 제2반도체 칩과 제2리드 프레임 및 제1리드 프레임과 제2리드 프레임을 접착시키기 위한 접착테이프, 상기 제1 및 제2반도체 칩과 제1 및 제2리드 프레임을 포함하는 일정면적을 밀봉하도록 성형된 패키지 몸체를 포함하는 것을 특징으로 한다.

Description

솔더 범프를 이용한 스택 패키지
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 솔더 범프를 이용하여 대용량 및 경박단소형 스택 패키지를 제조하는 반도체 패키지에 관한 것이다.
종래 기술에 따른 반도체 패키지 제조 방법을 제1도를 참조하여 설명하면 다음과 같다.
집적회로가 형성된 반도체 칩(1)은 리드 프레임의 패들(3a)상에 에폭시와 같은 접착제(2)에 의해 부착하고, 상기 반도체 칩(1)을 금속 와이어(4)를 이용하여 인너 리드(3b)와 전기적으로 연결시킨다. 그런 다음, 반도체 칩(1)과, 상기 칩(1)이 부착된 패들(3a) 및 상기 반도체 칩(1)과 와이어 본딩된 인너리드(3b)를 포함하는 일정 면적을 플라스틱 수지를 이용한 몰딩 컴파운드를 사용하여 봉지체(5)를 형성한다.
그리고 나서, 통상의 후속 공정, 예를들어, 트림/포밍 공정 및 플래팅 공정을 진행하여 반도체 패키지를 제조한다.
그러나, 상기와 같은 종래 기술은, 패키지 안에 하나의 칩만을 내장하기 때문에 용량을 확장하는데 한계가 있으며, 칩과 리드 프레임의 인너 리드를 금속 와이어로 연결하기 때문에 습기 침투 및 와이어 결함에 의한 신뢰성 저하 문제가 발생될 뿐만 아니라 패키지의 크기를 줄이는데 한계가 있었다.
따라서, 본 발명은 적어도 2개 이상의 칩을 갖는 스택 패키지를 형성하고, 와이어 본딩 공정 대신에 솔더 범프를 이용하여 칩과 리드 프레임이 인너 리드를 연결함으로써, 패키지지의 소형화 및 메모리 용량을 증가시킬 수 있는 스택 패키지을 제공하는 것을 목적으로 한다.
제1도는 종래 기술에 따른 반도체 패키지를 설명하기 위한 단면도.
제2(a)도 내지 제2(c)도는 본 발명에 따른 솔더 범프를 이용한 스택 패키지를 설명하기 위한 공정 단면도.
제3도는 본 발명에 따라 형성된 리드 프레임을 설명하기 위한 사시도.
제4(a)도 내지 제4(b)도는 아웃 리드의 형태를 나타낸 단면도.
반도체 패키지를 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제1칩 12 : 제1리드 프레임
12a : 인너 리드 12b : 아웃 리드
13 : 제1 LOC 테이프 14 : 솔더 범프
15 : 솔더 플래팅막 16 : 제2칩
17 : 제2리드 프레임 18 : 제2LOC 테이프
30 : 본딩 패드
상기와 같은 목적은, 각각의 본드 패드가 형성된 면이 서로 마주하도록 배열된 제1 및 제2반도체 칩과, 상기 각각의 본드 패드에 형성된 솔더 범프와, 상기 각각의 본드 패드에 형성된 솔더 범프의 측면에 접속되어 상기 칩의 외부와의 전기적 신호 경로를 이루는 제1 및 제2리드 프레임, 상기 제1반도체 칩과 제1리드 프레임, 제2반도체 칩과 제2리드 프레임 및 제1리드 프레임과 제2리드 프레임을 접착시키기 위한 접착 테이프, 상기제1 및 제2반도체 칩과 제1 및 제2리드 프레임을 포함하는 일정면적을 밀봉하도록 성형된 패키지 몸체를 포함하는 것을 특징으로 하는 본 발명에 따른 솔더 범프를 이용한 스택 패키지에 의하여 달성된다.
본 발명에 따르면, 솔더 범프를 이용하여 리드프레임과 칩을 연결하는 스택 패키지를 제조함으로써, 패키지지의 소형화 및 메모리 용량을 증가시킬 수 있다.
[실시예]
이하, 명세서에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
제2(a)도를 참조하면, 본드 패드(30)상에 솔더 범프(14)가 형성된 제1칩(11)과 열경화성 및 가소성 수지로 이루어진 제1 LOC 테이프(13)가 바텀(bottom) 부분에 구비된 제1리드 프레임(12)을 상기 제1 LOC 테이프(13)를 이용하여 접촉시킨다. 이때, 제1리드 프레임(12)은 상기 본드 패드(30)에 형성된 솔더 범프(14)의 측면에 접촉된다. 한편, 제3도에 도시된 바와 같이, 제1리드 프레임(12)의 끝단부는 상기 솔더 범프(14)와의 접촉 면적을 증가시키기 위하여 라운드 형태로 제조되고, 또한, 상기 솔더 범프(14)와 상기 제1리드 프레임(12)을 전기적으로 접속시키기 위하여 솔더 플래팅막(15)이 형성된다.
그런 다음, 상기 제1 LOC 테이프(13)에 열을 가하게 되면, 소프트해진 LOC(13)테이프에 의해 제1리드 프레임(12)에 상기 제1칩(11)이 부착된다. 여기서, 상기 제1 LOC테이프(13)는 제1리드 프레임(12)의 끝단부에서 평균 300㎛떨어진 곳에 위치되며, 50㎛두께 이하로 형성된다.
제2(b)도를 참조하면, 상기와 동일한 방법으로 제2리드 프레임(17)에 제2칩(16)을 부착시킨다. 그리고 나서, 상기 제1칩(11)과 제2칩(16)이 마주하도록 상기 제1리드 프레임(12)과 제2리드 프레임(17)을 제2 LOC 테이프(18)를 사용하여 접착시킨다. 이때, 제2 LOC 테이프(18)는 상기 제1 LOC 테이프와 동일선상에 위치시키거나, 또는 리드 프레임(12)의 바깥쪽에 가깝게 위치시킨다.
제2(c)도를 참조하면, 상기 제2(b)도의 결과물 및 리드 프레임의 인너 리드(12a)을 포함하는 일정면적을 밀봉하도록 몰딩 컴파운드를 성형하여 패키지 몸체(19)를 형성한다.
그리고 나서, 통상의 후속 공정을 진행하여 상기 리드 프레임의 아웃 리드의(12b) 형태를 제4(a)도에 도시된 바와 같은 J형태 아웃 리드(12b) 또는, 제4(b)도에 도시된 바와 같은 Gull 형태의 아웃 리드(12b)를 형성한다.
이상에서와 같이, 본 발명의 솔더 범프를 이용한 스택 패키지는 2개의 반도체 칩이 내장되고, 솔더 범프를 이용하여 반도체 칩과 리드 프레임을 접속함으로써, 메모리의 성능을 향상시킬 수 있으며, 모듈의 크기를 소형화시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (7)

  1. 각각의 본드 패드가 형성된 면이 서로 마주하도록 배열된 제1 및 제2반도체 칩과, 상기 각각의 본드 패드에 형성된 솔더 범프와, 상기 각각의 본드 패드에 형성된 솔더 범프의 측면에 접속되어 상기 칩의 외부와의 전기적 신호 경로를 이루는 제1 및 제2리드 프레임, 상기 제1반도체 칩과 제1리드 프레임, 제2반도체 칩과 제2리드 프레임 및 제1리드 프레임과 제2리드 프레임을 접착시키기 위한 접착 테이프, 상기 제1 및 제2반도체 칩과 제1 및 제2리드 프레임을 포함하는 일정면적을 밀봉하도록 성형된 패키지 몸체를 포함하는 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
  2. 제1항에 있어서, 상기 리드 프레임은 그의 인너 리드의 끝단부가 솔더 범프와의 접촉면적이 증대되도록 라운드형으로 되어 있는 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
  3. 제2항에 있어서, 상기 인너 리드의 라운드형의 끝단부에는 솔더 범프와의 전기적 접속을 위해 솔더가 플래팅되어 있는 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
  4. 제1항에 있어서, 상기 접착 테이프는 제1 및 제2 LOC 테이프로 이루어진 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
  5. 제4항에 있어서, 상기 제1 및 제2 LOC 테이프는 약 50㎛이하의 두께로 하는 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
  6. 제4항에 있어서, 상기 제1 LOC 테이프는 제1칩과 제1리드 프레임 및 제2칩과 제2리드 프레임을 부착시키기 위하여 사용하는 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
  7. 제6항에 있어서, 상기 제2 LOC 테이프는 제1 및 제2리드 프레임을 접착시키기 위하여 사용하는 것을 특징으로 하는 솔더 범프를 이용한 스택 패키지.
KR1019960077726A 1996-12-30 1996-12-30 솔더 범프를 이용한 스택 패키지 KR100220244B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077726A KR100220244B1 (ko) 1996-12-30 1996-12-30 솔더 범프를 이용한 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077726A KR100220244B1 (ko) 1996-12-30 1996-12-30 솔더 범프를 이용한 스택 패키지

Publications (2)

Publication Number Publication Date
KR19980058402A KR19980058402A (ko) 1998-10-07
KR100220244B1 true KR100220244B1 (ko) 1999-09-15

Family

ID=19492668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077726A KR100220244B1 (ko) 1996-12-30 1996-12-30 솔더 범프를 이용한 스택 패키지

Country Status (1)

Country Link
KR (1) KR100220244B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013545B1 (ko) * 2007-07-26 2011-02-14 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587024B1 (ko) * 1998-12-24 2007-12-12 주식회사 하이닉스반도체 3차원 적층형 마이크로 비지에이 패키지
KR100778912B1 (ko) * 2001-03-28 2007-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013545B1 (ko) * 2007-07-26 2011-02-14 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
KR19980058402A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6087718A (en) Stacking type semiconductor chip package
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US5894107A (en) Chip-size package (CSP) using a multi-layer laminated lead frame
US20020113304A1 (en) Dual die package and manufacturing method thereof
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100214857B1 (ko) 멀티 칩 패키지
CN218160365U (zh) 封装结构
KR19990060856A (ko) 볼 그리드 어레이 패키지
JPH10135401A (ja) 半導体装置
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100218335B1 (ko) 칩 사이즈 패키지
KR200157926Y1 (ko) 리드 온 칩 패키지
KR100218291B1 (ko) 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법
KR200159861Y1 (ko) 반도체 패키지
KR0124545Y1 (ko) 스텝형 패키지
KR100460072B1 (ko) 반도체패키지
KR0151253B1 (ko) 조립 프로세스 감축형 반도체소자
KR200154510Y1 (ko) 리드 온 칩 패키지
KR100369501B1 (ko) 반도체패키지
KR19980034119A (ko) 반도체 칩 적층형 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee