JPH10135401A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10135401A
JPH10135401A JP8301370A JP30137096A JPH10135401A JP H10135401 A JPH10135401 A JP H10135401A JP 8301370 A JP8301370 A JP 8301370A JP 30137096 A JP30137096 A JP 30137096A JP H10135401 A JPH10135401 A JP H10135401A
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor chip
semiconductor device
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8301370A
Other languages
English (en)
Inventor
Hideshi Hanada
英志 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP8301370A priority Critical patent/JPH10135401A/ja
Publication of JPH10135401A publication Critical patent/JPH10135401A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の高性能化、多機能化を図りつ
つ、半導体装置自体の小型化を可能とし、優れた性能と
信頼性を確保した半導体装置を提供する。 【解決手段】 第１のインナーリード２および第２のイ
ンナーリード３が枠縁から中央部に向かって対峙して形
成され、前記第１のインナーリード２の片面に端子を中
央部に設けた第１の半導体チップ４を支持搭載し、該第
１の半導体チップの端子と前記第１のインナーリード２
とがバンプ６により接続されており、前記第１のインナ
ーリード２の他面には外周に端子を設けた第２の半導体
チップ７を支持搭載し、該第２の半導体チップ７の端子
と前記第２のインナーリード３とがボンディングワイヤ
ー８により接続され、前記第１のインナーリード２およ
び前記第２のインナーリード３の両面が樹脂封止されて
いることを特徴とする半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームのイン
ナーリードの両面に半導体チップを搭載した半導体装置
に関する。
【０００２】
【従来の技術】一般に、半導体装置（ＩＣ）は、リード
フレームのダイパッドで半導体チップを支持搭載し、こ
の半導体チップに設けられた各端子と、これに対応する
各インナーリードとをボンディングワイヤ−により接続
し、封止材料によって前記インナーリード以内を樹脂封
止した後、この樹脂封止体より突出するアウターリード
を所望の形状に成形して完成される。
【０００３】
【この発明が解決しようとする課題】しかしながら、上
記のような半導体装置では、半導体チップの片面全域が
ダイパッドに固着されるため、導体回路はもう一方の片
面のみにしか形成されておらず、半導体チップの集積度
も限られているばかりか、ダイパッドの占める領域の分
だけ半導体装置自体の小型化が妨げられている。
【０００４】また、半導体チップ材料とダイパッド材料
ならびに封止樹脂材料のそれぞれの熱膨張係数の差異に
よって生じるダイパッド近辺での前記各材料界面の剥離
の発生など、ダイパッドの存在が半導体装置の信頼性を
低下させている要因となっている。
【０００５】近年、エレクトロニクス機器においては高
性能化、多機能化に伴い、半導体チップも高集積化が図
られ、半導体チップが大型化する一方で半導体装置自体
はより一層の小型化を求められており、前記問題の解決
は急務である。
【０００６】本発明は、前記の実情に鑑みてなされたも
ので、半導体装置の高性能化、多機能化を図りつつ、半
導体装置自体の小型化を可能にした、優れた性能と信頼
性を確保した半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明の特徴とするところは、リードフレームの両面に半導
体チップを支持搭載した半導体装置において、第１のイ
ンナーリードと第２のインナーリードが枠縁から中央部
に向かって対峙して形成され、前記第１のインナーリー
ドの片面に端子を中央部に設けた第１の半導体チップを
支持搭載し、該第１の半導体チップの端子と前記第１の
インナーリードとがバンプにより接続されており、前記
第１のインナーリードの他面には外周に端子を設けた第
２の半導体チップを支持搭載し、該第２の半導体チップ
の端子と前記第２のインナーリードとがボンディングワ
イヤーにより接続され、前記第１のインナーリードと前
記第２のインナーリードの両面が樹脂封止されているこ
とを特徴とする半導体装置にある。
【０００８】
【発明の実施の形態】本発明では、枠縁から中央方向に
向かって対峙して形成された第１のインナーリードと第
２のインナーリードのうち、前記第１のインナーリード
の下面に中央に端子が設けられた第１の半導体チップを
支持搭載すると共に、前記第１の半導体チップの各端子
と前記第１のインナーリードとがバンプを介して接続さ
れており、前記第１のインナーリードの上面には周縁に
端子を設けられた第２の半導体チップを支持搭載し、該
第２の半導体チップの各端子と前記第１のインナーリー
ドより短く形成された前記第２のインナーリードとがボ
ンディングワイヤーによって接続され、前記第１のイン
ナーリードおよび前記第２のインナーリードの両面を樹
脂封止している。従って、本発明では一つの半導体装置
に２個の半導体チップを搭載しており、半導体装置の高
性能化、多機能化を図ることができると共に、使用する
リードフレームにはダイパッドが存在しておらず、従
来、このダイパッドが占めていた領域の分だけ半導体装
置の小型化が可能となる。
【０００９】さらには、第１の半導体チップおよび第２
の半導体チップが第１のインナーリードの両面によって
支持搭載されているため、前記第１および第２の半導体
チップと前記第１のインナーリードとの接触面積が僅か
であることから、従来、半導体チップ材料およびダイパ
ッド材料ならびに封止樹脂材料のそれぞれの熱膨張係数
の差異に起因して発生していたダイパッド近辺の前記各
材料界面での剥離を防止でき、また、半導体チップと封
止樹脂材料との接触領域が増すことから、半導体装置内
部のより強固な密着状態を得ることが可能になり、長期
に亘り半導体装置の信頼性が確保される。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１において、リードフレーム１は第１のインナ
ーリード２と第２のインナーリード３が枠縁両側から延
長して中央部に向かって対峙して形成され、前記第２の
インナーリード３は前記第１のインナーリード２より短
く中間に形成されている。４は前記リードフレーム１の
片面、この実施例では前記インナーリード２下面に熱硬
化性、または熱可塑性テープ、あるいは弾性を有するエ
ラストマ等の接着材５を介して支持搭載された第１の半
導体チップで、端子が主面の中央部に設けられ、前記イ
ンナーリード２とバンプ６を介して接続されている。従
って、信号伝送の高速化が図られるため、第１の半導体
チップ４は例えばメモリー用に適したものを搭載でき
る。７は前記第１のインナーリード２の上面に前記同様
の接着材５を介して支持搭載された第２の半導体チップ
であり、例えばロジック用に適したもので端子が主面の
外周に設けられ、長さの短い前記第２のインナーリード
３とボンディングワイヤー８で接続され、前記第１のイ
ンナーリード２および前記第２のインナーリード３の両
面を封止樹脂材料を用いて樹脂封止して本発明半導体装
置が完成される。
【００１１】本発明による半導体装置では、前記のよう
に一つの半導体装置に機能の異なる半導体チップを２個
搭載できることから、半導体装置の高性能化、多機能化
を図ることができる。
【００１２】また、前記のように第１の半導体チップ４
および第２の半導体チップ７を第１のインナーリード２
の両面によって支持搭載している。従って、本発明で用
いるリードフレームにはダイパッドは存在しておらず、
従来、ダイパッドが占めていた領域の分だけ半導体装置
の小型化が可能となる。
【００１３】さらには、第１の半導体チップ４および第
２の半導体チップを第１のインナーリード２の両面で支
持搭載するにあたり、前記第１のインナーリード２は幅
狭であるため、ダイボンディング工程あるいは基板実装
時の加熱加圧による熱ストレスを受けにくく、封止樹脂
の充填率向上と相乗して半導体チップ材料、リードフレ
ーム材料および封止樹脂材料のそれぞれの熱膨張係数の
差異によってダイパッド近辺に生じていた前記各材質界
面での剥離を防止できると共に、半導体装置内部部位の
強固な密着状態を保持できる。
【００１４】なお、この実施例では第１のインナーリー
ド２の下面側に中央に端子を設けた第１の半導体チップ
を支持搭載し、上面側に周縁に端子を設けた第２の半導
体チップを支持搭載しているが、第１の半導体チップを
前記第１のインナーリードの上面側に、第２の半導体チ
ップを下面側に支持搭載するようにしてもよい。
【００１５】また、第１のインナーリードおよび第２の
インナーリードは２方向のみから延長して中央部に向か
って対峙して形成されるものに限らず、４方向から延長
するようにして形成してもよい。
【００１６】前記実施例では第１の半導体チップの端子
と第１のインナーリードとをバンプにより接続したが、
これに代えてボンディングワイヤーにより接続するよう
にしてもよい。
【００１７】
【発明の効果】以上のように本発明によれば、一つの半
導体装置に２個の半導体チップをインナーリードの両面
によって支持搭載することにより、半導体装置の高性能
化、多機能化を図ると共に、半導体装置自体の小型化を
可能とし、また、半導体装置内部部位の密着状態が強固
になることにより、優れた性能を有し且つ長期に亘る信
頼性を確保した半導体装置が得られる。
【図面の簡単な説明】
【図１】（ａ）、本発明による半導体装置正面図 （ｂ）、本発明による半導体装置断面図
【符号の説明】
１、リードフレーム ２、第１のインナーリード ３、第２のインナーリード ４、第１の半導体チップ ５、接着材 ６、バンプ ７、第２の半導体チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームの両面に半導体チップを
    搭載した半導体装置において、第１のインナーリードと
    第２のインナーリードが枠縁から中央部に向かって対峙
    して形成され、前記第１のインナーリードの片面に端子
    を中央部に設けた第１の半導体チップを支持搭載し、該
    第１の半導体チップの端子と前記第１のインナーリード
    とがバンプにより接続されており、前記第１のインナー
    リードの他面には外周に端子を設けた第２の半導体チッ
    プを支持搭載し、該第２の半導体チップの端子と前記第
    ２のインナーリードとがボンディングワイヤーにより接
    続され、前記第１のインナーリードと前記第２のインナ
    ーリードの両面が樹脂封止されていることを特徴とする
    半導体装置。
  2. 【請求項２】前記第１の半導体チップの端子と前記第１
    のインナーリードとがボンディングワイヤーにより接続
    されていることを特徴とする請求項１記載の半導体装
    置。
JP8301370A 1996-10-25 1996-10-25 半導体装置 Pending JPH10135401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8301370A JPH10135401A (ja) 1996-10-25 1996-10-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8301370A JPH10135401A (ja) 1996-10-25 1996-10-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH10135401A true JPH10135401A (ja) 1998-05-22

Family

ID=17896057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8301370A Pending JPH10135401A (ja) 1996-10-25 1996-10-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH10135401A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057184A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체패키지 및 그 제조 방법
KR100446713B1 (ko) * 2000-05-26 2004-09-01 샤프 가부시키가이샤 반도체 장치 및 액정모듈
US7102210B2 (en) 2003-09-05 2006-09-05 Oki Electric Industry Co., Ltd. Lead frame, manufacturing method of the same, and semiconductor device using the same
KR100979238B1 (ko) * 2007-10-10 2010-08-31 주식회사 하이닉스반도체 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446713B1 (ko) * 2000-05-26 2004-09-01 샤프 가부시키가이샤 반도체 장치 및 액정모듈
KR20030057184A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체패키지 및 그 제조 방법
US7102210B2 (en) 2003-09-05 2006-09-05 Oki Electric Industry Co., Ltd. Lead frame, manufacturing method of the same, and semiconductor device using the same
KR100979238B1 (ko) * 2007-10-10 2010-08-31 주식회사 하이닉스반도체 반도체 패키지

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6087718A (en) Stacking type semiconductor chip package
US6166443A (en) Semiconductor device with reduced thickness
JP2004095818A (ja) リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法
JPH10135401A (ja) 半導体装置
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
US6537858B1 (en) Method for manufacturing semiconductor device
JPH0936300A (ja) 半導体装置およびその製造方法
KR100214857B1 (ko) 멀티 칩 패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
JP3145892B2 (ja) 樹脂封止型半導体装置
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JPH10214934A (ja) 半導体装置及びその製造方法
JPH03231435A (ja) 半導体集積回路装置
US20020024125A1 (en) Semiconductor device and method for assembling the same
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
KR200154510Y1 (ko) 리드 온 칩 패키지
JPH08181165A (ja) 半導体集積回路
KR200148753Y1 (ko) 반도체 패키지
KR100567045B1 (ko) 반도체 패키지
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP3439890B2 (ja) 半導体装置及びその製造方法
KR20010081368A (ko) 칩 스케일 적층 칩 패키지