JP3439890B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3439890B2
JP3439890B2 JP27581995A JP27581995A JP3439890B2 JP 3439890 B2 JP3439890 B2 JP 3439890B2 JP 27581995 A JP27581995 A JP 27581995A JP 27581995 A JP27581995 A JP 27581995A JP 3439890 B2 JP3439890 B2 JP 3439890B2
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
semiconductor element
electrode
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27581995A
Other languages
English (en)
Other versions
JPH09116043A (ja
Inventor
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27581995A priority Critical patent/JP3439890B2/ja
Priority to KR1019960047703A priority patent/KR100386061B1/ko
Priority to EP00110729A priority patent/EP1039541A1/en
Priority to EP00110728A priority patent/EP1039540A1/en
Priority to EP00110727A priority patent/EP1039538A1/en
Priority to EP96117092A priority patent/EP0771029A3/en
Priority to EP01122146A priority patent/EP1168440A1/en
Priority to US08/736,610 priority patent/US5864174A/en
Priority to TW087102088A priority patent/TW411533B/zh
Priority to TW085113467A priority patent/TW350106B/zh
Publication of JPH09116043A publication Critical patent/JPH09116043A/ja
Priority to US09/165,295 priority patent/US6177725B1/en
Priority to US09/695,403 priority patent/US6459145B1/en
Priority to US10/223,484 priority patent/US6569755B2/en
Application granted granted Critical
Publication of JP3439890B2 publication Critical patent/JP3439890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。
【０００３】図８はかかる従来の半導体装置の断面図で
ある。
【０００４】この図に示すように、半導体素子１は接着
剤２により、ダイパッド３に固定されており、また半導
体素子１は、金属細線４でリード５と結線されている。
さらに外部環境から保護するために、プラスチック封止
材６で封止されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では以下に示す問題点があった。
【０００６】近年、ＩＣは小型化の動向にあるが、半導
体装置の基板への実装はリードを介して行っているた
め、小型化に限界があった。つまり、図８に示すよう
に、リード５と金属細線４の領域を確保する必要がある
ため、小型化には限度があった。
【０００７】本発明は、上記問題点を除去し、リードの
領域をなくすことにより小型化を図ることができる半導
体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体装置において、半導体素子の電極に、この
電極からプラスチック封止材表面に向かって、より大き
い径を有する様に金属球が複数重ねて接合され、その最
上部の金属球が前記プラスチック封止材の表面に露出
し、前記半導体素子は、その裏面全体が前記プラスチッ
ク封止材から露出するようにしたものである。
【０００９】したがって、リードによる接続がないた
め、外形を半導体素子程度に縮小することができ、小型
化を図ることができる。
【００１０】また、半導体素子が外部へ露出しているた
め、高い熱放散性が得られる。
【００１１】更に、金属球は、半導体素子の電極におい
ては小さいものを用いているため、半導体素子の電極の
面積を小さくすることが可能であり、半導体素子の回路
部の面積の確保が容易となる。従って、半導体素子の高
集積化が可能となる。
【００１２】また、金属球は表面露出部においては大き
いものを用いているため、実装基板の電極との接合面積
の確保が容易となる。
【００１３】従って、実装基板の電極との接続面積を大
きく確保することができ、接合信頼性を高めることがで
きる。
【００１４】更に、半導体素子上のプラスチック封止材
の厚さは、金属球の積上高さ程度であるため、半導体装
置としての大幅な薄型化を図ることができる。
【００１５】（２）半導体装置の製造方法において、半
導体素子の電極にワイヤボンドにより金属球を接合し、
この金属球の上に、それより大きい径を有する金属球を
接合し、これを複数回繰り返し、前記電極上に複数の金
属球を重ねて接合し、前記複数の金属球のうち最上部の
金属球を、プラスチック封止する時に金型で抑え込み、
金属細線の引きちぎり残り部を抑えて平坦化すると同時
に、前記最上部の金属球をプラスチック封止材の表面に
露出させるようにしたものである。
【００１６】したがって、実装基板の接続端子として金
属球を用いるようにしたので、新たな接続端子（バンプ
等）の形成工程が省ける。また、既存のワイヤボンダに
おいて、簡単なソフト変更で対応できるため、製造コス
ト（新規設備導入等）の低減を図ることができる。
【００１７】また、プラスチック封止の際に、金型で金
属球を抑え込むため、接続端子となる金属球は常に、プ
ラスチック封止部の裏面に位置付けられ、かつ確実に露
出させることができる。
【００１８】更に、上述と同様に、金型で金属球を抑え
込むため、金属球の最上部金属球の直上の金属細線引き
ちぎり残り部も同様に潰され、露出面は凹凸のない滑ら
かな面にできる。
【００１９】また、金型で金属球を抑え込む際、半導体
素子の電極上の金属球が複数であるため、これらが緩衝
機能を果たし、半導体素子に対する応力の緩和ができ、
半導体素子のダメージによる不良をなくすことができ
る。
【００２０】更に、研磨の工程が省けるため、工程の簡
略化が可能で、組み立てコストの低減を図ることができ
る。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
【００２２】図１は本発明の第１実施例を示す半導体装
置の構成図であり、図１（ａ）はその半導体装置の断面
図、図１（ｂ）はその半導体装置の上面図である。
【００２３】これらの図に示すように、半導体素子１１
は電極１２に接続された金属細線１３の上部が表面に露
出する様にプラスチック封止材１６で封止されている。
このとき、半導体素子１１の裏面も、同時に下部表面に
露出する様になっている。なお、１３ａは金属球であ
る。
【００２４】ここで、プラスチック封止材１６は半導体
素子１１を保護するのに必要最小限の大きさに成形す
る。図２は本発明の第１実施例の半導体装置を実装基板
に実装した断面図であり、図２（ａ）はその実装全体を
示す断面図、図２（ｂ）はその半導体装置を実装基板に
実装した断面拡大図である。
【００２５】これらの図に示すように、半導体素子１１
は、金属細線１３がプラスチック封止材１６から露出し
た面を下側に向け、導電性接着剤１７を介して実装基板
２０の基板電極２１に接続される。ここで、１８は半導
体装置である。
【００２６】図３は本発明の第１実施例を示す半導体装
置の製造工程断面図である。
【００２７】（１）図３（ａ）に示すように、ダイパッ
ドのない状態で、半導体素子１１とリード１５を金属細
線１３で接続する。つまり、ワイヤボンドを行う。
【００２８】（２）次に、図３（ｂ）に示すように、半
導体素子１１の裏面が露出する様にプラスチック封止材
１６にて封止する。この時、金属細線１３は封止時に金
型に抑え込まれ上部表面に沿う形をとる。
【００２９】（３）次に、図３（ｃ）に示すように、研
磨機１９でプラスチック封止材１６の上面を、金属細線
１３の露出幅が十分となる様に削る。ここで、Ａ−Ａ線
断面をみると、図３（ｄ）に示すように、プラスチック
封止材１６の上面に露出された金属細線１３の平坦幅ｄ
が形成される。
【００３０】図４に本発明の第２実施例を示す半導体装
置の構造を示す図であり、図４（ａ）はその半導体装置
の断面図、図４（ｂ）はその半導体装置の上面図であ
る。
【００３１】これらの図に示すように、半導体素子３１
の電極３２には複数の金属球３３ａ，３３ｂ，３３ｃが
接合されている。この金属球３３ａ，３３ｂ，３３ｃ
は、電極３２に接合するもの３３ａを最小の大きさと
し、以後順に大きくしていく。
【００３２】半導体素子３１は、最上部の金属球３３ｃ
が、その上部が表面に露出する様にプラスチック封止材
３６で封止されている。この時、半導体素子３１の裏面
も同時に下部表面に露出する様になっている。
【００３３】ここで、プラスチック封止材３６は、半導
体素子３１を保護するのに必要最小限の大きさに成形す
る。
【００３４】図５は本発明の第２実施例の半導体装置を
実装基板に実装した断面図であり、図５（ａ）はその実
装全体を示す断面図、図５（ｂ）はその半導体装置を実
装基板に実装した断面拡大図である。
【００３５】これらの図に示すように、半導体素子３１
は、金属球３３ｃが露出した面を下側に向け、導電性接
着剤３７を介して実装基板２０の基板電極２１に接続さ
れる。ここで、３８は半導体装置である。
【００３６】図６は本発明の第２実施例を示す半導体装
置の製造工程断面図である。
【００３７】（１）まず、図６（ａ）に示すように、ダ
イパッドのない状態で、半導体素子３１の電極３２に金
属球３３ａを形成する。３４ａは金属細線の引きちぎり
残りである。ここで、金属球３３ａの形成方法について
説明すると、図７に示すとおりである。すなわち、図７
（ａ）に示すように、電気トーチ４１と金属細線３４間
の放電により、図７（ｂ）に示すように、ボンディング
ツール４２より出ている金属細線３４に金属球３３ａが
形成される。次に、図７（ｃ）に示すように、ボンディ
ングツール４２が降下し、金属球３３ａは加熱された半
導体素子の電極３２に超音波と荷重により接合される。
この状態で、図７（ｄ）に示すように、クランプ４３を
閉じ、ボンディングツール４２を上昇させる。すると、
金属球３３ａの直上部に力が加わり、金属細線３４が切
れるという方法を用いる。
【００３８】（２）次に、図６（ｂ）に示すように、上
記と同様にして、金属球３３ａよりも大きい金属球３３
ｂを金属球３３ａ上に形成する。
【００３９】（３）更に、図６（ｃ）に示すように、金
属球３３ｂよりも大きい金属球３３ｃを金属球３３ｂ上
に形成する。
【００４０】なお、上記（２）、（３）は必要に応じ、
数回繰り返す。
【００４１】（４）次に、図６（ｄ）に示すように、半
導体素子３１の裏面が露出する様にプラスチック封止材
３６にて封止する。この時、金属球３３ａ〜３３ｃは封
止時に金型に抑え込まれるので、最上部の金属球３３ｃ
直上の金属細線の引きちぎり残り３４ａも潰されて、最
上部の金属球３３ｃのみがプラスチック封止材３６の表
面に露出する。
【００４２】更に、本発明は、以下のような利用形態を
有する。
【００４３】上記第１実施例（図１）では、半導体素子
の電極がその半導体素子のほぼ中央に配置されている例
を示したが、その電極の位置は半導体素子のどの部分に
配置されていても、金属細線の向き（ワイヤループの配
線角）を変えることによって適用が可能である。
【００４４】上記第２実施例（図４）では、半導体素子
の電極が半導体素子の周辺（長手方向両端）に配置され
ている例を示したが、その電極は半導体素子のどの場所
で配置されていても適用が可能である。
【００４５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００４６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
【００４７】（Ａ）リードによる接続がないため、外形
を半導体素子程度に縮小することができ、小型化を図る
ことができる。
【００４８】また、半導体素子が外部へ露出しているた
め、高い熱放散性が得られる。
【００４９】更に、金属球は、半導体素子の電極におい
ては小さいものを用いているため、半導体素子の電極の
面積を小さくすることが可能であり、半導体素子の回路
部の面積の確保が容易となる。従って、半導体素子の高
集積化が可能となる。
【００５０】また、金属球は表面露出部においては大き
いものを用いているため、実装基板の電極との接合面積
の確保が容易となる。
【００５１】従って、実装基板の電極との接続面積を大
きく確保することができ、接合信頼性を高めることがで
きる。
【００５２】更に、半導体素子上のプラスチック封止材
の厚さは、金属球の積上高さ程度であるため、半導体装
置としての大幅な薄型化を図ることができる。
【００５３】（Ｂ）実装基板の接続端子として金属球を
用いるようにしたので、新たな接続端子（バンプ等）の
形成工程が省ける。また、既存のワイヤボンダにおい
て、簡単なソフト変更で、対応できるため、製造コスト
（新規設備導入等）の低減を図ることができる。
【００５４】また、プラスチック封止の際に、金型で、
金属球を抑え込むため、接続端子となる金属球は、常に
プラスチック封止部の裏面に位置付けられ、かつ確実に
露出させることができる。
【００５５】更に、上述と同様に、金型で金属球を抑え
込むため、金属球の最上部金属球の直上の金属細線引き
ちぎり残り部も同様に潰され、露出面は凹凸のない滑ら
かな面にできる。
【００５６】また、金型で金属球を抑え込む際、半導体
素子の電極上の金属球が複数であるため、これらが緩衝
機能を果たし、半導体素子に対する応力の緩和ができ、
半導体素子のダメージによる不良をなくすことができ
る。
【００５７】更に、研磨の工程が省けるため、工程の簡
略化が可能で、組み立てコストの低減を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体装置の構成図
である。
【図２】本発明の第１実施例の半導体装置を実装基板に
実装した断面図である。
【図３】本発明の第１実施例を示す半導体装置の製造工
程断面図である。
【図４】本発明の第２実施例を示す半導体装置の構造を
示す図である。
【図５】本発明の第２実施例の半導体装置を実装基板に
実装した断面図ある。
【図６】本発明の第２実施例を示す半導体装置の製造工
程断面図である。
【図７】半導体素子の電極に接続される金属球の形成方
法の説明図である。
【図８】従来の半導体装置の断面図である。
【符号の説明】
１１，３１ 半導体素子 １２，３２ 電極 １３，３４ 金属細線 １３ａ，３３ａ，３３ｂ，３３ｃ 金属球 １５，３５ リード １６，３６ プラスチック封止材 １７，３７ 導電性接着剤 １８，３８ 半導体装置 １９ 研磨機 ２０ 実装基板 ２１ 基板電極 ４１ 電気トーチ ４２ ボンディングツール ４３ クランプ

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置において、 半導体素子の電極に、該電極からプラスチック封止材表
    面に向かって、より大きい径を有する様に金属球が複数
    重ねて接合されその最上部の金属球が前記プラスチック
    封止材の表面に露出し前記半導体素子はその裏面全体が
    前記プラスチック封止材から露出してなることを特徴と
    する半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記プラスチック封止材は、前記半導体素子の主面とは
    反対側の面が露出するように形成されていることを特徴
    とする半導体装置。
  3. 【請求項３】 半導体装置の製造方法において、 （ａ）半導体素子の電極にワイヤボンドにより金属球を
    接合し、該金属球の上に、それより大きい径を有する金
    属球を接合し、これを複数回繰り返し、前記電極上に複
    数の金属球を重ねて接合し、 （ｂ）前記複数の金属球のうち最上部の金属球を、プラ
    スチック封止する時に金型で抑え込み、金属細線の引き
    ちぎり残り部を抑えて平坦化すると同時に、前記最上部
    の金属球をプラスチック封止材の表面に露出させること
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法に
    おいて、 前記金属球は、ワイヤボンディングツールを用いて、電
    気トーチと金属細線との間の放電によって形成されるこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項３又は４記載の半導体装置の製造
    方法において、 前記プラスチック封止材は、前記半導体素子の前記電極
    が形成された面とは反対側の面を露出するように形成さ
    れることを特徴とする半導体装置の製造方法。
JP27581995A 1995-10-24 1995-10-24 半導体装置及びその製造方法 Expired - Fee Related JP3439890B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP27581995A JP3439890B2 (ja) 1995-10-24 1995-10-24 半導体装置及びその製造方法
KR1019960047703A KR100386061B1 (ko) 1995-10-24 1996-10-23 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US08/736,610 US5864174A (en) 1995-10-24 1996-10-24 Semiconductor device having a die pad structure for preventing cracks in a molding resin
EP00110727A EP1039538A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP96117092A EP0771029A3 (en) 1995-10-24 1996-10-24 Semiconductor device with improved structure to avoid cracks and manufacturing process
EP01122146A EP1168440A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP00110729A EP1039541A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP00110728A EP1039540A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
TW087102088A TW411533B (en) 1995-10-24 1996-11-04 Semiconductor device and its manufacturing method
TW085113467A TW350106B (en) 1995-10-24 1996-11-04 Semiconductor elements and the manufacturing method
US09/165,295 US6177725B1 (en) 1995-10-24 1998-10-02 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US09/695,403 US6459145B1 (en) 1995-10-24 2000-10-25 Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US10/223,484 US6569755B2 (en) 1995-10-24 2002-08-20 Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27581995A JP3439890B2 (ja) 1995-10-24 1995-10-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09116043A JPH09116043A (ja) 1997-05-02
JP3439890B2 true JP3439890B2 (ja) 2003-08-25

Family

ID=17560870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27581995A Expired - Fee Related JP3439890B2 (ja) 1995-10-24 1995-10-24 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3439890B2 (ja)

Also Published As

Publication number Publication date
JPH09116043A (ja) 1997-05-02

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7485490B2 (en) Method of forming a stacked semiconductor package
US7595551B2 (en) Semiconductor package for a large die
JP3420057B2 (ja) 樹脂封止型半導体装置
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
EP1039538A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
JP2002110898A (ja) 半導体装置
JP2005519471A (ja) 積層ダイ半導体装置
JP2002118207A (ja) 半導体パッケージ及びその製造方法
KR20040053902A (ko) 멀티 칩 패키지
JPH1167809A (ja) 半導体装置
JPH10256470A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP3497847B2 (ja) 半導体装置およびその製造方法
JPH10335366A (ja) 半導体装置
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法
JP3439890B2 (ja) 半導体装置及びその製造方法
JP3276899B2 (ja) 半導体装置
JPH1140601A (ja) 半導体装置の構造
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11111750A (ja) 半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
JPH0922959A (ja) 半導体装置及び半導体装置ユニット

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees