JP2002118207A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JP2002118207A JP2002118207A JP2001222515A JP2001222515A JP2002118207A JP 2002118207 A JP2002118207 A JP 2002118207A JP 2001222515 A JP2001222515 A JP 2001222515A JP 2001222515 A JP2001222515 A JP 2001222515A JP 2002118207 A JP2002118207 A JP 2002118207A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor package
- gold
- semiconductor chip
- dam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052737 gold Inorganic materials 0.000 claims abstract description 35
- 239000010931 gold Substances 0.000 claims abstract description 35
- 239000011521 glass Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 238000007789 sealing Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 239000003566 sealing material Substances 0.000 claims description 13
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 239000002952 polymeric resin Substances 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
確保できる半導体パッケージ及びその製造方法を提供す
る。 【解決手段】 上部面の四辺にボンディングパッド30
aが配列された半導体チップ30;各ボンディングパッ
ド30a上に形成された金バンプ41;金バンプ41で
半導体チップ30のボンディングパッド30aと連結さ
れるインナーパターン31と、インナーパターン31と
隔離されたアウターパターン33、及びインナーパター
ン31とアウターパターン33の間をつなぐ連結パター
ン32で成る金属パターン35;枠状にダム36が形成
されたガラス基板40;金属パターン35のアウターパ
ターン33を除いたダム36までの半導体チップ30周
辺のガラス基板40との間の空間を封止するシーリング
材42及びアウターパターン33上のソルダーボール4
0を含む。
Description
関し、より詳しくは、小型化と薄型化が可能で且つ信頼
性を確保できる半導体パッケージ及びその製造方法に関
する。
を満たすために、より高機能化、及び、より小型化、薄
型化していく傾向にあり、これに合わせてマザー・ボー
ド上に実装される半導体パッケージもまた高密度実装が
可能となるよう、より小型化および薄型化されている。
このような半導体パッケージは、大部分半導体のチップ
がEMC(EpoxyMolding Compoun
d)のような封止材で封止され、多数のリードが前記封
止材の外側に引出し乃至はフォーミングされた形を有す
る。ところが、CCD(Charge Coupled
Device)のような素子はそのアクティブ領域を
開放しておかなければならない特性を有するため、EM
Cによる封止は困難である。これはCCDの開放された
アクティブ領域にEMCが接触するとCCDに欠陥が生
じるためである。従って、CCDなどの半導体チップの
パッケージングのために、ベースモールド及び蓋を利用
したパッケージング方法が提案された。このようなベー
スモールド及び蓋を利用して製造された従来の半導体パ
ッケージについて、図1及び図2を参照して説明する。
及びガラスで成る蓋を利用して製造された従来のセラミ
ックパッケージを示す断面図である。図示されたよう
に、CCDのような半導体チップ5がセラミックで成る
セラミックベースモールド1に搭載され、半導体チップ
5の汚染が防止されるよう前記半導体チップが搭載され
たセラミックベースモールド1の上側部分がガラス蓋8
で封止されている。セラミックベースモールド1は全体
的に四角状であり、内部に階段状のキャビティ2を有
し、そして数個のリード4が一方側及び他方側の階段面
3からそれぞれ隣接した外側に引出し/フォーミングさ
れた形で備えられる。半導体チップ5は、エポキシ系の
接着剤6によりキャビティ2の底面に取り付けられる。
半導体チップ5のボンディングパッド5aは、アルミニ
ウム又は金ワイヤ7によりリード4の一端、即ち電極パ
ッド4aと電気的に連結される。
製造された従来のプラスチックパッケージを示す断面図
である。ここで、図1と同一部分は同一の図面符号で表
わす。図示されたように、半導体チップ5がダイパッド
11、インナーリード12及びアウターリード13で成
る一般のリードフレーム20のダイパッド11上に接着
剤により取り付けられる。半導体チップ5のボンディン
グパッド5aは、アルミニウム又は金ワイヤ7によりリ
ードフレーム20のインナーリード12と電気的に連結
される。半導体チップ5の上部面と、これにワイヤボン
ディングされたインナーリード部分が覆われないよう、
半導体チップ5の下部面及びリードフレーム20の一部
分がEMCでモールディングされる。図面符号21は、
EMCで成るEMCベースモールドを表わす。半導体チ
ップ5の汚染が防止されるよう、EMCベースモールド
21の上部がガラス蓋8で封止される。
ージは構造的な特性のため大幅な小型化と薄型化は困難
であり、さらに、具備可能なリード数に限界が有るため
高集積素子のパッケージングには適用し難い。しかも、
セラミックパッケージは高価なのでその利用が困難であ
る。また、プラスチックパッケージは、EMCとガラス
の間のマイクロギャップ、即ち有機物であるEMCと無
機物であるガラスの間の物質自体の特性差、そしてEM
Cから発生するアルファ粒子による半導体チップの汚染
により、その特性及び信頼性が低下する。従って、本発
明は前述の諸問題を解決するため考案されたものであ
り、本発明の目的は、小型化と薄型化が可能であり、信
頼性を確保できる半導体パッケージ及びその製造方法を
提供することである。
半導体パッケージは、上部面にボンディングパッドが配
列された半導体チップ;前記各ボンディングパッド上に
形成された金バンプ;前記ボンディングパッドと対応す
る金属パターンが一側面上に形成されたガラス基板、前
記金属パターンは、前記金バンプを介して前記半導体チ
ップの前記ボンディングパッドと電気的に連結されるイ
ンナーパターン、前記インナーパターンと隔離されたア
ウターパターン、及び前記インナーパターンとアウター
パターンの間をつなぐ連結パターンからなる;前記連結
パターン上に、前記インナーパターンを取り囲む枠状に
形成されたダム;前記金属パターンの前記アウターパタ
ーンを除いた前記ダムまでの、前記半導体チップの周辺
部とガラス基板との空間を封止するシーリング材;及び
前記金属パターンの前記アウターパターン上に取り付け
られたソルダーボールを有する。
明の請求項1による半導体パッケージでは、セラミック
ベースモールドとEMCの利用が省略されるため、大幅
な小型化と薄型化が容易に実現できる。また、高価なセ
ラミックベースモールドを使用しないことから、費用節
減が実現できる。同時に、アルファ粒子を発生させるE
MCを使用しないので信頼性向上の効果が得られる。そ
して、本発明の請求項1による半導体パッケージは、半
導体チップと基板間の電気的接続がワイヤではなく、金
バンプにより行われる構造であるため、より小型化と薄
型化が更に容易に実現できる。また、前記金属パターン
の前記アウターパターンを除いた前記ダムまでの、前記
半導体チップの周辺部とガラス基板との空間が封止され
ているので、半導体チップ及び金属パターンの高い信頼
性が確保される。
パッケージの製造方法は、上部面にボンディングパッド
が配列された半導体チップと、前記ボンディングパッド
と対応する金属パターンが一側面上に形成されたガラス
基板を提供する段階、前記金属パターンは、インナーパ
ターンとアウターパターン、及びこれらを連結する連結
パターンから成る;前記各ボンディングパッド上に金バ
ンプを形成する段階;前記連結パターン上に、前記イン
ナーパターンを取り囲む枠状にダムを形成する段階;前
記ボンディングパッドと前記インナーパターンが電気的
に連結されるよう、前記金バンプを利用して前記半導体
チップと前記ガラス基板とを結合させる段階;前記アウ
ターパターンを除いた前記ダムまでの、前記半導体チッ
プの周辺部とガラス基板との間の空間をシーリング材で
封止する段階;及び各金属パターンのアウターパターン
上に、ソルダーボールを取り付ける段階を含む。
明の請求項13による半導体パッケージの製造方法で
は、セラミックベースモールドとEMCの利用が省略さ
れるため、非常に小型で薄型の半導体パッケージの製造
が容易に実現できる。また、高価なセラミックベースモ
ールドを使用しないことから、より低コストの半導体パ
ッケージの製造が容易に実現できる。同時に、アルファ
粒子を発生させるEMCを使用しないので、高信頼性の
半導体パッケージの製造が容易に実現できる。そして、
本発明の請求項13による半導体パッケージの製造方法
では、半導体チップと基板間の電気的接続がワイヤでは
なく、金バンプにより行われる構造であるため、さらに
小型で薄型の半導体パッケージの製造が容易に実現で
き、製造工程の簡略化と製造速度の向上も得られる。さ
らに、前記金属パターンの前記アウターパターンを除い
た前記ダムまでの、前記半導体チップの周辺部とガラス
基板との空間が封止されるので、半導体チップ及び金属
パターンの信頼性の高い半導体パッケージの製造が容易
に実現できる。
す発明の実施の形態の詳細な説明及び添付の図面を参照
してよりよく理解されるはずである。
半導体パッケージを示す断面図である。この半導体パッ
ケージには、ボンディングパッド30aが備えられた半
導体チップ30と、ボンディングパッド30aと対応す
るよう金属パターン35が形成されたガラス基板40と
が設けられている。半導体チップ30とガラス基板40
は、ボンディングパッド30aと金属パターン35とが
向き合うよう配置されている。ボンディングパッド30
aと金属パターンの一側端31(以下、インナーパター
ンと称する)は、ボンディングパッド30a上に形成さ
れた金バンプ41によりボンディング及び電気的に連結
されている。マザーボードへの実装手段として機能する
ソルダーボール43が金属パターンの他側端33(以
下、アウターパターンと称する)に取り付けられてい
る。インナーパターン31とアウターパターン33の間
の金属パターン部分32(以下、連結パターンと称す
る)上にダム36(Dam、すなわち堰)が形成されて
いる。半導体チップ30周辺のガラス基板40からダム
36までの空間は、金属パターン35のアウターパター
ン33を除き、エポキシ又はポリマ樹脂で成るシーリン
グ材42によって封止される。
部面のアクティブ領域上にはカラーフィルタ(不図示)
が形成されている。図示されてはいないが、ボンディン
グパッド30aが、半導体チップ30の上部面の四辺に
近接した部分の全てにそれぞれ一列に配列される。パッ
ケージの小型化と薄型化を考慮して、金バンプ41の高
さは50〜175μmであり、ボールの径は50〜10
0μm程度である。シーリング材42は70〜120℃
で硬化が可能な物質、例えばエポキシ又はポリマー樹脂
である。ソルダーボール43の錫:鉛の組成比は60〜
80対40〜20wt%であり、信頼度を向上させるた
めドーパントとして銀、金、クロム、又はコバルト等を
用いることができる。ソルダーボール43の大きさは1
0〜40mil(=10/1000〜40/1000イ
ンチ、すなわち、SI単位に換算すれば、約0.254
〜1.016mm)程度である。図4に示されたよう
に、金属パターン35は、半導体チップの各ボンディン
グパッドと対応する位置にそれぞれ形成され、ダム36
が金属パターン35のインナーパターン31を取り囲む
枠状に形成される。
1、アウターパターン33、及びこれらの間をつなぐ連
結パターン32で構成される。金属パターン35は、イ
ンジウム+錫、インジウム+錫+銅、インジウム+錫+
金、又はインジウム+錫+銅+金の中から選択される一
つの混合物で成る。或いは、前記混合物と類似する電気
的特性を有する金属で構成される。金属パターン35
は、1μmより大きい厚さ、好ましくは1〜3μm程度
の厚さを有し、50μmより大きい、好ましくは50〜
70μm程度の幅を有する。インナーパターン31は、
金バンプ41との接続を考慮して、少なくとも50×5
0μmを超える大きさ、好ましくは50×50μmから
100×100μmの大きさを有する。アウターパター
ン33は、ソルダーボール43の取り付けを考慮して、
75×75μmを超える大きさ、好ましくは75×75
μm〜100×100μmの大きさを有する。
囲む形、すなわち枠状を有し、連結パターン32及びガ
ラス基板40上に形成される。ダム36はエポキシ、又
はポリマー樹脂のように溶剤のない不透明系の樹脂から
なり、30〜100μmの幅と10〜70μmの高さを
有する。前述のような構造を有する本発明の半導体パッ
ケージは、高価なセラミックベースモールドを使用しな
いので経済的な利点を有する。さらに、アルファ粒子を
発生させるEMCを使用しないので信頼性が確保され
る。以下、前述の本発明の半導体パッケージの製造方法
について、図5から図8を参照しながら説明する。
ぞれボンディングパッド30aが一列に配列された半導
体チップ30を提供する。金バンプ41を各ボンディン
グパッド30a上に形成する。金バンプ41は、好まし
くはスタッド・バンプ・ボンディング(Stud Bu
mp Bonding)法によって、150〜280℃
の温度、20〜250gf/Bumpの圧力、30〜1
50mWの出力で形成される。そして、金バンプ41は
高さが50〜175μm、直径が50〜100μm程度
を有する。このとき、その高さはテアリング(tear
ing)、プリング(pulling)、又はコイニン
グ(coining)等の方法を介して調節することが
できる。図6を参照すれば、ボンディングパッド30a
と対応するように金属パターン35を形成し、次に、ダ
ム36が形成されたガラス基板40を提供する。金属パ
ターン35は、インナーパターン31、連結パターン3
2、及びアウターパターン33からなり、ダム36を、
ダム36がインナーパターン31を取り囲むように、連
結パターン32とガラス基板40上に枠状に形成され
る。ダム36は、連結パターン上にインナーパターン3
1から約20μm離して、10〜70μmの高さ及び3
0〜100μmの幅を有するように、スクリーン・プリ
ンティング又はディスペンシング法によって形成する。
0a上の金バンプ41がインナーパターン31の上部に
配置されるように、半導体チップ30がガラス基板40
の上部に整列される。次に、半導体チップ30は、熱圧
着工程によりガラス基板40に結合される。このとき、
ボンディングパッド30aとインナーパターン31は、
金バンプ41により電気的に連結される。前記熱圧着工
程は、温度が100〜150℃、圧力が20〜50gf
/Bump、そして時間が2〜5秒の条件で行なわれ
る。図8を参照すれば、半導体チップ30の周辺、即ち
金属パターン35のアウターパターン33を除いた半導
体チップ30の四辺を、ダム36までシーリング材42
により封止する。シーリングの目的は、半導体チップ3
0及び金属パターン35の信頼性を確保するためであ
る。例えばエポキシ又はポリマー樹脂などの、70〜1
20℃で硬化する材料がシーリング材42として使用さ
れる。
上の実装手段として機能するソルダーボール43を、金
属パターン35のアウターパターン33上に取り付け、
それにより本発明の半導体パッケージが完成される。ソ
ルダーボール43は、約10〜40mil(=10/1
000〜40/1000インチ、すなわち、SI単位に
換算すれば、約0.254〜1.016mm)の大きさ
を有する。
ジは、セラミックベースモールドとEMCの利用が省略
されるため、費用節減及び信頼性向上の効果が得られ
る。さらに、本発明の半導体パッケージは半導体チップ
と基板間の電気的接続が金バンプにより行われる構造で
あるため、より小型化と薄型化が更に容易に実現でき
る。一方、ここでは本発明の特定の実施例に対して説明
し図示したが、当業者によりこれに対する修正と変形を
行なうことができる。従って、前記の特許請求の範囲は
本発明の正しい思想と範囲に属する限り、全ての修正と
変形を含むものと理解することができる。
明するための各工程を示す断面図
明するための各工程を示す断面図
明するための各工程を示す断面図
明するための各工程を示す断面図
Claims (30)
- 【請求項1】 以下の構成を有する半導体パッケージ:
上部面にボンディングパッドが配列された半導体チッ
プ;前記各ボンディングパッド上に形成された金バン
プ;前記ボンディングパッドと対応する金属パターンが
一側面上に形成されたガラス基板、前記金属パターン
は、前記金バンプを介して前記半導体チップの前記ボン
ディングパッドと電気的に連結されるインナーパター
ン、前記インナーパターンと隔離されたアウターパター
ン、及び前記インナーパターンとアウターパターンの間
をつなぐ連結パターンからなる;前記連結パターン上
に、前記インナーパターンを取り囲む枠状に形成された
ダム;前記金属パターンの前記アウターパターンを除い
た前記ダムまでの、前記半導体チップの周辺部とガラス
基板との空間を封止するシーリング材;及び前記金属パ
ターンの前記アウターパターン上に取り付けられたソル
ダーボール。 - 【請求項2】 前記半導体チップは、その上部面のアク
ティブ領域上に形成されたカラーフィルタを含むことを
特徴とする請求項1記載の半導体パッケージ。 - 【請求項3】 前記金バンプの高さは50〜175μ
m、直径は50〜100μmであることを特徴とする請
求項1記載の半導体パッケージ。 - 【請求項4】 前記金属パターンはインジウム+錫、イ
ンジウム+錫+銅、インジウム+錫+金、又はインジウ
ム+錫+銅+金の中から選択される一つの混合物で成る
ことを特徴とする請求項1記載の半導体パッケージ。 - 【請求項5】 前記金属パターンは1〜3μmの厚さ、
及び50〜70μmの幅を有することを特徴とする請求
項1記載の半導体パッケージ。 - 【請求項6】 前記インナーパターンの大きさは50×
50μm〜100×100μm、アウターパターンの大
きさは75×75μm〜100×100μmであること
を特徴とする請求項1記載の半導体パッケージ。 - 【請求項7】 前記ダムはエポキシ、又はポリマー樹脂
で成ることを特徴とする請求項1記載の半導体パッケー
ジ。 - 【請求項8】 前記ダムは幅が30〜100μm、高さ
が10〜70μmであることを特徴とする請求項1記載
の半導体パッケージ。 - 【請求項9】 前記シーリング材はエポキシ、又はポリ
マー樹脂であることを特徴とする請求項1記載の半導体
パッケージ。 - 【請求項10】 前記ソルダーボールは錫:鉛の組成比
が60〜80:40〜20wt%の物質で成ることを特
徴とする請求項1記載の半導体パッケージ。 - 【請求項11】 前記ソルダーボールはドーパントとし
て銀、金、クロム、又はコバルトを含むことを特徴とす
る請求項10記載の半導体パッケージ。 - 【請求項12】 前記ソルダーボールの大きさは、10
〜40mil(=10/1000〜40/1000イン
チ、すなわち、SI単位に換算すれば、約0.254〜
1.016mm)であることを特徴とする請求項1記載
の半導体パッケージ。 - 【請求項13】 以下の各段階を含むことを特徴とする
半導体パッケージの製造方法:上部面にボンディングパ
ッドが配列された半導体チップと、前記ボンディングパ
ッドと対応する金属パターンが一側面上に形成されたガ
ラス基板を提供する段階、前記金属パターンは、インナ
ーパターンとアウターパターン、及びこれらを連結する
連結パターンから成る;前記各ボンディングパッド上に
金バンプを形成する段階;前記連結パターン上に、前記
インナーパターンを取り囲む枠状にダムを形成する段
階;前記ボンディングパッドと前記インナーパターンが
電気的に連結されるよう、前記金バンプを利用して前記
半導体チップと前記ガラス基板とを結合させる段階;前
記アウターパターンを除いた前記ダムまでの、前記半導
体チップの周辺部とガラス基板との間の空間をシーリン
グ材で封止する段階;及び各金属パターンの前記アウタ
ーパターン上に、ソルダーボールを取り付ける段階。 - 【請求項14】 前記半導体チップの上部面のアクティ
ブ領域上にカラーフィルタを形成する段階を含むことを
特徴とする請求項13記載の半導体パッケージの製造方
法。 - 【請求項15】 前記金バンプの形成段階を、温度が1
50〜280℃、圧力が20〜250gf/Bump
(=バンプ1個当り20〜250gf)、パワーが30
〜150mWの条件で実施することを特徴とする請求項
13記載の半導体パッケージの製造方法。 - 【請求項16】 前記金バンプの形成段階では、50〜
175μmの高さ、及び50〜100μmのボール直径
の前記金バンプを形成することを特徴とする請求項13
記載の半導体パッケージの製造方法。 - 【請求項17】 前記金バンプの形成段階では、前記金
バンプの高さを、テアリング(tearing)、プリ
ング(pulling)、又はコイニング(coini
ng)の方法で調節することを特徴とする請求項16記
載の半導体パッケージの製造方法。 - 【請求項18】 前記金属パターンは、インジウム+
錫、インジウム+錫+銅、インジウム+錫+金、又はイ
ンジウム+錫+銅+金の中から選択される一つの混合物
で成ることを特徴とする請求項13記載の半導体パッケ
ージの製造方法。 - 【請求項19】 前記金属パターンは1〜3μmの厚
さ、及び50〜70μmの幅に形成することを特徴とす
る請求項13記載の半導体パッケージの製造方法。 - 【請求項20】 前記インナーパターンは50×50μ
m〜100×100μmの大きさ、アウターパターンは
75×75μm〜100×100μmの大きさに形成す
ることを特徴とする請求項13記載の半導体パッケージ
の製造方法。 - 【請求項21】 前記ダムはエポキシ、又はポリマー樹
脂で形成することを特徴とする請求項13記載の半導体
パッケージの製造方法。 - 【請求項22】 前記ダムの形成段階では、前記ダムを
30〜100μmの幅、及び10〜70μmの高さに形
成することを特徴とする請求項13記載の半導体パッケ
ージの製造方法。 - 【請求項23】 前記ダムの形成段階は、スクリーン・
プリンティングとディスペンシング法のいずれかによっ
て実施することを特徴とする請求項13記載の半導体パ
ッケージの製造方法。 - 【請求項24】 前記半導体チップとガラス基板の間の
結合段階は、熱圧着工程によって実施することを特徴と
する請求項13記載の半導体パッケージの製造方法。 - 【請求項25】 前記熱圧着工程は、温度が100〜1
50℃、圧力が20〜50gf/Bump(=バンプ1
個当り20〜50gf)、そして、時間が2〜5秒の条
件で行なうことを特徴とする請求項24記載の半導体パ
ッケージの製造方法。 - 【請求項26】 前記シーリング材はエポキシ、又はポ
リマー樹脂で形成することを特徴とする請求項13記載
の半導体パッケージの製造方法。 - 【請求項27】 前記シーリング材は、70〜120℃
で硬化されることを特徴とする請求項13記載の半導体
パッケージの製造方法。 - 【請求項28】 前記ソルダーボールは、錫:鉛の組成
比が60〜80:40〜20wt%の物質で構成するこ
とを特徴とする請求項13記載の半導体パッケージの製
造方法。 - 【請求項29】 前記ソルダーボールには、ドーパント
として銀、金、クロム、又はコバルトが含まれているこ
とを特徴とする請求項28記載の半導体パッケージの製
造方法。 - 【請求項30】 前記ソルダーボールは、10〜40m
il(=10/1000〜40/1000インチ、すな
わち、SI単位に換算すれば、約0.254〜1.01
6mm)の大きさで形成されることを特徴とする請求項
13記載の半導体パッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000042377A KR100343432B1 (ko) | 2000-07-24 | 2000-07-24 | 반도체 패키지 및 그 패키지 방법 |
KR2000-42377 | 2000-07-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002118207A true JP2002118207A (ja) | 2002-04-19 |
Family
ID=19679524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001222515A Pending JP2002118207A (ja) | 2000-07-24 | 2001-07-24 | 半導体パッケージ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6441478B2 (ja) |
JP (1) | JP2002118207A (ja) |
KR (1) | KR100343432B1 (ja) |
TW (1) | TW498508B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318376A (ja) * | 2002-04-23 | 2003-11-07 | Matsushita Electric Works Ltd | 固体撮像装置 |
JP2004165191A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
JP2007507879A (ja) * | 2003-10-01 | 2007-03-29 | オプトパック、インコーポレイテッド | 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 |
JP2008028284A (ja) * | 2006-07-25 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体実装構造 |
JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP2008166753A (ja) * | 2006-12-29 | 2008-07-17 | Optopac Co Ltd | 半導体素子パッケージと、その製造および実装方法 |
US8759971B2 (en) | 2010-08-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
US8773583B2 (en) | 2010-05-14 | 2014-07-08 | Sony Corporation | Semiconductor device, method for manufacturing the same, and electronic device |
JP2021073520A (ja) * | 2016-02-18 | 2021-05-13 | ニンボー サニー オプテック カンパニー,リミテッド | 一体パッケージングプロセスベースのカメラモジュール、その一体ベース部品、およびその製造方法 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003518743A (ja) * | 1999-12-21 | 2003-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ |
US6528857B1 (en) | 2000-11-13 | 2003-03-04 | Amkor Technology, Inc. | Chip size image sensor bumped package |
US6629633B1 (en) | 2000-11-13 | 2003-10-07 | Amkor Technology, Inc. | Chip size image sensor bumped package fabrication method |
US6620646B1 (en) * | 2000-11-13 | 2003-09-16 | Amkor Technology, Inc. | Chip size image sensor wirebond package fabrication method |
FR2819104B1 (fr) * | 2000-12-29 | 2003-11-07 | St Microelectronics Sa | Boitier semi-conducteur optique a support transparent |
US20080296572A1 (en) * | 2000-12-29 | 2008-12-04 | Stmicroelectronics Sa | Optical semiconductor device with sealing spacer |
KR100378285B1 (en) * | 2001-06-15 | 2003-03-29 | Dongbu Electronics Co Ltd | Semiconductor package and fabricating method thereof |
US6885107B2 (en) * | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
US20040065933A1 (en) * | 2002-10-08 | 2004-04-08 | Foong Chee Seng | Flip chip optical and imaging sensor device |
KR20040052050A (ko) * | 2002-12-13 | 2004-06-19 | 엘지전자 주식회사 | 베어 칩의 실장 방법 |
US20040124538A1 (en) * | 2002-12-31 | 2004-07-01 | Rafael Reif | Multi-layer integrated semiconductor structure |
US7064055B2 (en) * | 2002-12-31 | 2006-06-20 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure having a seamless bonding interface |
US7067909B2 (en) * | 2002-12-31 | 2006-06-27 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
TWI234867B (en) * | 2003-06-03 | 2005-06-21 | Gigno Technology Co Ltd | Flip-chip attach structure and method |
US6995462B2 (en) | 2003-09-17 | 2006-02-07 | Micron Technology, Inc. | Image sensor packages |
JP4494746B2 (ja) * | 2003-09-25 | 2010-06-30 | 浜松ホトニクス株式会社 | 半導体装置 |
JP4351012B2 (ja) | 2003-09-25 | 2009-10-28 | 浜松ホトニクス株式会社 | 半導体装置 |
JP4494745B2 (ja) * | 2003-09-25 | 2010-06-30 | 浜松ホトニクス株式会社 | 半導体装置 |
US6943423B2 (en) * | 2003-10-01 | 2005-09-13 | Optopac, Inc. | Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof |
US7122874B2 (en) * | 2004-04-12 | 2006-10-17 | Optopac, Inc. | Electronic package having a sealing structure on predetermined area, and the method thereof |
US6943424B1 (en) | 2004-05-06 | 2005-09-13 | Optopac, Inc. | Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof |
US20060043513A1 (en) * | 2004-09-02 | 2006-03-02 | Deok-Hoon Kim | Method of making camera module in wafer level |
KR100498708B1 (ko) | 2004-11-08 | 2005-07-01 | 옵토팩 주식회사 | 반도체 소자용 전자패키지 및 그 패키징 방법 |
JP4057017B2 (ja) * | 2005-01-31 | 2008-03-05 | 富士通株式会社 | 電子装置及びその製造方法 |
US20060238646A1 (en) * | 2005-04-22 | 2006-10-26 | Ming-Te Cheng | Encapsulating method for image sensing element |
US7038321B1 (en) * | 2005-04-29 | 2006-05-02 | Delphi Technologies, Inc. | Method of attaching a flip chip device and circuit assembly formed thereby |
JP2007048976A (ja) * | 2005-08-10 | 2007-02-22 | Toshiba Corp | プリント回路板、およびプリント回路板を備えた電子機器 |
KR100721172B1 (ko) * | 2006-06-02 | 2007-05-23 | 삼성전기주식회사 | 이미지 센서 모듈 및 그 제조방법 |
KR20110054710A (ko) * | 2009-11-18 | 2011-05-25 | 한국전자통신연구원 | 소자 패키지 및 그 제조 방법 |
KR100976812B1 (ko) * | 2010-02-08 | 2010-08-20 | 옵토팩 주식회사 | 전자 소자 패키지 및 그 제조 방법 |
CN103474364B (zh) * | 2013-09-04 | 2016-11-09 | 惠州硕贝德无线科技股份有限公司 | 一种新型的半导体封装方法 |
US9847317B2 (en) | 2014-07-08 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging semiconductor devices and packaged semiconductor devices |
US10512168B2 (en) * | 2016-02-18 | 2019-12-17 | Mitsubishi Electric Corporation | Electronic device and method of manufacturing the same |
CN105977225B (zh) * | 2016-07-04 | 2019-09-17 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
US20190259634A1 (en) * | 2016-07-04 | 2019-08-22 | China Wafer Level Csp Co., Ltd. | Packaging structure and packaging method |
TWI716124B (zh) * | 2019-09-27 | 2021-01-11 | 力成科技股份有限公司 | 半導體封裝結構及其製造方法 |
KR102589281B1 (ko) * | 2020-06-26 | 2023-10-16 | 주식회사 네패스 | 반도체 패키지 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4999699A (en) | 1990-03-14 | 1991-03-12 | International Business Machines Corporation | Solder interconnection structure and process for making |
US6165816A (en) * | 1996-06-13 | 2000-12-26 | Nikko Company | Fabrication of electronic components having a hollow package structure with a ceramic lid |
KR19980020726A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
KR100248792B1 (ko) | 1996-12-18 | 2000-03-15 | 김영환 | 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체 |
US6060340A (en) * | 1998-07-16 | 2000-05-09 | Pan Pacific Semiconductor Co., Ltd. | Packing method of semiconductor device |
US6091140A (en) | 1998-10-23 | 2000-07-18 | Texas Instruments Incorporated | Thin chip-size integrated circuit package |
-
2000
- 2000-07-24 KR KR1020000042377A patent/KR100343432B1/ko not_active IP Right Cessation
-
2001
- 2001-04-26 TW TW090110050A patent/TW498508B/zh not_active IP Right Cessation
- 2001-05-16 US US09/858,408 patent/US6441478B2/en not_active Expired - Fee Related
- 2001-07-24 JP JP2001222515A patent/JP2002118207A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318376A (ja) * | 2002-04-23 | 2003-11-07 | Matsushita Electric Works Ltd | 固体撮像装置 |
JP2004165191A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
US7525167B2 (en) | 2002-11-08 | 2009-04-28 | Oki Semiconductor Co., Ltd. | Semiconductor device with simplified constitution |
JP2007507879A (ja) * | 2003-10-01 | 2007-03-29 | オプトパック、インコーポレイテッド | 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 |
JP2008028284A (ja) * | 2006-07-25 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体実装構造 |
JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP2008166753A (ja) * | 2006-12-29 | 2008-07-17 | Optopac Co Ltd | 半導体素子パッケージと、その製造および実装方法 |
US8773583B2 (en) | 2010-05-14 | 2014-07-08 | Sony Corporation | Semiconductor device, method for manufacturing the same, and electronic device |
US8759971B2 (en) | 2010-08-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
JP2021073520A (ja) * | 2016-02-18 | 2021-05-13 | ニンボー サニー オプテック カンパニー,リミテッド | 一体パッケージングプロセスベースのカメラモジュール、その一体ベース部品、およびその製造方法 |
US11877044B2 (en) | 2016-02-18 | 2024-01-16 | Ningbo Sunny Opotech Co., Ltd. | Integral packaging process-based camera module, integral base component of same, and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US6441478B2 (en) | 2002-08-27 |
KR100343432B1 (ko) | 2002-07-11 |
KR20020009087A (ko) | 2002-02-01 |
TW498508B (en) | 2002-08-11 |
US20020008315A1 (en) | 2002-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JP3155741B2 (ja) | Cspのbga構造を備えた半導体パッケージ | |
US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
US7595551B2 (en) | Semiconductor package for a large die | |
KR20070015014A (ko) | 적층형 다이 패키지의 제작 방법 | |
JPH1056098A (ja) | 半導体装置及びその製造方法 | |
JP2004095818A (ja) | リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3036339B2 (ja) | 半導体装置 | |
KR0127737B1 (ko) | 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
JP4033780B2 (ja) | 半導体装置とその製造方法 | |
US20080038872A1 (en) | Method of manufacturing semiconductor device | |
KR100473336B1 (ko) | 반도체패키지 | |
KR20070016399A (ko) | 글래스 기판을 사용하는 칩 온 글래스 패키지 | |
JP2017038051A (ja) | 半導体パッケージ及びその製造方法 | |
KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
KR100237329B1 (ko) | 칩 스케일 반도체 패키지의 구조 및 제조 방법 | |
JP3439890B2 (ja) | 半導体装置及びその製造方法 | |
JP2005183492A (ja) | 半導体装置 | |
JPH1131756A (ja) | Bga型半導体装置 | |
JPH10189819A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080926 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081121 |