JP2007507879A - 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 - Google Patents

Abstract

光検出用装置パッケージおよびこのような装置をパッケージングする方法が提供される。前記パッケージは、所定範囲の波長内の光をほぼ通す材料から成る基板を持つアセンブリ部、光を前記所定範囲の波長に光電子的に変換する少なくとも１つの光検出用ダイを含む検出部、および、前記検出部とアセンブリ部とを結合させる複数の第１のソルダージョイントを含む。前記アセンブリ部は、基板の上部の表面領域に周りの基板上に配置された少なくとも１つの第１の金属層、および、前記第１の金属層上に延長されるように形成された少なくとも１つのパッシベーション層から構成される。このパッケージは、安く、コンパクトであり、簡単に組み立てられる。
【選択図】 図１０

Description

本発明は、半導体集積回路の電子パッケージに係るもので、詳しくは、光検出用半導体装置の電子パッケージおよびそのパッケージング方法に関するものである。

光検出用半導体装置は、一般に、セラミックパッケージに実装される。図１は、光検出用装置のための一番人気のあるパッケージフォーマットであるセラミックリードレスチップキャリア（ＣＬＣＣ：ｃｅｒａｍｉｃ ｌｅａｄｌｅｓｓ ｃｈｉｐ ｃａｒｒｉｅｒ）の概略的な断面図を示す。図面に図示したように、光検出用半導体ダイは、ガラスふた６で覆われている端の内部にエポキシなどを使用してセラミック基板４上で表面が上方へ向かうように実装される。一般に、ワイヤーボンディング８は、光検出用ダイ２を前記セラミック基板４に連結するために使用される。はんだ付けが可能なパッド１０は、セラミック基板４の底に備えられ、前記パッケージを回路基板に連結させる。

おそらく、このようなパッケージの一番致命的な短所は、非常に高いという点である。また、他の短所は、小さい大きさと軽い重量が核心的な特徴である携帯電話のカメラのような一部の携帯応用品に充分に適用し得るほどパッケージの大きさが小さくないという点である。また、他の短所は、パッケージの構成が、例えば、レンズの焦点平面に対して光検出用装置のとても精密な配置が行われないという点で、これは、その中でも、特に光検出用ダイがエポキシなどで実装され、パッケージの自体は、ソルダーペースト（ｓｏｌｄｅｒ ｐａｓｔｅ）を使用して実装されるためである。

発明の名称が“光学素子のための半導体絶縁体”である米国特許第５３０２７７８号明細書は、位置識別ピンを備えたモールド（ｍｏｌｄ）処理された実装パッケージにおいて、センサ、レンズおよびモールド処理された実装基板を集積させることで、印刷回路基板上に光センサを実装するものについて提示している。前記特許は、センサをその基礎になるレンズシステムに対して正確に位置させるという点で制限的に改善点を提供している。また、実装基板上におけるパッケージ自体の配置において、平凡な普通ぐらいの正確度を提供する。

光検出用半導体装置に対するまた他の公知されたパッケージング方法がシェルケース社（Ｓｈｅｌｌｃａｓｅ Ｉｎｃ．）によって提供されている。その詳細な技術は、米国特許第５７１６７５９号明細書、第６０４０２３５号明細書および第６１１７７０７号明細書に記載されている。図２は、そのような技術によって形成されたパッケージの概略的な断面を示している。パターンされた金属層は、光検出用半導体ウエハに適用され、ボンディングパッドを隣接ダイの間で狭い幅を持つ切断領域（ｄｉｃｉｎｇ ａｒｅａ）に延長させている。光検出用ウエハは、エポキシを利用してガラス基板に塗布される。その次に、ウエハを薄くするためにウエハの裏面は研磨される。次いで、切断領域のシリコンは除去され、金属配線を露出させる。製造過程を完成するためには、もっと多い工程段階が必要であるが、本発明の明瞭な理解のために必要ではないため、具体的な説明は省略する。

ＣＬＣＣパッケージと比較する時、前記パッケージの利点は、もっと小さい大きさを持つという点である。それにもかかわらず、前記パッケージにはまた多い短所がある。たぶん前記パッケージの一番致命的な短所は、構成および製造工程が複雑であるという点である。このような複雑さは、生産収率の損失を増加させる傾向があるため、大量生産では重要な要素である。このような複雑性とそれに伴う収率損失の結果によって、前記パッケージを製造するには高い費用がかかる。

前記技術の他のささやかな短所は、広い切断ラインを必要とするという点で、これは、ウエハ当たりにもっと多いダイを獲得するために切断ラインの幅を減少させる半導体の製造分野の技術傾向に逆行する。現在の一般的な切断ラインの幅である約１００マイクロメータは、前記技術を支援するためには充分に広くない。結果的に、前記パッケージ技術は、標準的な切断ラインの幅を持つ半導体ウエハに両立されることができなく、一般的な切断ラインの幅よりもっと広く保証するために別途に注文をする措置を必要とする。
米国特許第５３０２７７８号明細書 米国特許第５７１６７５９号明細書 米国特許第６０４０２３５号明細書 米国特許第６１１７７０７号明細書

したがって、本発明は、このような従来の問題点に鑑みてなされたもので、光検出用装置のための低価のパッケージおよびそのパッケージング方法を提供することを目的とする。また、本発明は、小さい大きさが一番重要なパッケージング要素である携帯電話カメラのような携帯応用品に適合な光検出用装置のためのとても簡便なパッケージを提供することを目的とする。また、本発明は、垂直平面だけではなく水平平面で焦点平面を正確に配置することが容易に達成される簡単で、かつ便利に製造および組み立てられるパッケージおよびそのパッケージング方法を提供することを目的とする。

本発明の好ましい実施形態について簡略に説明すると、本発明は、光検出用半導体装置の電子パッケージ構造とその製造およびアセンブリ方法に関するものである。

本発明によると、複数のソルダーバンプがウエハバンピング（ｗａｆｅｒ ｂｕｍｐｉｎｇ）または当該の分野で知られている他の適当な技術を通じて光検出用半導体ウエハ上に備えられている。その次に、前記バンピングされたウエハは、切断されて検出部を構成する個別的なダイに分離される。

基板は個別的に製造される。例えば、前記基板は、円形ウエハまたは直四角形パネルから構成されることができる。前記基板は、複数のダイを持つ半導体ウエハと同一の方式で複数の単位基板を持つであろう。各単位基板は、アセンブリ部になり、製造およびアセンブリが完了した後には、前記検出部と共に電子パッケージを構成する。前記基板のための材料は、光検出用装置が応答する光の波長を通すものが好ましい。ホウケイ酸塩（ｂｏｒｏｓｉｌｉｃａｔｅ）ガラスは、スペクトラムの可視領域で光検出用装置のための十分な透明性を持つ材料の１つの例である。前記基板の製造工程は、積層によってソルダーバンプパッドの間にソルダーバンプパッドと相互連結配線を作るために、少なくとも１つのパターンされた金属層を形成する工程と、半導体の製造技術に精通した人に知られている適当な手段を利用してパターニングする工程を含む。このようなソルダーバンプパッドは、少なくとも２つのセットに分類される。第１のセットのソルダーバンプパッドは、相対的に小さくてこのような光検出用ダイの相互連結のための光検出用ダイのソルダーバンプに対応する。第２のセットのソルダーバンプパッドは、相対的にもっと大きく、支持用印刷回路基板のような外部回路に最終のパッケージを相互連結するのに使用される。また、基板は、前記パターンされた金属層上に少なくとも１つのパターンされたパッシベーション層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）を含み、前記パッシベーション層は、それによって形成された相互連結配線を保護する。前記パターンされたパッシベーション層は、ソルダーバンプパッドに開口を持つ。前記基板は、ダスト粒子が光検出領域に入ることを防止するために、光検出領域の周りのパターンされたパッシベーション層上にパターンされたダストシール層を含むことが好ましい。

ソルダーバンプは、ソルダーバンプパッドの第２のセット上に実装され、最終のパッケージが外部回路と連結されるようにする。あらかじめ形成されたソルダー球形状体は、例えば、ＢＧＡまたはＣＳＰソルダーボール実装と同一の方式でこのようなソルダーバンピング工程のために使用されることができる。前記工程は、ソルダーバンプパッドにフラックス（ｆｌｕｘ）を塗布する工程と、ソルダー球形状体を前記フラックス塗布されたソルダーバンプパッドに移動させる工程と、ソルダー球形状体が溶けて前記ソルダーバンプパッドに液化されるようにするソルダーの特性リフロー温度まで基板を加熱する工程を含む。

その次に、前記バンピングされて切断された光検出用ダイは、半導体の製造技術に精通した人に知られている適当なフリットチップ実装技術を利用して前記基板に実装される。前記工程は、各単位基板に必要なすべての光検出用ダイが設計されたように移動するまで各光検出用ダイを前記基板の所定位置に順次的なピック−フリップ−プレース（ｐｉｃｋ−ａｎｄ−ｆｌｉｐ−ａｎｄ−ｐｌａｃｅ）する工程を含む。前記ピック−フリップ−プレース工程は、ソルダリング領域にフラックスを塗布する工程を典型的に含み、その次に前記基板は、単位基板と光検出用ダイの間の相互連結のためにソルダーバンプの特性リフロー温度まで加熱される。

その次に、大きい基板の切断が行われて各単位基板を分離させる。その次に、各単位基板は、トレイ、チューブまたはテープおよびリールのような好ましい包装媒体でピック−プレース（ｐｉｃｋ−ａｎｄ−ｐｌａｃｅ）されることができる。

ＣＬＣＣパッケージは、相互連結のためにセラミック基板を必要として光透過のためにガラスふたを必要とした反面、本発明によって形成されたパッケージは、前記２つの機能を持つガラス基板を必要とする。また、本発明は、光検出用装置ウエハのためのウエハバンピングのような一括工程を利用する。これと類似に、本発明は、複数の単位基板を持つ基板の製造および組み立てのための一括工程を利用する。このような単純化および一括工程の結果で本発明は、パッケージの単価を相当に減少させる。例えば、今まで知られた特定のパッケージ技術と異なって、ボンディングパッドを切断領域に延長してウエハを薄板化して切断領域上の金属を露出させるためにシリコンを除去する工程を必要とする非常に複雑な工程の代りに、本発明は、簡単な技術であり、その分野により証明された技術であるフリットチップ工程を利用する。また、光検出用ダイを基板にフリットチップ実装する特徴と、前述したパッケージのためのソルダーバンプの利用および配置のような特徴は、別に努力しなくても水平および垂直方向に焦点平面を一貫で、かつ正確に案内されるように位置設定し得るようにする。ソルダーリフロー工程中に自己整列（ｓｅｌｆ ａｌｉｇｎｍｅｎｔ）が効果的に起きる。

以下、本発明の好ましい実施形態について図面を用いて詳しく説明する。
光検出用半導体ウエハは、複数のダイを持ち、各ダイは、他の半導体ウエハのようにウエハの上部の表面上に形成された集積回路を持つ。各ダイは、複数のボンディングパッドを持つ。前記ウエハは、その表面上にパターンされたパッシベーション層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）を持ち、前記パッシベーション層は、その下の集積回路を保護するためのものである。前記パッシベーション層は、前記ボンディングパッド上に開口部を持つ。このような各光検出用ダイは、その上部の表面に少なくとも１つの光検出領域を持つ。

ＩＢＭ社に特許許与された“マイクロ機能部品の製造方法”という名称の米国特許第３２９２２４０号明細書に反映されたように、ウエハバンピング（ｗａｆｅｒ ｂｕｍｐｉｎｇ）は、その初期の技術開発の以後に幅広く使用されているよく知られた技術である。一般的なウエハバンピング工程は、ソルダーバンプパッドをウエハ上のボンディングパッドに連結させるための少なくとも１つのパターンされた金属層を含む。ソルダーバンプパッドのために使用される冶金術は、主に下部バンプ冶金術（ＵＢＭ：ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｕｒｇｙ、以下、‘ＵＢＭ‘と略する）と呼ばれ、ボンディングパッドへの良好な接着、ソルダーに対する良好な拡散障壁およびソルダーに対する良好な湿潤性（そして、可能ならば、酸化防止）のような複数の機能を提供する多層構造を一般的に利用する。ＵＢＭを積層するために、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）、無電解メッキ（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）などのような多様な技術が使用されることができる。

所定量のソルダー材料がソルダーバンプパッドに塗布される。電気メッキ、ソルダーペーストプリンティング（ｓｏｌｄｅｒ ｐａｓｔｅ ｐｒｉｎｔｉｎｇ）のように、ソルダーを塗布するための多様な方法が存在する。ウエハバンピングによく使用されるいくつかのソルダー材料があり、共晶組成のスズ−鉛（ｅｕｔｅｃｔｉｃ ｔｉｎ−ｌｅａｄ）、高い濃度の鉛（ｈｉｇｈ ｌｅａｄ）（重量比率において、８０％以上の鉛を持つスズ−鉛ソルダー）および無鉛（ｌｅａｄ−ｆｒｅｅ）（純粋なスズ、スズ−銀、スズ−銅、スズ−銀−銅などのように一般的にスズ（ｔｉｎ）を基盤とするソルダー）がある。

また、ウエハバンピング工程は、ソルダーをソルダーバンプパッドに連結するためにソルダーの特性リフロー温度（ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｒｅｆｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ）まで加熱する工程を含む。ウエハバンピングは、パターンされた金属層の下部に少なくとも１つのパターンされたパッシベーション層を任意に含むことができるし、前記パッシベーション層は、いわゆるリパッシベーション（ｒｅ−ｐａｓｓｉｖａｔｉｏｎ）である。また、ウエハバンピングは、ボンディングパッドとソルダーバンプパッドの間に相互連結された金属トレース（ｔｒａｃｅ）を任意に含むことができるし、これは、いわゆる再分配（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）である。このような再分配は、前記相互連結された金属トレースを保護するためのまた他のパターンされたパッシベーション層を一般的に必要とする。ウエハバンピングのためのこのような多様な構造は、ウエハバンピング分野に熟達した人にはよく知られている。

本発明によると、バンピングされたウエハは、光検出用装置のための電子パッケージを作るのに使用されることが好ましいが、特定の構造、バンピング技術またはこのようなウエハバンピングに使用されるソルダー材料に限定されない。好ましい実施形態において、ウエハバンピング後の光検出用ウエハのソルダーバンプの高さは、１００マイクロメータより小さいことが好ましい。図３（ａ）ないし図３（ｃ）は、処理前の光検出用半導体ウエハ１００、パターンされた金属層を塗布して複数のソルダーバンプパッド１０２を形成した後の半導体ウエハ１００およびソルダーバンピングを遂行して複数のソルダーバンプ１０４を形成した後の半導体ウエハ１００をそれぞれ例示している。

ウエハバンピングを遂行する前、遂行する途中または遂行した後、前記ウエハ１００は、半導体の製造技術で知られている適当な手段を使用した機械の研磨によって、可能ならば、特定の厚さに薄板化される。このような薄板工程の目的は、本明細書の後半部で説明する。薄板化以後のウエハ１００の厚さは、大略２５０マイクロメータから３５０マイクロメータであることが好ましく、また、充分な対処手段がある場合、大略１５０マイクロメータから３５０マイクロメータも可能である。その次に、前記光検出用ウエハは、また半導体の製造技術で知られている適当な手段を利用して切断ライン１０３に沿って切断されて各ダイ１０１を分離させる。

基板は、個別的に製造される。複数のダイを持つように作られる半導体ウエハと類似に、前記基板は、一括工程（ｂａｔｃｈ ｐｒｏｃｅｓｓ）で複数の単位基板を形成するのに充分に広い領域を持つウエハまたはパネル形態である。一般に、基板材料に対する主要要件は、透明性、機械的な強度および化学的な安全性を含む。基板材料は、特定の波長または特定範囲の波長の光を通す１つが選択され、そのような光を前記光検出用装置に伝送する。下記に限定されないが、適当な基板材料は、ガラス、石英（ｑｕａｒｔｚ）、サファイア（ｓａｐｐｈｉｒｅ）、シリコンまたは他の赤外線透過材料を含む。基板材料の選択は、関心範囲の波長に依存し、例えば、紫外線、可視光線または赤外線の中の何れか１つの波長で動作する光検出用装置が本発明から利益を得ることができる。最終的に作られる装置の予想寿命の間の環境に耐えるためだけではなく、製造される間の温度および多様な工程段階に耐えるために化学的な抵抗力および機械的な安全性が要求される。可視範囲の波長で動作する光検出用装置のための一般的な基板材料は、ホウケイ酸ガラス（ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）である。これは、その化学的および温度の安全性が合理的な価格で得られるし、多い資源から得ることができるからである。

光透過性を向上させるために前記基板の両表面には、少なくとも１つの薄膜層が塗布されることができる。例えば、反射防止コーティング（ＡＲＣ：ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ ｃｏａｔｉｎｇ）または光学技術に精通した人に知られている他の適当なコーティングが塗布されることができる。このようなコーティングの１つの目的は、関心光の全体のスペクトラムで光の反射損失を最小化することである。図４は、基板による光の反射を例示している。

これと類似に、特定範囲の波長で光透過性を向上または減少させるために、基板の一方の表面に少なくとも１つの薄膜層が塗布されることができる。このような光フィルタリング（ｏｐｔｉｃａｌ ｆｉｌｔｅｒｉｎｇ）は、バタワースバターワースで１９５５年に出刊されたＯ．Ｓ．Ｈｅａｖｅｎｓによる“Ｏｐｔｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”、アメリカンエルゼビア（Ａｍｅｒｉｃａｎ Ｅｌｓｅｖｉｅｒ）で１９６９年に出刊されたＨ．Ａ．Ｍａｃｌｅｏｄによる“Ｔｈｉｎ−Ｆｉｌｍ Ｏｐｔｉｃａｌ Ｆｉｌｔｅｒｓ”、ジョンワイリー（Ｊｏｈｎ Ｗｉｌｅｙ）で１９７６年に出刊されたＺ．Ｋｎｉｔｔｌによる“Ｏｐｔｉｃｓ ｏｆ Ｔｈｉｎ Ｆｉｌｍｓ、ａｎ Ｏｐｔｉｃａｌ Ｍｕｌｔｉｌａｙｅｒ Ｔｈｅｏｒｙ”またはマクミラン（ＭａｃＭｉｌｌａｎ）で１９８７年に出刊されたＪ．Ｄ．Ｒａｎｃｏｕｒｔによる“Ｏｐｔｉｃａｌ Ｔｈｉｎ Ｆｉｌｍ’ｓ Ｕｓｅｒ’ｓ Ｈａｎｄｂｏｏｋ”のような書籍に文書化されたような光学技術でよく知られている適当な技術を利用して実施されることができる。

図５は、光検出用装置の前面に位置されたフィルターで得られる変形された光応答の一例を示す。このような個別的な例において、前記フィルターは、人間の目の敏感度を真似して紫外線および赤外線領域でシリコンの真性応答を遮断した光検出用装置を持つように設計される。好ましい実施形態において、ホウケイ酸ガラスの大規模ウエハまたはパネルが基板として使用され、大略４００マイクロメータから８００マイクロメータの厚さおよび対処手段が許容する場合には、２５０マイクロメータから８００マイクロメータの厚さを持つ。また、好ましい実施形態において、反射損失を最小化するために、または関心のある波長範囲で光透過性を増大または減少させるために、基板の前後表面の一方または両方に少なくとも１つの薄膜層がコーティングされることができる。

図６（ａ）ないし図８を参照すると、ソルダーバンプパッド（２０６ａ，２０６ｂ）およびこのようなソルダーバンプパッド（２０６ａ，２０６ｂ）を連結するための連結配線２０８を作るために少なくとも１つのパターンされた金属層２０２が基板２００の上部表面２０４に塗布される。その次に、前記金属層２０２から形成される連結配線２０８を保護するために、パターンされた金属層２０２上に少なくとも１つのパターンされたパッシベーション層２１０が塗布される。ソルダーバンプパッド（２０６ａ，２０６ｂ）は、２つのセットに分類される。第１のセットのソルダーバンプパッド２０６ａは、前記光検出用半導体ダイ１０１の相互連結のために相対的に小さい。第２のセットのソルダーバンプパッド２０６ｂは、最終の電子パッケージ自体の印刷回路基板のような外部回路または装置との連結のために相対的に大きい。

ソルダーバンプパッド、相互連結配線およびパッシベーション層を作るために広用される２つの接近法がある。図６（ａ）に図示された第１の接近法は、１つのパターンされた金属層２０２を使用してソルダーバンプパッド（２０６ａ，２０６ｂ）および相互連結配線２０８の両方に連結配線２０８を保護するために金属層の適切な部分に形成されたパターンされたパッシベーション層２１０を提供する。図６（ｂ）に図示された第２の接近法は、１つのパターンされた金属層２１２を塗布して連結配線２１４を保護するための１つのパターンされたパッシベーション層２１６を持つように連結配線２１４を形成した後、延長部分を持つまた他のパターンされた金属層（２１８ａ、２１８ｂ）を塗布してソルダーバンプパッド（２２０ａ，２２０ｂ）に金属層２１２の下地部（ｕｎｄｅｒｌｙｉｎｇ ｐｏｒｔｉｏｎ）を形成する。後者の場合、第１および第２の金属層（２１２および２１８ａ、２１８ｂ）間の連結は、パッシベーション層２１６の開口部で行われる。前記２つの選択案において、前述した光検出用ウエハのためのソルダーバンピングパッドを形成する時に使用されるＵＢＭのように、ソルダーバンプパッドのための金属層は、接着層の下の隣接した材料に良好な接着力を提供するための接着層、ソルダーのための良好な拡散障壁およびソルダー材料のための良好な湿潤性（そして、可能ならば、酸化防止）を持つ層を一般的に持つ。

前記第１の選択案は、１つの金属層２０２のみを使用するから経済的であるが、連結金属層は、連結金属配線に不必要であるだけではなく、高い膜ストレス（ｆｉｌｍ ｓｔｒｅｓｓ）を誘発する拡散障壁材料層を必ず含む。このような膜ストレスは、ストレス移動および膜の積層分離さえ誘発するため、信頼性の側面で不利である。前記第２の選択案は、連結金属配線で拡散障壁層を持たないから、信頼性の側面でもっと良い。しかし、この選択案は、多数のパターンされた金属層（２１２，２１８ａ，２１８ｂ）を要求することで、製造費用の増加を甘受しなければならない。したがって、このような選択案の中における選択は、価格と信頼性という２つの主要要件に主に依存し、これは、意図するアプリケーションによって変動されるであろう。

第１の選択案を例示する好ましい実施形態において、接着層として大略１マイクロメータから２マイクロメータのアルミニウム（ａｌｕｍｉｎｕｍ）層が使用され、拡散障壁層として大略２００ナノメートルから５００ナノメートルのＮｉ−Ｖ層が使用され、ソルダー吸収層として大略５００ナノメートルから１０００ナノメートルの銅層が使用される。好ましくは、このような各層は、各層の積層中に真空中断なしにスパッタリングによって基板に連続的に積層され、ソルダーバンプパッド（２０６ａ，２０６ｂ）で金属層２０２を集合的に形成する。

第２の選択案を例示する好ましい実施形態において、連結金属配線を作るために、好ましくは、スパッタリングによって大略１マイクロメータから２マイクロメータのアルミニウム層が基板に積層される。前記第２の選択案のソルダーバンプパッド（２２０ａ，２２０ｂ）は、接着層として大略２００ナノメートルから２０００ナノメートルのアルミニウム層、拡散障壁として大略２００ナノメートルから５００ナノメートルのＮｉ−Ｖ層およびソルダー吸収層（ｓｏｌｄｅｒ ｗｅｔｔａｂｌｅ ｌａｙｅｒ）として大略５００ナノメートルから１０００ナノメートルの銅層を相互連結配線に順次に積層させることで形成される。好ましくは、各層の積層中には、真空中断のないスパッタリングによって各層が積層される。

前記２つの選択案において、パッシベーション層２１０，２１６としてポリマー階（ｐｏｌｙｍｅｒ ｌａｙｅｒ）が塗布されることが好ましい。ポリマーパッシベーション層は、大略４マイクロメータから２０マイクロメータの厚さが好ましく、これは、半導体の製造技術に精通した人に知られている適当な手段によって形成されることができる。

図７および図８を参照すると、相異なる製造段階にある切断されなかった基板２００（ガラスウエハ形態）の概略的な断面が図示されている。前記基板２００は、切断ライン２０３によって複数の単位基板２０１に分離され、各単位基板２０１は、その上に形成されたパターンされた金属層２０２、パッシベーション層２１０およびダストシール（ｄｕｓｔ−ｓｅａｌ）層２２２を持ち、ソルダーバンプパッド（２０６ａ，２０６ｂ）および透過領域２２３を構成する。図８に例示されたように、ダストの粒子が光検出領域に到逹して覆うことを防止するために、金属およびパッシベーション層（２０２、２１０）が形成された後、少なくとも１つのパターンされたダストシール層２２２が基板２００に塗布されることができる。このようなパターンされた階２２２は、最終のパッケージの透過領域２２３で光検出領域の周りにダストシーリング（ｄｕｓｔ ｓｅａｌｉｎｇ）構造を形成するように構成される。光を遮断するダストは、光検出においてエラーを誘発するであろう。このために、このようなダストシール層の必要性は、関心分野のアプリケーション時にダスト粒子に要求される制限による。例示された好ましい実施形態において、前記ダストシール層２２２の厚さは、８０マイクロメータより小さいことが好ましく、このようなダストシール層２２２としてはポリマー材料が好ましい。

このようなパターンされた前記ダストシール層２２２は、色々な方法により生成される。一番普遍的な方法は、エポキシ材料などを投与するのである。他の方法は、全面ポリマー層を塗布してフォトリソグラフィ工程を利用してポリマー層をパターンするのである。半導体の製造およびパッケージング技術に精通した人に知られている他の適当な手段が本発明によって利用されることができる。

次いで、ソルダーバンプ２２４は、前記基板２００に形成されたソルダーバンプパッド２０６ｂの第２のセット上に実装される。例示された好ましい実施形態において、ソルダーフラックス（ｓｏｌｄｅｒ ｆｌｕｘ）は、好ましくは、スクリーンプリンティングによってそれぞれの適切なソルダーバンプパッド２０６ｂ上に塗布されることが好ましく、その次に、あらかじめ形成されたソルダー球形状体（ｓｏｌｄｅｒ ｓｐｈｅｒｅ）２２４が第２のセット上に塗布されたソルダーフラックスを持つ第２のセットにおけるそれぞれのソルダーバンプパッド２０６ｂ上に位置される。前記最終の基板構造は、前記位置されたソルダー球形状体２２４を溶かしてソルダーバンプパッドに液体化（ｗｅｔ ｄｏｗｎ）するようにするためのソルダー材料の特性リフロー温度まで加熱される。ソルダーバンプ２２４の高さは、必ずしもそうではないが、２５０マイクロメータ以上であることが好ましい。

本発明で使用し得る色々なソルダー材料がある。共晶組成のスズ−鉛ソルダーが普遍的な材料である。半導体の工業で鉛を除去するようにする規制が一般的に厳格になっているから、純粋なスズ、スズ−銀、スズ−銅およびスズ−銀−銅のような無鉛ソルダーが将来には、より広く使用されるであろう。重量の比率において８０％以上の鉛を持つ高い鉛濃度のソルダーは、ソルダーバンプパッドでもっと高い融点を持って拡散障壁の消費がもっと少ないから、高温アプリケーションのための一般的なソルダー材料である。本発明は、特定のソルダー材料に限定されない。

前述したように、前記基板２００が一旦複数の単位基板またはアセンブリ部２０１を形成するように製造されると、検出部を構成する光検出ダイ１０１は、当該の分野で知られた適当なフリットチップ（ｆｌｉｐ ｃｈｉｐ）工程を利用して前記基板２００のアセンブリ部２０１上に実装される。図９に概略的に図示したように、すべての適切な単位基板２０１が必要な光検出用半導体ダイ１０１に安着されるまで、前記フリットチップアセンブリ工程は、ソルダーバンプ１０４を持つ各光検出用ダイ１０１を基板２００の各単位基板２０１の所定位置にピック−フリップ−プレース（ｐｉｃｋ−ａｎｄ−ｆｌｉｐ−ａｎｄ−ｐｌａｃｅ）する工程を含む。同一であるか、または相異なる種類の複数の光検出用ダイ１０１が１つの単位基板２０１に実装されることができる。そのほか、光検出用ではない能動または受動ダイ（図示せず）が単位基板２０１に実装され、マルチチップモジュール（ｍｕｌｔｉ−ｃｈｉｐ ｍｏｄｕｌｅ）を形成することができる。

各半導体ダイ１０１のソルダーバンプ１０４とこれに対応して各単位基板２０１に位置設定されたソルダーバンプパッド２０６ａとの結合は、前記光検出用ダイ１０１と単位基板２０１の相対的な位置設定において便利さと一貫した正確性を保証する。あらかじめ形成されたソルダーバンプとこれを収容するソルダーバンプパッドの対を成した結合は、前記光検出用ダイ１０１が前記単位基板２０１に位置される時、自己案内機能（ｓｅｌｆ−ｇｕｉｄｉｎｇ ｆｕｎｃｔｉｏｎ）を遂行する。

このようなピック−フリップ−プレース動作は、好ましくは、フリットチップアセンブリ技術で知られている適当なディッピング（ｄｉｐｐｉｎｇ）工程によって光検出用ダイ１１０のソルダーバンプ１０４へのフラックス塗布（ｆｌｕｘ ａｐｐｌｉｃａｔｉｏｎ）を含む。ロジン基盤の収容フラックス（ｒｏｓｉｎ ｂａｓｅｄ ｗａｔｅｒ ｓｏｌｕｂｌｅ ｆｌｕｘ）または他の適当な材料がこのアプリケーションに使用されることができる。有機物基盤のいわゆる無欠点フラックス（ｎｏ ｃｌｅａｎ ｆｌｕｘ）も使用されることができる。その次に、ソルダーを溶かして基板２００のソルダーバンプパッド２０６ａの第１のセットと各光検出用ダイ１０１の間に小さいソルダージョイント１０４ａを作るための温度材料の特性リフロー温度で前記基板が加熱される。例示された好ましい実施形態において、前記基板２００と半導体ダイ１０１とを連結する小さいソルダージョイント１０４ａの高さは、８０マイクロメータより小さいことが好ましい。

最後に、前記基板２００は、切断ライン２０３に沿って切断されて単位基板２０１を分離させる。その結果として作られる各電子パッケージ３００（少なくとも１つの単位基板構造２０１を持つ）は、ピック−プレース（ｐｉｃｋ−ａｎｄ−ｐｌａｃｅ）によってトレイ（ｔｒａｙ）、チューブ（ｔｕｂｅ）または包装およびパッケージングのためのテープおよびリール（ｒｅｅｌ）のような好ましい包装媒体に移動される。

図１０を参照すると、本発明によってＰＣＢボード４００に形成された電子パッケージ３００のアセンブリは、ボールグリッドアレー（ＢＧＡ：ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージ技術を利用して遂行されることができるし、各単位基板構造２０１は、電子パッケージ３００の周辺部にソルダーバンプ２２４を持つ典型的なＢＧＡパッケージと類似に形成される。一般的にこのような工程は、ソルダーペーストを対向するＰＣＢ部分のソルダーバンプパッド４０２に塗布する工程を含むことで、前記電子パッケージ３００は、ひっくり返られてＰＣＢボード４００に実装される。したがって、ソルダーバンプ２２４は、ソルダーバンプパッド４０２上に塗布されたソルダーペーストを持つ対応するソルダーバンプパッド４０２に位置する。

図１１は、先行文段で論議された電子パッケージ３００の好ましい実施形態に対する製造およびアセンブリ工程をブロックダイヤグラム形態で例示的に示している。図１２は、各単位基板のソルダーバンプを形成する時に複数の金属を利用した電子パッケージの他の実施形態に対する類似の製造およびアセンブリ工程をブロックダイヤグラム形態で例示的に示している。

例示された好ましい実施形態において、最終的に得られる電子パッケージ３００をＰＣＢボード４００と連結させるソルダーバンプ２２４によって形成されるそれぞれの大きいソルダージョイントの高さは、ソルダーバンプ１０４（光検出用ダイ１０１を単位基板２０１に連結させる）によって形成された小さいソルダージョイントと光検出用ダイ１０１の厚さの集合的な高さよりもっと大きいことが好ましい。これは、前記光検出用ダイ１０１とＰＣＢボード４００間の間隔が維持されることを保証する。例示された好ましい実施形態において、前記光検出用ダイ１０１が形成される光検出用半導体ウエハ１００は、薄板化され、好ましくは、約２５０マイクロメータから３５０マイクロメータ（対処手段が許容する場合には、１５０マイクロメータから３５０マイクロメータ）になる。前記光検出用ダイ１０１と単位基板２０１とを連結する小さいソルダージョイント１０４の高さは、大略８０マイクロメータより小さく設定され、最終的に得られる電子パッケージ３００をＰＣＢボード４００に連結させる大きいソルダージョイント２２４ａの高さは、前述したように、２５０マイクロメータよりもっと大きくなるように設定される。

本発明に係るパッケージは、ＣＣＤまたはＣＭＯＳのような多様な形態の技術で製造されるすべての形態の光センサまたは光検出器に適用可能である。本発明は、カムコーダー、デジタルスチルカメラ、ＰＣカメラ、携帯電話カメラ、ＰＤＡおよび携帯カメラ、保安カメラ、おもちゃ、自動車、バイオメトリックス（ｂｉｏｍｅｔｒｉｃｓ）などのようにイメージセンサが使用される何れかの分野にも適用可能である。本発明は、またファックス、バーコード読み取り装置およびスキャナー、デジタル複写機などに使用されるような線形アレイイメージセンサに適用可能である。本発明は、モーション検出器、光レベルセンサ、位置またはトレッキングシステムなどに使用される単相ダイオードまたは４相ダイオードのような非映像光センサをパッケージングする時にも同等に適用可能である。

たとえ本発明は、その具体的な形態および実施形態を参照して説明されたが、前述したのもの以外の多様な変形が本発明の精神または範囲を脱しなくても導出され得るであろう。例えば、後述する請求範囲に定義された本発明の精神または範囲を脱しなくても等価の構成要素が前で具体的に図示されたか、説明されたものと代替され得るし、ある特徴は他の特徴と無関に使用され得るし、ある場合には、製造またはアセンブリ工程の具体的な組合の順序が変わるか、または中間に介入され得るであろう。

光検出用半導体装置のための従来技術のＣＬＣＣパッケージの概略的な断面図である。 また他の従来技術の光検出用パッケージの概略的な断面図である。 処理される前状態である本発明の好ましい実施形態で切断（ｄｉｃｉｎｇ）されなかった光検出用半導体ウエハの概略的な断面図である。 パターンされた金属層が適用された状態である本発明の好ましい実施形態で切断されなかった光検出用半導体ウエハの概略的な断面図である。 ソルダーバンピング（ｓｏｌｄｅｒ ｂｕｍｐｉｎｇ）が行われた本発明の好ましい実施形態で切断されなかった光検出用半導体ウエハの概略的な断面図である。 低い屈折率の媒体から高い屈折率の媒体への境界領域で衝突光の空気−ガラス透過および反射を例示する概略的な図面である。 基板上に光フィルターを形成することで、光検出応答の変形例をグラフで例示する図面である。 本発明の好ましい実施形態で特定の製造段階の切断（ｄｉｃｉｎｇ）された単位基板の概略的な断面図である。 多数の金属層を使用する本発明のまた他の実施形態で特定の製造段階の切断された単位基板の概略的な断面図である。 本発明の好ましい実施形態で特定の製造段階の切断されなかった基板を例示する一連の概略的な断面図である。 本発明の好ましい実施形態でまた他の特定の製造段階の切断されなかった基板を例示する一連の概略的な断面図である。 本発明の好ましい実施形態で切断されなかった基板上に光検出用ダイ（ｄｉｅ）のフリットチップアセンブリを例示する一連の概略的な断面図である。 印刷回路基板に実装されたことを例示的に図示した本発明の好ましい実施形態によって形成された電子パッケージの概略的な断面図である。 本発明の好ましい実施形態によって形成された電子パッケージの製造およびアセンブリ段階を例示するブロック図である。 本発明の他の実施形態によって形成された電子パッケージの製造およびアセンブリ段階を例示するブロック図である。

Claims (29)

1. （ａ） ｉ．所定範囲の波長内の光をほぼ通す材料から構成される基板、
   ｉｉ．前記基板の上部の表面領域の周りの前記基板上に形成された少なくとも１つの第１の金属層、
   ｉｉｉ．前記第１の金属層上に延長されるように形成され、パターニングされて前記第１の金属層上でそれぞれ複数の第１および第２のソルダーバンプパッドを示す複数の第１および第２の接近開口を形成し、前記第１のソルダーバンプパッドのそれぞれは、少なくとも１つの前記第２のソルダーバンプパッドに連結されている少なくとも１つのパッシベーション層
   を含むアセンブリ部、
   （ｂ） 少なくとも１つの光検出用ダイを持ち、前記光検出用ダイは、その順方向の表面で前記所定範囲の波長内の光を光電子的に変換するための少なくとも１つの光検出領域を形成し、前記光検出領域は、前記アセンブリ部基板の前記上部の表面領域に対向し、前記光検出用ダイは、その上に前記光検出領域と電気的に結合された複数のソルダーバンプパッドを形成した検出部、および
   （ｃ） 前記検出部およびアセンブリ部を結合させる複数の第１のソルダージョイント
   を含み、これら第１のソルダージョイントのそれぞれは、前記検出部の１つのソルダーバンプパッドと前記アセンブリ部の１つの第１のソルダーバンプパッドの間に延長されていることを特徴とする光検出用装置パッケージ。
2. 前記第２のソルダーバンプパッドから外部回路に実装するための前記アセンブリ部の前記１つの第２の接近開口までそれぞれ延長されている複数の第２のソルダージョイントを更に含むことを特徴とする請求項１に記載の光検出用装置パッケージ。
3. 前記第２のソルダージョイントのそれぞれは、前記第２のバンプパッドから前記検出部の前記光検出用ダイを横切って延長されていることを特徴とする請求項２に記載の光検出用装置パッケージ。
4. 前記アセンブリ部は、前記基板の上部の表面領域の周りの前記基板上に形成される少なくとも１つのダストシール層を持ち、
   前記ダストシール層は、前記基板と前記光検出部の間を横切って延長され、その間に封印された仕切りを取り囲むことを特徴とする請求項１に記載の光検出用装置パッケージ。
5. 前記ダストシール層は、ポリマー材料から形成されることを特徴とする請求項４に記載の光検出用装置パッケージ。
6. 前記基板は、ホウケイ酸ガラス材料から形成されることを特徴とする請求項１に記載の光検出用装置パッケージ。
7. 前記基板は、大略２５０マイクロメータないし８００マイクロメータの範囲の厚さから形成されることを特徴とする請求項６に記載の光検出用装置パッケージ。
8. 前記基板は、大略２５０マイクロメータないし８００マイクロメータの範囲の厚さを持つホウケイ酸ガラス材料から形成されることを特徴とする請求項４に記載の光検出用装置パッケージ。
9. 前記光検出用ダイの前記光検出領域は、通過された光を受信するための前記基板の前記上部の表面領域に対して光学的に整列された状態に配置されていることを特徴とする請求項１に記載の光検出用装置パッケージ。
10. 前記アセンブリ部は、前記パッシベーション層上に少なくとも部分的に形成された第２の金属層を持ち、
    前記第２の金属層は、パターニングされて前記第１および第２のソルダーバンプパッドを連結させるために前記第１および第２の接近開口上で少なくとも部分的に延長されていることを特徴とする請求項１に記載の光検出用装置パッケージ。
11. 前記基板は、その一方で前記上部表面と対向する下部表面を持ち、
    前記基板は、前記上部および下部表面の中で少なくとも１つに形成され、前記所定範囲の波長内の光の透過率を変化させるための薄膜コーティングを持つことを特徴とする請求項１に記載の光検出用装置パッケージ。
12. 前記基板は、その一方で前記上部表面と対向する下部表面を持ち、
    前記基板は、前記上部および下部表面の中で少なくとも１つに形成され、前記所定範囲の波長内の光の透過率を変化させるための薄膜コーティングを持つことを特徴とする請求項４に記載の光検出用装置パッケージ。
13. 前記検出部の前記各ソルダーバンプパッドと前記アセンブリ部の前記第１および第２のソルダーバンプパッドは、少なくとも接着層、拡散障壁層およびソルダー吸収層を持つ多層構造で形成されることを特徴とする請求項１に記載の光検出用装置パッケージ。
14. （ａ） 所定範囲の波長内の光を光電子的に変換するために順方向の表面に形成された少なくとも１つの集積された光検出領域を持つ少なくとも１つの光検出用ダイを設定する段階、
    （ｂ） 前記光検出用ダイ上に前記光検出領域と電気的に連結された複数の第１のソルダーバンプを形成する段階、
    （ｃ） 前記所定範囲の波長内の光をほぼ通す材料から形成された少なくとも１つの単位基板を設定する段階、
    （ｄ） 前記単位基板上の上部の表面領域の周りに少なくとも１つの金属層を形成する段階、
    （ｅ） 複数の第１および第２のソルダーバンプパッドと、少なくとも１つの前記第１のソルダーバンプパッドと少なくとも１つの前記第２のソルダーバンプパッドの間にそれぞれ延長されている複数の相互連結配線を定義するように前記金属層をパターニングする段階、
    （ｆ） 少なくとも１つのパッシベーション層が前記金属層上に延長されるように形成する段階、
    （ｇ） 前記第１および第２のソルダーバンプパッドに対してそれぞれ整列された複数の第１および第２の接近開口を定義するように前記パッシベーション層をパターニングする段階、
    （ｈ） 前記第１のソルダーバンプのそれぞれを前記パッシベーション層の１つの第１の接近開口と結合して１つの第１のソルダーバンプパッドと接触させることで、前記光検出用ダイの前記光検出領域が前記単位基板の前記上部の表面領域と整列されて案内されるように前記単位基板上に前記光検出用ダイを逆に位置させる段階、および
    （ｉ） 単位基板の前記第１のソルダーバンプパッドに接着するための特性リフロー温度まで前記第１のソルダーバンプを加熱する段階
    を含むことを特徴とする光検出用装置のパッケージング方法。
15. 複数の第２のソルダーバンプを前記第２の接近開口を通じて前記第２のソルダーバンプパッドにそれぞれ接着する段階を更に含むことを特徴とする請求項１４に記載の光検出用装置のパッケージング方法。
16. 前記（ｇ）段階の遂行後、前記単位基板の前記上部の表面領域の周りにダストシール層を形成する段階を更に含むことを特徴とする請求項１４に記載の光検出用装置のパッケージング方法。
17. 前記第２のソルダーバンプが直径寸法において、前記第１のソルダーバンプよりもっと大きくソルダーボール構成で、前記第１および第２のソルダーバンプをあらかじめ形成する段階を更に含むことを特徴とする請求項１５に記載の光検出用装置のパッケージング方法。
18. 前記パッシベーション層上に少なくとも部分的に上部金属層を形成し、前記上部金属層は、前記第１および第２の接近開口上に少なくとも部分的に延長するように構成され、前記第１および第２のソルダーバンプパッドと接触するようにする段階を更に含むことを特徴とする請求項１４に記載の光検出用装置のパッケージング方法。
19. 前記複数の単位基板は、基板上に一体に構成され、前記単位基板を互いに分離するため、前記（ｉ）段階の遂行後に前記基板が切断されることを特徴とする請求項１４に記載の光検出用装置のパッケージング方法。
20. 前記複数の光検出用ダイは、ウエハ上に一体に構成され、前記光検出用ダイを互いに分離するため、前記（ｈ）段階の遂行前に前記ウエハが切断されることを特徴とする請求項１４に記載の光検出用装置のパッケージング方法。
21. 前記光検出用ダイを前記単位基板の対応する１つにそれぞれ位置させるため、ピック−フリップ−プレース動作が順次に遂行されることを特徴とする請求項２０に記載の光検出用装置のパッケージング方法。
22. （ａ） 所定範囲の波長内の光を光電子的に変換するために順方向の表面に定義された少なくとも１つの集積された光検出領域を持つ少なくとも１つの半導体ダイを設定する段階、
    （ｂ） 前記半導体ダイ上に前記光検出領域と電気的に連結された複数のソルダーバンプパッドを形成する段階、
    （ｃ） 複数のソルダーバンプを前記半導体ダイ上に形成された前記ソルダーバンプパッドにそれぞれ接着する段階、
    （ｄ） 前記所定範囲の波長内の光をほぼ通す材料から形成された少なくとも１つの単位基板を設定する段階、
    （ｅ） 前記単位基板上の上部の表面領域の周りに少なくとも１つの第１の金属層を塗布する段階、
    （ｆ） 前記第１の金属層部分を選択的に除去し、複数の第１および第２のソルダーバンプパッドと、少なくとも１つの第１のソルダーバンプパッドおよび少なくとも１つの前記第２のソルダーバンプパッドの間にそれぞれ延長されている複数の相互連結配線を定義する段階、
    （ｇ） 前記第１の金属層上に延長されるように少なくとも１つのパッシベーション層を形成する段階、
    （ｈ） 前記パッシベーション層部分を選択的に除去し、前記第１および第２のソルダーバンプパッドに対してそれぞれ整列された複数の第１および第２の接近開口を定義する段階、
    （ｉ） 前記第１のソルダーバンプのそれぞれを前記パッシベーション層の１つの前記第１の接近開口と結合して１つの前記第１のソルダーバンプパッドと接触させることで、前記半導体ダイの前記光検出領域が前記単位基板の前記上部の表面領域と整列されて案内されるように前記単位基板上に前記半導体ダイを逆に位置させる段階、および
    （ｊ） 前記単位基板の前記第１のソルダーバンプパッドに接着するための特性リフロー温度まで前記第１のソルダーバンプを加熱する段階
    を含むことを特徴とする光検出用半導体装置のパッケージング方法。
23. 複数の第２のソルダーバンプを前記第２の接近開口を通じて前記第２のソルダーバンプパッドにそれぞれ接着する段階を更に含むことを特徴とする請求項２２に記載の光検出用半導体装置のパッケージング方法。
24. 前記（ｈ）段階の遂行後、前記パッシベーション層の少なくとも一部の上にダストシール材料を塗布する段階、および、
    前記ダストシール材料部分を選択的に除去して前記単位基板の前記上部の表面領域の周りにダストシール層を形成する段階を更に含むことを特徴とする請求項２２に記載の光検出用半導体装置のパッケージング方法。
25. 前記複数の単位基板は、基板上に一体に構成され、前記（ｊ）段階の遂行後に前記単位基板を互いに分離するために前記基板が切断されることを特徴とする請求項２２に記載の光検出用半導体装置のパッケージング方法。
26. 前記複数の半導体ダイは、ウエハ上に一体に構成され、前記半導体ダイを互いに分離するため、前記（ｉ）段階遂行の前に前記ウエハが切断されることを特徴とする請求項２２に記載の光検出用半導体装置のパッケージング方法。
27. 前記半導体ダイを前記単位基板の対応する１つにそれぞれ位置させるためにピック−フリップ−プレース動作が順次に遂行されることを特徴とする請求項２６に記載の光検出用半導体装置のパッケージング方法。
28. 前記（ｃ）段階および前記（ｉ）段階の遂行前に、ソルダーフラックス材料を前記半導体ダイの前記ソルダーバンプパッドと前記単位基板の前記第１のソルダーバンプパッドにそれぞれ塗布する段階を更に含むことを特徴とする請求項２２に記載の光検出用半導体装置のパッケージング方法。
29. 前記パッシベーション層上に少なくとも部分的に第２の金属層を形成し、前記第１および第２のソルダーバンプパッドと接触させるために前記第１および第２の接近開口上に少なくとも部分的に延長するように前記第２の金属層をパターニングする段階を更に含むことを特徴とする請求項２２に記載の光検出用半導体装置のパッケージング方法。

Images