JP3370663B2 - 半導体放射線検出素子アレイおよびはんだバンプの作成方法 - Google Patents
半導体放射線検出素子アレイおよびはんだバンプの作成方法Info
- Publication number
- JP3370663B2 JP3370663B2 JP19327990A JP19327990A JP3370663B2 JP 3370663 B2 JP3370663 B2 JP 3370663B2 JP 19327990 A JP19327990 A JP 19327990A JP 19327990 A JP19327990 A JP 19327990A JP 3370663 B2 JP3370663 B2 JP 3370663B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- solder
- photoresist film
- forming
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は医療分野等で、放射線受像装置等に用いられ
る半導体放射線検出素子アレイ特に、プリント基板との
フリップチップ接続を可能にした半導体放射線検出素子
アレイおよびその製造に使用するはんだバンプの作成方
法に関する。
る半導体放射線検出素子アレイ特に、プリント基板との
フリップチップ接続を可能にした半導体放射線検出素子
アレイおよびその製造に使用するはんだバンプの作成方
法に関する。
［従来技術］
従来、放射線受像装置等に用いられる半導体放射線検
出素子は、室温使用と高感度を要求するため、バンドギ
ャップが広く、原子番号の大きな元素からなるGaAs、Cd
Te等の化合物半導体が使用され、第４図に示すように化
合物半導体基板21上に信号取りだし電極23…23が各画素
に対応して形成されている。この信号取りだし電極23…
23が放射線の入射側に設けられているのは、信号の取り
出しをプリント基板とのワイヤー・ボンディングにて行
うためである。なお、図中22は化合物半導体基板21の電
極23が形成された面と対向する裏面に形成されたバイア
ス電極である。
出素子は、室温使用と高感度を要求するため、バンドギ
ャップが広く、原子番号の大きな元素からなるGaAs、Cd
Te等の化合物半導体が使用され、第４図に示すように化
合物半導体基板21上に信号取りだし電極23…23が各画素
に対応して形成されている。この信号取りだし電極23…
23が放射線の入射側に設けられているのは、信号の取り
出しをプリント基板とのワイヤー・ボンディングにて行
うためである。なお、図中22は化合物半導体基板21の電
極23が形成された面と対向する裏面に形成されたバイア
ス電極である。
［発明が解決しようとする課題］
従来の半導体放射線検出素子は上記のように構成され
ており、信号取り出し電極間の隙間が放射線の不感領域
となること、画素数が増加するとワイヤーが入り組み短
絡の原因となるため、一方向にしか画素数が広げられな
いという問題があった。
ており、信号取り出し電極間の隙間が放射線の不感領域
となること、画素数が増加するとワイヤーが入り組み短
絡の原因となるため、一方向にしか画素数が広げられな
いという問題があった。
一方、半導体デバイス技術において、半導体デバイス
の電極部にはんだバンプを形成し、プリント基板とフリ
ップチップ接続を行うことは知られている。しかし、従
来のはんだバンプ作成方法は電極、メッキ電流供給用金
属膜としてアルミニウム等を使用し、不要な部分をエッ
チングによって除去しているので、200℃以上の高温処
理が必要となるとともに、エッチング液で半導体基板が
腐食され、半導体デバイスの特性が損なわれるという問
題があった。また、エッチング液で腐蝕されない良質な
パッシベーション膜を形成するためには、さらに高温の
プロセスを必要とするという問題があった。
の電極部にはんだバンプを形成し、プリント基板とフリ
ップチップ接続を行うことは知られている。しかし、従
来のはんだバンプ作成方法は電極、メッキ電流供給用金
属膜としてアルミニウム等を使用し、不要な部分をエッ
チングによって除去しているので、200℃以上の高温処
理が必要となるとともに、エッチング液で半導体基板が
腐食され、半導体デバイスの特性が損なわれるという問
題があった。また、エッチング液で腐蝕されない良質な
パッシベーション膜を形成するためには、さらに高温の
プロセスを必要とするという問題があった。
本発明は、上記のような従来技術の欠点を解消するた
めに創案されたものであり、放射線の不感領域をなくす
とともに、高画素数の検出器アレイを得ることができる
半導体放射線検出素子を提供すること及び検出器の特性
を損なうことなしにはんだバンプを形成することができ
るはんだバンプ作成方法を提供することを目的とする。
めに創案されたものであり、放射線の不感領域をなくす
とともに、高画素数の検出器アレイを得ることができる
半導体放射線検出素子を提供すること及び検出器の特性
を損なうことなしにはんだバンプを形成することができ
るはんだバンプ作成方法を提供することを目的とする。
［課題を解決するための手段］
上記目的を達成するために、第一の発明である半導体
放射線検出素子は、第１図に示すように、信号取り出し
電極３…３を放射線の入射側とは反対側に２次元状に取
り付け、さらにその上にバンプ４…４を形成し、プリン
ト基板とフリップチップ接続が可能な構造とするととも
に、基板の放射線入射側表面に共通のバイアス電極を設
けている また、第２の発明であるはんだバンプの作成方法は、
電極のはんだバンプ形成部分に第１のフォトレジスト膜
を形成する工程と、パッシベーション膜を全面に形成
し、その後前工程で形成された第１のフォトレジスト膜
とその上に形成されたパッシベーション膜をリフトオフ
する工程と、そのパッシベーション膜上にマージンを残
して第２のフォトレジスト膜を形成した後、メッキ電流
供給用金属膜を全面に形成し、このメッキ電流供給用金
属膜のはんだバンプ形成部分以外の領域に第３のフォト
レジスト膜を形成する工程と、前記工程で形成されたメ
ッキ電流供給用金属膜を電極として第３のフォトレジス
ト膜でマスクされていない部分にはんだを付着させる工
程と、その後第３のフォトレジスト膜を除去し、第２の
フォトレジスト膜とともにはんだが付着した部分以外の
メッキ電流供給用金属膜をリフトオフする工程と、付着
したはんだをメルティングして球形状にする工程よりな
る。
放射線検出素子は、第１図に示すように、信号取り出し
電極３…３を放射線の入射側とは反対側に２次元状に取
り付け、さらにその上にバンプ４…４を形成し、プリン
ト基板とフリップチップ接続が可能な構造とするととも
に、基板の放射線入射側表面に共通のバイアス電極を設
けている また、第２の発明であるはんだバンプの作成方法は、
電極のはんだバンプ形成部分に第１のフォトレジスト膜
を形成する工程と、パッシベーション膜を全面に形成
し、その後前工程で形成された第１のフォトレジスト膜
とその上に形成されたパッシベーション膜をリフトオフ
する工程と、そのパッシベーション膜上にマージンを残
して第２のフォトレジスト膜を形成した後、メッキ電流
供給用金属膜を全面に形成し、このメッキ電流供給用金
属膜のはんだバンプ形成部分以外の領域に第３のフォト
レジスト膜を形成する工程と、前記工程で形成されたメ
ッキ電流供給用金属膜を電極として第３のフォトレジス
ト膜でマスクされていない部分にはんだを付着させる工
程と、その後第３のフォトレジスト膜を除去し、第２の
フォトレジスト膜とともにはんだが付着した部分以外の
メッキ電流供給用金属膜をリフトオフする工程と、付着
したはんだをメルティングして球形状にする工程よりな
る。
［作用］
本発明の半導体放射線検出素子は、上記のように構成
され、放射線の入射面はバイアスを供給するための共通
全面電極であり、放射線と素子との相互作用は入射面か
ら奥に入るにつれて減少するので、放射線入射側とは反
対側に取り付けられた信号取り出し電極の隙間は感度に
影響しない。
され、放射線の入射面はバイアスを供給するための共通
全面電極であり、放射線と素子との相互作用は入射面か
ら奥に入るにつれて減少するので、放射線入射側とは反
対側に取り付けられた信号取り出し電極の隙間は感度に
影響しない。
また、フリップチップ接続法はワイヤーを必要とせ
ず、一括接続が可能なのでいかなる画素数のアレイも可
能で、画素数が多いほど実装に要するトータルの時間を
短縮することができる。
ず、一括接続が可能なのでいかなる画素数のアレイも可
能で、画素数が多いほど実装に要するトータルの時間を
短縮することができる。
［実施例］
本発明の実施例を以下第１図〜第３図に基づいて説明
する。
する。
第１図は本発明の実施例を示す図で、（ａ）は全体斜
視図、（ｂ）はプリント基板に放射線検出素子アレイを
フリップチップ接続した状態の側面図である。第１図に
示すように、例えば、GaAsやCdTe等の結晶からなる化合
物半導体基板１の一表面側にはAu等を一様に蒸着または
メッキしてなる共通のバイアス電極２が形成されてい
る。また、基板１の反対側の表面（裏面）には各画素に
対応させて複数個の信号取り出し電極３…３が形成され
ており、バイアス電極２側を放射線入射側とする２次元
放射線検出素子アレイＡを形成している。
視図、（ｂ）はプリント基板に放射線検出素子アレイを
フリップチップ接続した状態の側面図である。第１図に
示すように、例えば、GaAsやCdTe等の結晶からなる化合
物半導体基板１の一表面側にはAu等を一様に蒸着または
メッキしてなる共通のバイアス電極２が形成されてい
る。また、基板１の反対側の表面（裏面）には各画素に
対応させて複数個の信号取り出し電極３…３が形成され
ており、バイアス電極２側を放射線入射側とする２次元
放射線検出素子アレイＡを形成している。
この検出素子アレイＡの信号取り出し電極３…３上に
はメッキ電流供給用金属膜を介して、はんだバンプ４…
４が形成されている。なお、５はSiOxからなるパッシベ
ーション膜であってはんだバンプ４…４を形成する際に
形成されるものである。
はメッキ電流供給用金属膜を介して、はんだバンプ４…
４が形成されている。なお、５はSiOxからなるパッシベ
ーション膜であってはんだバンプ４…４を形成する際に
形成されるものである。
２次元放射線検出素子アレイＡのはんだバンプ４…４
はプリント基板６のパッド７…７にそれぞれ溶融合金化
することにより接続される。
はプリント基板６のパッド７…７にそれぞれ溶融合金化
することにより接続される。
次に、信号取り出し電極３…３の作成方法を第２図を
参照して説明する。
参照して説明する。
まず、基板１の一方の表面上にポジ型のフォトレジス
トを一様に塗布してフォトレジスト膜８を形成した後、
信号取り出し電極３の形成部分のフォトレジスト膜８を
除去する（第２図［ａ］）。
トを一様に塗布してフォトレジスト膜８を形成した後、
信号取り出し電極３の形成部分のフォトレジスト膜８を
除去する（第２図［ａ］）。
次いで、残ったフォトレジスト膜８をマスクとしてNi
無電解メッキを行い、露呈している基板１上に所定量の
Niを付着させ、信号取り出し電極３を形成する（第２図
［ｂ］）。
無電解メッキを行い、露呈している基板１上に所定量の
Niを付着させ、信号取り出し電極３を形成する（第２図
［ｂ］）。
電極３の形成後、残ったフォトレジスト膜８を除去す
ると、分割された信号取り出し電極３…３が基板１の表
面上に形成される（第２図［ｃ］）。
ると、分割された信号取り出し電極３…３が基板１の表
面上に形成される（第２図［ｃ］）。
なお、信号取り出し電極３…３のその他の作成方法と
して、Niの真空蒸着膜をリフトオフ法によってパターニ
ングして形成する方法も可能である。
して、Niの真空蒸着膜をリフトオフ法によってパターニ
ングして形成する方法も可能である。
次に、電極３…３上にはんだバンプ４…４を作成する
方法を第３図を参照して説明する。
方法を第３図を参照して説明する。
まず、第２図に示した方法で形成された信号取り出し
電極３上のはんだバンプ４形成部分にフォトレジスト膜
９を形成し（第３図［ａ］）、SiOx膜５をその上に一様
に蒸着する（第３図［ｂ］）。その後、フォトレジスト
膜９の除去とともに、フォトレジスト膜９上のSiOxを除
去して、つまりリフトオフ法によって、SiOxのパッシベ
ーション膜５を形成する（第３図［ｃ］）。
電極３上のはんだバンプ４形成部分にフォトレジスト膜
９を形成し（第３図［ａ］）、SiOx膜５をその上に一様
に蒸着する（第３図［ｂ］）。その後、フォトレジスト
膜９の除去とともに、フォトレジスト膜９上のSiOxを除
去して、つまりリフトオフ法によって、SiOxのパッシベ
ーション膜５を形成する（第３図［ｃ］）。
次いで、パッシベーションSiOx膜５上に、マージンを
残してフォトレジスト膜10を形成し、Au膜11をその上に
一様に蒸着し、はんだメッキの際のメッキ電流供給用メ
タルを形成する（第３図［ｄ］）。さらにそのAu膜11表
面上の、はんだバンプ形成部分以外の領域にフォトレジ
スト膜12を形成し、フォトレジスト膜12をマスクとし
て、はんだメッキ浴中でメッキ電流供給用メタルのAu膜
11を電流経路とする電気メッキにより、露呈しているAu
膜11表面上に所定量のはんだ4aを付着させる（第３図
［ｅ］）。
残してフォトレジスト膜10を形成し、Au膜11をその上に
一様に蒸着し、はんだメッキの際のメッキ電流供給用メ
タルを形成する（第３図［ｄ］）。さらにそのAu膜11表
面上の、はんだバンプ形成部分以外の領域にフォトレジ
スト膜12を形成し、フォトレジスト膜12をマスクとし
て、はんだメッキ浴中でメッキ電流供給用メタルのAu膜
11を電流経路とする電気メッキにより、露呈しているAu
膜11表面上に所定量のはんだ4aを付着させる（第３図
［ｅ］）。
その後、Au膜11上のフォトレジスト膜12を除去し、さ
らにフォトレジスト膜10の除去とともに、はんだ4aが付
着した部分以外のAu膜を除去する。つまりリフトオフ法
により、不要部分のAu膜を除去し（第３図［ｆ］）、そ
して、残ったAu膜11上のはんだ4aをメルティングするこ
とにより、はんだ4aはパッシベーションSiOx膜５によっ
てその形状が保持されつつ、表面張力により、第３図
［ｇ］に示すような球状のはんだバンプ４となる。
らにフォトレジスト膜10の除去とともに、はんだ4aが付
着した部分以外のAu膜を除去する。つまりリフトオフ法
により、不要部分のAu膜を除去し（第３図［ｆ］）、そ
して、残ったAu膜11上のはんだ4aをメルティングするこ
とにより、はんだ4aはパッシベーションSiOx膜５によっ
てその形状が保持されつつ、表面張力により、第３図
［ｇ］に示すような球状のはんだバンプ４となる。
ここで、Au膜11の除去は、そのAu膜が、メッキ時に電
流経路となるのでフォトレジスト膜９の段差のところに
おいても切れ目のないように形成されているため、通常
リフトオフ法では困難であるが、Au膜11の膜厚を、メッ
キ電流が均一に流れ得る程度にまで可能な限り薄くして
おき、除去時にAu膜11に超音波を印加しつつフォトレジ
スト剥離溶剤に浸すか、もしくは剥離溶剤をスプレーガ
ン等によりスプレー塗布することにより、はんだ4aが付
着していない部分を機械的に分離していくことによって
可能となる。
流経路となるのでフォトレジスト膜９の段差のところに
おいても切れ目のないように形成されているため、通常
リフトオフ法では困難であるが、Au膜11の膜厚を、メッ
キ電流が均一に流れ得る程度にまで可能な限り薄くして
おき、除去時にAu膜11に超音波を印加しつつフォトレジ
スト剥離溶剤に浸すか、もしくは剥離溶剤をスプレーガ
ン等によりスプレー塗布することにより、はんだ4aが付
着していない部分を機械的に分離していくことによって
可能となる。
また、メッキ電流供給用メタルとして用いる金属はAu
に限らず、信号取り出し電極との付着性が良く、電気伝
導率が大きく、はんだメッキ液中で腐蝕されない物質で
あれば何れでもよく、Au、Ag、Cu、またはAlのみの一層
メタルか、これらAu、Ag、Cu、またはAlとNi、Cr、また
はAlとを組み合わせた多層メタルを用いることもでき
る。
に限らず、信号取り出し電極との付着性が良く、電気伝
導率が大きく、はんだメッキ液中で腐蝕されない物質で
あれば何れでもよく、Au、Ag、Cu、またはAlのみの一層
メタルか、これらAu、Ag、Cu、またはAlとNi、Cr、また
はAlとを組み合わせた多層メタルを用いることもでき
る。
以上説明したはんだバンプの作成方法は、本発明の半
導体放射線検出素子アレイだけでなく、他の化合物半導
体デバイスにも応用できるのはいうまでもなく、特に、
赤外線アレイセンサーなどに応用すれば、その効果は絶
大である。
導体放射線検出素子アレイだけでなく、他の化合物半導
体デバイスにも応用できるのはいうまでもなく、特に、
赤外線アレイセンサーなどに応用すれば、その効果は絶
大である。
なお、上記実施例の半導体放射線検出素子アレイで
は、バイアス電極としてAuを使用した場合を説明した
が、Pt、NiまたはAlを使用することもできる。また、信
号取り出し電極としてNiを用いれば、それにははんだの
浸潤を防ぐバリア効果があるので、あえてバリアメタル
を形成する必要がなく、工程を短縮化することができ
る。
は、バイアス電極としてAuを使用した場合を説明した
が、Pt、NiまたはAlを使用することもできる。また、信
号取り出し電極としてNiを用いれば、それにははんだの
浸潤を防ぐバリア効果があるので、あえてバリアメタル
を形成する必要がなく、工程を短縮化することができ
る。
また、パッシベーション膜の材料としてシリコン酸化
物の代わりにシリコン窒化物を使用することもでき、こ
のパッシベーション膜は蒸着に限らず、ECRプラズマ等
を使用して作成することもできる。
物の代わりにシリコン窒化物を使用することもでき、こ
のパッシベーション膜は蒸着に限らず、ECRプラズマ等
を使用して作成することもできる。
さらに、バンプとしてははんだバンプに限らず、Auバ
ンプを使用することもでき、この場合にはプリント基板
との接続は機械的に圧着により行うことができる。
ンプを使用することもでき、この場合にはプリント基板
との接続は機械的に圧着により行うことができる。
［発明の効果］
本発明は、以上のように、放射線の入射側を共通全面
のバイアス電極にしたため、放射線の不感領域をなくす
ことができる。
のバイアス電極にしたため、放射線の不感領域をなくす
ことができる。
また、信号取り出し電極上にはバンプを形成したた
め、高画素数の検出器アレイが得られるとともに、フリ
ップチップ接続法によりプリント基板に一括接続が可能
となる。
め、高画素数の検出器アレイが得られるとともに、フリ
ップチップ接続法によりプリント基板に一括接続が可能
となる。
さらに、本発明のはんだバンプの作成法は、200℃以
上の高温プロセスおよびエッチングを必要としないの
で、検出器の特性を損なうことなしにはんだバンプを形
成することができる。
上の高温プロセスおよびエッチングを必要としないの
で、検出器の特性を損なうことなしにはんだバンプを形
成することができる。
第１図は本発明の実施例を示す図で、（ａ）は斜視図、
（ｂ）はプリント基板にフリップチップ接続した状態の
側面図、第２図乃至第３図は本発明の製造方法を説明す
る工程図、第４図は半導体放射線検出素子アレイの従来
例の斜視図である。 １……化合物半導体基板、２……バイアス電極、３……
信号取り出し電極、４……はんだバンプ、4a……はん
だ、５……SiOx膜、６……プリント基板、７……パッ
ド、８、９、10、12……フォトレジスト膜、11……Au膜
（メッキ電流供給用メタル）
（ｂ）はプリント基板にフリップチップ接続した状態の
側面図、第２図乃至第３図は本発明の製造方法を説明す
る工程図、第４図は半導体放射線検出素子アレイの従来
例の斜視図である。 １……化合物半導体基板、２……バイアス電極、３……
信号取り出し電極、４……はんだバンプ、4a……はん
だ、５……SiOx膜、６……プリント基板、７……パッ
ド、８、９、10、12……フォトレジスト膜、11……Au膜
（メッキ電流供給用メタル）
Claims (2)
- 【請求項１】化合物半導体基板の放射線入射側表面に共
通のバイアス電極を形成し、かつ、その裏面に電極、バ
ンプからなる積層構造の各画素に対応する複数の信号取
り出し用電極を２次元状に形成すると共にバンプ部以外
の裏面全体にパッシベーション膜を形成したことを特徴
とする半導体放射線検出素子アレイ。 - 【請求項２】電極のはんだバンプ形成部分に第１のフォ
トレジスト膜を形成する工程と、パッシベーション膜を
全面に形成し、その後前工程で形成された第１のフォト
レジスト膜とその上に形成されたパッシベーション膜を
リフトオフする工程と、そのパッシベーション膜上にマ
ージンを残して第２のフォトレジスト膜を形成した後、
メッキ電流供給用金属膜を全面に形成し、このメッキ電
流供給用金属膜のはんだバンプ形成部分以外の領域に第
３のフォトレジスト膜を形成する工程と、前記工程で形
成されたメッキ電流供給用金属膜を電極として第３のフ
ォトレジスト膜でマスクされていない部分にはんだを付
着させる工程と、その後第３のフォトレジスト膜を除去
し、第２のフォトレジスト膜とともにはんだが付着した
部分以外のメッキ電流供給用金属膜をリフトオフする工
程と、付着したはんだをメルティングして球形状にする
工程よりなることを特徴とするはんだバンプの作成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19327990A JP3370663B2 (ja) | 1989-07-29 | 1990-07-20 | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19788489 | 1989-07-29 | ||
| JP1-197884 | 1989-07-29 | ||
| JP19327990A JP3370663B2 (ja) | 1989-07-29 | 1990-07-20 | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03188684A JPH03188684A (ja) | 1991-08-16 |
| JP3370663B2 true JP3370663B2 (ja) | 2003-01-27 |
Family
ID=26507784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19327990A Expired - Fee Related JP3370663B2 (ja) | 1989-07-29 | 1990-07-20 | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370663B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822916B2 (ja) * | 1995-03-10 | 1998-11-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3976915B2 (ja) * | 1998-02-09 | 2007-09-19 | シャープ株式会社 | 二次元画像検出器およびその製造方法 |
| GB0224689D0 (en) * | 2002-10-23 | 2002-12-04 | Simage Oy | Formation of contacts on semiconductor substrates |
| US6864116B1 (en) * | 2003-10-01 | 2005-03-08 | Optopac, Inc. | Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof |
| US7858521B2 (en) * | 2006-12-21 | 2010-12-28 | Palo Alto Research Center Incorporated | Fabrication for electroplating thick metal pads |
-
1990
- 1990-07-20 JP JP19327990A patent/JP3370663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03188684A (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US5418186A (en) | Method for manufacturing a bump on a semiconductor chip | |
| JP3540325B2 (ja) | 放射険出器および撮像素子のための半導体基板上の接点形成 | |
| EP1517364B1 (en) | Semiconductor device and its producing method | |
| US8053852B2 (en) | Light sensor receiving light from backside | |
| US4232440A (en) | Contact structure for light emitting device | |
| JP3370663B2 (ja) | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006504257A (ja) | 半導体基板上における接点の形成 | |
| JP5238929B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| KR100629467B1 (ko) | 이미지 센서용 패키지 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH02209742A (ja) | テープ自動化ボンディングプロセス用の金／錫共晶ボンディング | |
| JPH0983007A (ja) | 半導体放射線検出素子 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| KR960002770B1 (ko) | 탭(tab) 패키지의 테이프 본딩방법 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |