JPH02209742A - テープ自動化ボンディングプロセス用の金／錫共晶ボンディング - Google Patents

テープ自動化ボンディングプロセス用の金／錫共晶ボンディング

Info

Publication number
JPH02209742A
JPH02209742A JP1240482A JP24048289A JPH02209742A JP H02209742 A JPH02209742 A JP H02209742A JP 1240482 A JP1240482 A JP 1240482A JP 24048289 A JP24048289 A JP 24048289A JP H02209742 A JPH02209742 A JP H02209742A
Authority
JP
Japan
Prior art keywords
lead
gold
tin
tape
beam lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1240482A
Other languages
English (en)
Inventor
William S Phy
ウイリアム　エス．フィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH02209742A publication Critical patent/JPH02209742A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １度分互 本発明は、大略、半導体装置のテープ自動化ボンディン
グ製造に関するものであって、更に詳細には、コネクタ
リード上に金と錫との配列を具備する改良したテープ及
びそれを製造し且つ使用する方法に関するものである。
災米筑権 テープ自動化ボンディングは、半導体装置上の複数個の
ポンディングパッドを外部回路へ同時的に接続する方法
である。この方法は、リードの内側リードを半導体装置
上のボンディングパッドヘボンドさせ一方リードの外側
端部を従来の集積回路パッケージへ接続するか又はそう
でなければ外部回路へ接続されるべく自由のままとさせ
ることが可能であるようなパターンに配列された金属リ
ードを画定する個別的なフレームを持った連続的なメタ
ライズしたテープを使用する。
半導体装置は、大略、半導体ダイ上の活性領域内の中央
に位置されたダイオード、トランジスタ、抵抗等を具備
する複数個の回路要素から構成されている。活性領域の
周辺の回りには、回路要素と適宜接続された複数個のポ
ンディングパッドが設けられている。外部接続は、ポン
ディングパッドを介して回路要素に対して形成されるポ
ンディングパッドへの外部接続を形成する場合、ＴＡＢ
においては、半田物質を供給する為にポンディングパッ
ド上又はテープ上に「バンプ」を形成することが一般的
である。
従来技術において、半導体ダイのポンディングパッド上
のバンプへのボンディングは、バンプと接触してリード
を位置させ且つ熱及び圧力を付与して該リードを所定の
位置に固着することにより達成される。半田に対するメ
タリゼーションは、バンプ、リード、又は両方によって
供給される。
テープ自動化ボンディングにおいて、リード担持フレー
ムを半導体ダイと相対的整合させることにより、リード
がバンプに近接して又はそれと接触して配置される。
改良したボンドを得る為にリード及びバンプ用の種々の
組合せの金属が試みられている０例えば、「デルタ」プ
ロセス（ＤＥｎｓｅ　　Ｌｅａｄ　　ＴＡ　ｐ　ｅ　）
においては、銅をベースとした錫鍍金したリードが全て
の金バンプヘボンドされる。該リードは、２−３ｇ／ｍ
１１２の印加力でバンプと接触され且つインターフェー
スは３００乃至３５０℃の温度へ上昇させてボンドを形
成する。金及び錫は、ボンディングの領域において、金
−錫一次共晶が形成されるような特定の重量比で金及び
錫が使用される（即ち、金８０％及び錫２０％）。
例えば、金対金熱圧着ボンディングに対するこの方法の
利点の１つは、必要とされる印加力及び熱が減少されて
いることである。金対金ボンドは、ボンドを形成するた
めに、１５−２０ｇ／ｍｉｌ”印加力及び５００℃以上
の局所的加熱を必要とする。
この高温度及び圧力は、屡々、回路構成要素上に悪影響
を与え且つ機能不全又は非機能性の構成要素を発生させ
ることがある。金−錫一次共品が形成されるように錫を
金とを使用することは、ボンドを形成する為に必要とさ
れる力及び温度は著しく減少されていることを意味する
。温度及び圧力が減少されているので、性能が許容可能
な構成要素の歩留まりが一層高くなる。
然し乍ら、例えば、典型的に共晶プロセスにおいて錫を
使用する場合の問題の１つは、錫が「ボイスカー」を形
成する傾向があることである。ボイスカーは、基本的に
は、部表面から延在する金属成長である。ホイスカーは
、リードテープ上への錫の付着の後及びリードテープ上
に純粋の錫が残存する個所へのボンディングの後に成長
する。
錫ホイスカーの形成の正確な原因は理解されていない。
ボイスカーを観察することにより、針状のものや、筒状
のものや、湾曲するもの等種々のタイプのボイスカーが
存在することが判明した。ホイスカーの寸法は、直径が
最大で５ミクロンのものや、長さが最大で１００ミクロ
ンのものがある。
ホイスカーは、ピンテストにおいて短絡やノイズを発生
させる原因となる。要するに、ホイスカーが形成される
と、装置の性能に深刻な決定的影響を与えることがある
。
更に、錫ホイスカーは純粋の錫の上にのみ形成されるこ
とが知られている。ホイスカーは金−錫一次共晶の上に
は形成されない。従って、ボンディングの後に残存する
リード又はバンプ上の純粋な錫は、その上にボイスカー
を形成する危険性を持っている。従って、金−錫共晶の
形成において全ての錫を費消することが望ましい。
■−五 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、テープ自動化ボンデ
ィングプロセス用の改良したボンド技術を提供すること
を目的とする。
邊−双 本発明は、リード又はバンプ上に未反応の錫が残存しな
いように金−錫一次共品のリード対バンプ接続を形成す
る方法が提供され、錫ホイスカーが生成することを防止
する。本テープは、錫ホイスカーの成長の危険性なしで
リード対バンプ接続において金−錫一次共晶を形成する
ことを可能とする。
改良したテープは、銅をベースとしたテープ上に金鍍金
層を付着することにより形成される。次いで所定の量の
錫をリードの先端部上に、リード及びバンプの両方にお
ける錫に”対する金の比率が重量で少なくとも金８０％
で錫２０％であるように、付着させる。錫を付着する領
域は、ボンディングインターフェースに制限されており
、且つ付着する錫の量は、金−錫共晶の形成と共に、付
着した錫、の全量が金−錫共晶を形成するようなもので
ある。従って、格納中に発生する錫ホイスカーに対する
懸念なしで、使用する数か月前に本テープを製造してお
くことが可能である。
個々のリードを半導体ダイ上に形成した金バンプの近傍
に位置させ、適宜の力及び局所的な温度を付与して、リ
ードとバンプとの間のボンド領域に金−錫の一次共晶を
形成する。
失意■ 以下、添付の図面を参考に１本発明の具体的実施の態様
について詳細に説明する。
第１図は、リードとダイ上のポンディングパッドとの間
にボンドを形成する前に、バンプを有する半導体ダイ１
２及びリードを有する典型的なボンディングテープ１０
を示している。この点までの処理は、ボンディングテー
プの適宜の形成及び半導体ダイのポンディングパッドの
準備であり、その各々について以下に説明する。テープ
及びダイの形成した後の処理は、物理的にリードをバン
プにボンディングさせ、テープからのリード回路の除去
、及びリード回路の例えばリードフレーム又は半導体パ
ッケージ等の適宜の外部接続部への接続等である。
ポンディングパッドを形成する方法を第２Ａ図乃至第２
Ｆ図に示しである。ボンディングテープの製造は、通常
「２層テープ」と呼ばれるものから開始される。このテ
ープは、基本的に、例えばカプトン（Ｋａｐｔｏｎ、デ
ュポン社の商標）ポリイミドバッキング（裏地）から構
成される装置その上に銅の薄膜が付着されている。該銅
をホトレジストの薄膜で被覆し、従来公知のホトリソグ
ラフィプロセスを使用してホトレジスト上にパターンを
露光する。そのパターンを現像し、次いでこれも公知の
技術でエツチングし、全体的に隣接する回路を形成する
（即ち、全ての要素は電気的に接続されている）。次い
で、銅を電着させて、銅層の厚さを増加させる。次いで
、適宜のパターニング及びエツチングステップによって
、該リードを電気的に切断する。この時点におけるテー
プは、第２Ａ図に斜視図で示した如きものである。
テープ１４の長さは１個々のサイト乃至はフレーム１６
の数で決定される。この時点での、テープは整合用又は
その他の自動化処理の為に、通常、予めパンチされた又
はエツチング形成したスプロケット孔２０を有している
。
第２Ｂ図は、サイト１６からの典型的なリード乃至は回
路要素２２の側面図である。リードは、特定の配向特性
を有しており、一端２４（内側端部）は該サイトの中心
へ向けて方位しており、且つ他端２６（外側端部）は該
サイトの中心から離れる方向に方位している。リード２
８のベースは。
バッキング物質であり、一方リード３０上の上部層は付
着した銅である。
本プロセスの次のステップを第２Ｃ図に示しである。こ
こでは、金３２の３０及び５０マイクロインチの間の鍍
金をテープの銅表面３０の上に付与する。該金は、全リ
ードを実質的に被覆するように鍍金されている。
この時点において、テープは大略たかだか単位長さ当た
り５０個以上のサイトからなる連続する長さ（又はロー
ル）である。該テープを８乃至１０インチの間の長さの
ストリップ片に切断し、それはたかだか１０個以上のサ
イトを有している。
注意すべきことであるが、各サイトの寸法は、パッケー
ジされる各回路の寸法及び相互接続に依存する。より多
くの数のリードを有する回路は、大略、より少ない数の
リードを有する回路よりも、より多くのサイトを必要と
する。
次いで、使用している特定のテープに対してメタルマス
クを生成する。該メタルマスクは、通常、モリブデン箔
からエツチング形成し且つ第２Ｄ図において３４で示す
如くに見える。マスク３４は、テープのストリップの長
さに対応するストリップである。マスク３４は、テープ
のストリップ上のサイトの数に対応する数の間口３６を
有している。
これらの開口は、回路に依存して、正方形、矩形。
又はその他の適宜の形状とすることが可能である。
マスク３４は、更に、テープとの整合の為に整合孔３８
を有している。
次いで、マスク３４を、第２Ｅ図に示した如く、その上
にリード４２を形成した反転させたテープストリップ４
０と接触させる。プロセスのこの段階を第２Ｅ図に、マ
スク３４上方からの平面図として示してあり、リード４
２の一部が窓３６内に延在している。マスク３４をテー
プストリップ４０の上に配置させると、リード４２の底
部の短い部分４４が窓３６の開口内に突出する。リード
４２の部分４４はリードの内側端部である。マスク内の
開口内に延在するリード４２の部分４４の長さは、使用
する回路の幾何学的形状に依存するが、大略、５０乃至
６０ミルの長さのリードの５乃至１０ミルである。
マスク３４を反転したテープストリップ４０上に適宜マ
スク３４を位置させた後に、所定量の錫４６を、第２Ｆ
図に示した如く、リード４２の露出した内側端部部分４
４上に適宜の厚さに付着させる。錫４６は１通常、スパ
ッタリングによって付着される。スパッタリングプロセ
スの詳細は、当該技術において公知であり、従ってその
詳細な説明は割愛する。スパッタリングはほぼ等方性で
あるから、殆ど同一の量の物質が、ｎ出側部へ付与され
ると共にリードの先端部に付与される（実際には、上部
表面よりも側部上に多少少なく物質が付着される）。注
意すべきことであるが、錫は適宜の状態で、リード４２
の全表面３２上に蒸着させることが可能である。
付着される錫Ｍ４６の厚さは、通常、２０乃至６０マイ
クロインチのオーダーである。これも使用する特定の幾
何学的形状により変化する。然し乍ら、重要なことは、
リード及びダイ（後述）のバンプ上の金の付着される錫
に対する比率は、重量において少なくとも１１２０％に
対して金８０％である。このことは、−次共品が形成さ
れ、且つボンドを形成した後に純粋な錫が残存しないこ
とを確保する。
これでボンディングテープを完全に形成したので、半導
体ダイのボンディングバンプ上に形成したポンディング
パッドを適切に準備することが必要である。第３Ａ図を
参照すると、典型的なシリコンダイ４８が、その表面上
に位置して複数個のポンディングパッド５ｏを有してい
る。ポンディングパッド５０は、半導体ダイ上の回路５
２に接続されている。
第３Ｂ図に示した如く、例えばチタン又はクロム等のア
ルミニウムに接着性を有するメタル等の金属５８の接着
層を、半導体ダイ４８の全表面上に初期的に付着させる
。この接着層は、例えばスパッタリング等の薄膜付着に
より付着される。次いで、接着層の付着に続いて、バリ
ア層６０を付着して、典型的にはアルミニウムであるポ
ンディングパッド物質が、接着層を介して後に形成すべ
き「バンプ」内にマイグレート即ち移動することを防止
する。典型的なバリア層物質は、クロム（これは接着層
として又バリア層として両方の機能を有している）及び
例えばタングステン、バナジウム、モリブデン等の耐火
性金属を包含する。
次いで、前からの付着ステップでの真空を破壊すること
なしに、金６２の薄い層を付着させる。金６２の面は通
常カソードメタルと呼称される。典型的に、この金は、
バンプの厚さを増加させる為に使用される鍍金系におい
てカソードとして作用する。それは、結合型接着／バリ
ア層又は別個の接着及びバリア層十金層のいずれかを個
別的に付着することの可能な２−３ターゲツトスパツタ
リングシステムを使用して、付着される。
メタライズされたウェハを、真空室から取りだし、且つ
乾燥したフィルムホトレジスト物質６４をその表面へ付
与する。液体ホトレジスト物質を使用することが可能で
あるが、乾燥フィルムホトレジスト物質が好適である。
何故ならば、それは液体ホトレジストよりも多少厚く付
与することが可能であり、且つ後の形成するバンプの幾
何学的形状を制御することが可能であるからである。
ボンディングバンプを製造する次のステップは、特定の
回路用のバンプマスク５４を生成することである。該マ
スクは、標準的なガラスホトリソグラフィプレートであ
る。該マスクは、前述したメラタライズしたダイ上方の
ホトレジストの表面上に直接セットされる。第３Ｃ図は
、側面図で、その上に接触して位置したマスク５４を有
するシリコンダイ４８を示している。
該ダイを、次に、マスクを介して露光して、その際にパ
ッド５ｏ上方の領域を露出させる。該ダイを次いで露光
し且つ現像する。メタライズした半導体ダイの表面上に
、金６２の面上方にディスクリートな開口を画定する多
数のホトレジストの領域が残存する。この時点において
、本構成体は第３Ｄ図に示した如くに見える。
本プロセスの次のステップは、フィールドメタル６２を
カソードとして使用して、金を開口６４内に鍍金させる
ことである。その結果得られる構成は第３Ｅ図に示しで
ある６金鍍金は、該開口内でフィールドメタル６２の厚
さの５０倍乃至１０倍以上の特別に制御した高さへ増加
される。ホトレジスト６４を除去し、従って付着された
金６６は、フィールドメタル６２の表面上方に隆起した
バンプとなる。
、金バンプを次いでマスクとして使用して、フィールド
マスク６２をエツチング除去する。フィールドメタルを
エツチングすると、ある量の金バンプも除去される。然
し乍ら、フィールドメタル層６２と比較して、バンプ６
６の比較的大きな厚さの為に、バンプ６６の少しの部分
のみがエツチングで失われる。爾後のエツチングを実施
して、バリア及び接着層６０．５８を順次除去する。こ
のエツチングは、ダイをパッシベートする即ち保護する
為に付着したオプションの絶縁層６８（又は他の物質）
迄継続する。その結果得られる構成を第３図に示しであ
る。
リード及びバンプは、ボンドする準備がなされた。この
プロセスにおける最初のステップは、半導体ダイ及びリ
ードボンディングテープを、内側リードボンディング装
置において、互いに近接した状態とさせる。該テープは
、錫付着４６の主要な領域が金バンプ６６に近接して配
置されるように方位させる。次いで、該テープを下降し
て金バンプと接触させる。内側リードボンディング装置
内のサーモード（ｔｈｅｒｍｏｄｅ）又はその他の適宜
の装置が、適宜の圧力及び温度を、リードがバンプと接
触する個所のリードに付与する。付与する圧力の範囲は
、１乃至４　ｇ／ｌｌｌ１ｌ”である。好適には、２−
３　ｇ／ｍ１１２の圧力をリード先端部に付与する。
リード先端部は、局所的に３００−３５０℃、好適には
３２０℃に加熱される。これらの条件は、リードの先端
部に付着された錫の体積を費消して金−錫一次共晶を形
成させる。
その結果得られる構成は、半導体ダイ及びとビームリー
ドとが共にボンドされたものであり、ボンドは貴金属の
みが露出表面にある。純粋な錫は露出されておらず、従
って錫ホイスカーの問題は解消されている。このボンド
は、比較的低い圧力及び温度で形成することが可能であ
り、従って半導体装置に亀裂を発生したり又はその性能
を劣化させたりする問題を回避している。第４図は、こ
の様な構成、ビームリード７０を端面図で示しである。
ビームリード７０は、共晶領域７２とボンドされており
、未反応の残存する純粋な錫は存在しない６ 以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図はボンドを形成する前に半導体ダイ及びリードを
有するボンディングテープの典型的な配列を示した概略
図、第２Ａ図はサイトを露出する為に部分的に繰り出し
たボンディングテープのロールを示した概略図、第２Ｂ
図は金鍍金の前のリードを示した概略何面図、第２Ｃ図
は金鍍金したリードを示した概略側面図、第２Ｄ図はリ
ード上への錫の付着を制御する場合に使用するマスクを
示した概略図、第２Ｅ図はボンディングテープのセクシ
ョンの上方の所定の位置に位置したマスクを示した概略
図、第２Ｆ図は内側先端部上に錫を付着した金鍍金リー
ドを示した概略図、第３Ａ図はポンディングパッドを上
に形成した典型的な半導体ダイを示した概略図、第３Ｂ
図は接着層、バリア層、及びカソードメタル層を上に付
着した半導体ダイを示した概略図、第３Ｃ図はホトレジ
スト上方に位置させたマスクを有する半導体ダイを示し
た概略図、第３Ｄ図は現像したホトレジスト層を有する
半導体ダイを示した概略図、第３Ｅ図は金バンプを形成
した半導体ダイを示した概略図、第３Ｆ図はボンディン
グの準備がなされた完了した半導体ダイを示した概略図
、第４図は本発明によりボンドされたビームリード及び
ダイを示した概略図、である。 １０　： １２　； １６　： ２４　： ２６　： ２８　： ３ｏ　： ４０　： ４６　： ５０　： ６２　： ６６　：

Claims (1)

  1. 【特許請求の範囲】 １、各ビームリードが内側端部と外側端部とを持つよう
    にテープがその内に少なくとも１個の開口によって画定
    される複数個の相互接続されたビームリードを具備する
    テープ自動化ボンディングプロセスに使用する半導体装
    置のコンタクトパッド上に形成した金ダイバンプへボン
    ディングする為のリードフレームテープを製造する方法
    において、各ビームリードが金層を具備するようにリー
    ドフレームテープ上に金層を形成し、各ビームリードの
    所定の部分が爾後の物質の付着に対して露出されるよう
    に各ビームリードのある領域を爾後の物質付着からマス
    クし、各ビームリードの露出部分上に所定量の錫を付着
    する、上記各ステップを有することを特徴とする方法。 ２、特許請求の範囲第２項において、付着した錫の重量
    は、ビームリード及びリードをボンドすべきダイバンプ
    の両方の上に付着した金の全重量の２０％未満であるこ
    とを特徴とする方法。 ３、特許請求の範囲第１項において、該錫はダイバンプ
    へのボンディングが発生する各ビームリードの領域上に
    のみ付着させることを特徴とする方法。 ４、各ビームリードが内側端部と外側端部とを持つよう
    にテープがその内に少なくとも１個の開口によって画定
    される複数個の相互接続されたビームリードを具備する
    テープ自動化ボンディングプロセスに使用する半導体装
    置のコンタクトパッド上に形成した金ダイバンプへボン
    ディングする為のリードフレームテープを製造する方法
    において、該ビームリード上に金層を付着させ、各ビー
    ムリードの所定の部分が爾後の物質付着に対して露出さ
    れるように各ビームリードのある領域を爾後の物質の付
    着からマスクし、該錫がダイバンプへのボンディングが
    行われるべき各ビームリードの領域上にのみ付着され且
    つ各ビームリード上に付着される錫の重量がそのビーム
    リードがボンドされるべきダイバンプを形成する金の重
    量とそのビームリード上に付着される金の全重量の２０
    ％未満であるように所定量の錫を各ビームリードの露出
    部分上に付着させる、上記各ステップを有することを特
    徴とする方法。 ５、各ビームリードが内側端部と外側端部とを持つよう
    にテープがその内の少なくとも１つの開口によって画定
    される複数個の相互接続したビームリードを具備してお
    り半導体装置のコンタクトパッド上に形成した金ダイバ
    ンプへリードフレームテープのビームリードをボンディ
    ングするテープ自動化ボンディング方法において、前記
    ビームリード上に金層を付着し、各ビームリードの所定
    の部分が爾後の物質の付着に対して露出されるように各
    ビームリードのある領域を爾後の物質の付着からマスク
    し、各ビームリードの露出部分上に所定量の錫を付着し
    、各ビームリードと各ビームリードをボンドすべきダイ
    バンプとの間にコンタクトを確立し、所定量の圧力と熱
    を付与して各ビームリードと該ビームリードがボンドさ
    れるダイバンプとの間にボンドを形成して、形成される
    ボンドが錫と金との組合せから成る共晶を有することを
    特徴とする方法。 ６、特許請求の範囲第５項において、前記付着した錫の
    重量は、前記ビームリード及び前記リードがボンドされ
    るべきダイバンプ上に付着される金の全重量の２０％未
    満であることを特徴とする方法。 ７、特許請求の範囲第５項において、前記錫はダイバン
    プへのボンディングが発生する各ビームリードの領域上
    にのみ付着されることを特徴とする方法。 ８、特許請求の範囲第５項において、付与した圧力は平
    方ミル当たり１乃至４グラムの範囲内にあることを特徴
    とする方法。 ９、特許請求の範囲第５項において、付与した温度は３
    ００乃至３５０℃の範囲内にあることを特徴とする方法
    。 １０、各ビームリードが内側端部と外側端部とを持つよ
    うにテープがその内の少なくとも１つの開口によって画
    定される複数個の相互接続したビームリードを具備して
    おり半導体装置のコンタクトパッド上に形成した金ダイ
    バンブへリードフレームテープのビームリードをボンデ
    ィングするテープ自動化ボンディング方法において、前
    記ビームリード上に金層を付着し、爾後の物質の付着に
    対して各ビームリードの所定の部分が露出されるように
    各ビームリードのある領域を爾後の物質の付着からマス
    クし、錫がダイバンプへのボンディングが発生する各ビ
    ームリードの領域上にのみ付着され且つ各ビームリード
    上に付着される錫の重量はビームリードがボンドされる
    ダイバンプを形成する金の重量と共にビームリード上に
    付着される金の全重量の２０％未満であるように各ビー
    ムリードの露出部分上に所定量の錫を付着し、各ビーム
    リードと各ビームリードがボンドされるダイバンプとの
    間にコンタクトを確立し、３００乃至３５０℃の温度に
    おいて平方ミル当たり１乃至４グラムの間の圧力を付与
    して各ビームリードと該ビームリードがボンドされるべ
    きダイバンプとの間にボンドを形成する上記各ステップ
    を有しており、該形成されたボンドが錫と金の組合せか
    らなる一次共晶を有することを特徴とする方法。 １１、テープ自動化ボンディングプロセスに使用する半
    導体装置のコンタクトパッド上に形成した金ダイバンプ
    へボンディングするためのリードフレームテープにおい
    て、各ビームリードが内側端部と外側端部とを持つよう
    に少なくとも１個の開口によって画定されておりその各
    々がその上に導電層を付着した非導電性裏地物質から構
    成されている複数個の相互接続されたビームリードと、
    各ビームリードはその導電層上方に金層を具備するよう
    に前記リードフレームテープ上の金層と、各ビームリー
    ド上の該金層上方に位置させた所定の体積の錫層とを有
    することを特徴とするリードフレームテープ。 １２、特許請求の範囲第１１項において、前記所定量の
    錫が、ビームリード及び該リードがボンドされるべきダ
    イバンプの両方の上の金の全重量の２０％未満であるこ
    とを特徴とするリードフレームテープ。 １３、特許請求の範囲第１１項において、前記錫層が、
    ダイバンプへのボンディングが行われる各ビームリード
    の領域上にのみ位置されることを特徴とするリードフレ
    ームテープ。 １４、テープ自動化ボンディングプロセスに使用する半
    導体装置のコンタクトパッド上に形成した金ダイバンプ
    へボンディングするためのリードフレームテープにおい
    て、各ビームリードが内側端部と外側端部とを持つよう
    に少なくとも１個の開口によって画定されておりその各
    々がその上に導電層を付着した非導電性裏地物質から構
    成されている複数個の相互接続されたビームリードと、
    各ビームリードがその導電層上方に金層を具備するよう
    に前記リードフレームテープ上の金層と、錫の体積がビ
    ームリード及び該リードがボンドされるべきダイバンプ
    の両方の上の金の全重量の２０％未満であるように各ビ
    ームリード上の金層上方に位置された錫層とを有してお
    り、前記錫層がダイバンプへのボンディングが行われる
    各ビームリードの領域上にのみ位置されることを特徴と
    するリードフレームテープ。
JP1240482A 1988-09-16 1989-09-16 テープ自動化ボンディングプロセス用の金／錫共晶ボンディング Pending JPH02209742A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24586488A 1988-09-16 1988-09-16
US245864 1988-09-16

Publications (1)

Publication Number Publication Date
JPH02209742A true JPH02209742A (ja) 1990-08-21

Family

ID=22928402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1240482A Pending JPH02209742A (ja) 1988-09-16 1989-09-16 テープ自動化ボンディングプロセス用の金／錫共晶ボンディング

Country Status (3)

Country Link
EP (1) EP0359228A3 (ja)
JP (1) JPH02209742A (ja)
KR (1) KR0165883B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461808U (ja) * 1990-10-05 1992-05-27

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4025622A1 (de) * 1990-08-13 1992-02-20 Siemens Ag Anschlusskontakthoecker und verfahren zu dessen herstellung
DE4224012C1 (de) * 1992-07-21 1993-12-02 Heraeus Gmbh W C Lötfähiges elektrisches Kontaktelement
FR2832588B1 (fr) * 2001-11-20 2004-02-13 Gemplus Card Int Ruban conducteur lamine de raccordement a une interface d'entrees/sorties
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
US7223695B2 (en) 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50139671A (ja) * 1974-04-25 1975-11-08
JPS5397367A (en) * 1977-02-07 1978-08-25 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
JPS5414675A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Bonding method for semiconductor elements
JPS54109769A (en) * 1978-02-16 1979-08-28 Nec Corp Semiconductor device connecting tape
JPS556862A (en) * 1978-06-29 1980-01-18 Seiko Instr & Electronics Ltd Mounting structure of ic for electronic timepiece
JPS56167356A (en) * 1980-05-27 1981-12-23 Sharp Corp Manufacture of tape carrier substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345826A (ja) * 1986-08-11 1988-02-26 インターナショナル・ビジネス・マシーンズ・コーポレーシヨン 半導体集積回路装置の接続構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50139671A (ja) * 1974-04-25 1975-11-08
JPS5397367A (en) * 1977-02-07 1978-08-25 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
JPS5414675A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Bonding method for semiconductor elements
JPS54109769A (en) * 1978-02-16 1979-08-28 Nec Corp Semiconductor device connecting tape
JPS556862A (en) * 1978-06-29 1980-01-18 Seiko Instr & Electronics Ltd Mounting structure of ic for electronic timepiece
JPS56167356A (en) * 1980-05-27 1981-12-23 Sharp Corp Manufacture of tape carrier substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461808U (ja) * 1990-10-05 1992-05-27

Also Published As

Publication number Publication date
KR900005590A (ko) 1990-04-14
KR0165883B1 (ko) 1999-02-01
EP0359228A3 (en) 1991-03-27
EP0359228A2 (en) 1990-03-21

Similar Documents

Publication Publication Date Title
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
US3952404A (en) Beam lead formation method
US5059553A (en) Metal bump for a thermal compression bond and method for making same
US5587336A (en) Bump formation on yielded semiconductor dies
EP0568995A2 (en) Semiconductor device with bumps
JPH0145976B2 (ja)
US20070267744A1 (en) Manufacturing a bump electrode with roughened face
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
US4754912A (en) Controlled collapse thermocompression gang bonding
US7183190B2 (en) Semiconductor device and fabrication method therefor
JPH02209742A (ja) テープ自動化ボンディングプロセス用の金／錫共晶ボンディング
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JPH0195539A (ja) 半導体装置及びその製造方法
JPH0922883A (ja) 半導体装置の製造方法
EP0540519B1 (en) Method for making a thermal compression bond
JPH03101233A (ja) 電極構造及びその製造方法
JPS5824014B2 (ja) 実装体の製造方法
US6500528B1 (en) Enhancements in sheet processing and lead formation
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JP2941533B2 (ja) 半導体チップのワイヤレスボンディング方法
JPS61225839A (ja) バンプ電極の形成方法
JP2653482B2 (ja) Ｉｃのリード接続方法
JP3036300B2 (ja) Ｔａｂテープの製造方法と半導体装置の製造方法
JPH07226402A (ja) 共晶ボンディング用錫被着金バンプ