JPH0195539A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0195539A JPH0195539A JP62252841A JP25284187A JPH0195539A JP H0195539 A JPH0195539 A JP H0195539A JP 62252841 A JP62252841 A JP 62252841A JP 25284187 A JP25284187 A JP 25284187A JP H0195539 A JPH0195539 A JP H0195539A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- outer periphery
- outer peripheral
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ワイヤレスボンディング方式に用いる半導体
装置に係わり、特にバンプ電極を用いた電極引き出し部
の形成の改良に関する。
装置に係わり、特にバンプ電極を用いた電極引き出し部
の形成の改良に関する。
（従来の技術）
従来の半導体装置のバンプ形成工程とバンプとリードと
の接合工程とについて第２図を参照して以下に説明する
。第２図（ａ）において、拡散済みのＳｉ基板１上に５
ｉｏ２１１１２が形成され、その上に配線パターンと接
続している＾１電極パッド３が形成されている。Ａｊｔ
ｉ＃Ａバッド３の上の部分を開孔した保護用の５１３Ｎ
４ＷＡ４が半導体素子上の全面に被覆されている。まず
この基板の全面に真空蒸着法により１０００〜２０００
人厚のＴｉ層を形成し、その上に連続して１０００〜２
０００人のＰｄ層を蒸着し、Ｐｄ／Ｔｉの２層金属１５
を形成する。
の接合工程とについて第２図を参照して以下に説明する
。第２図（ａ）において、拡散済みのＳｉ基板１上に５
ｉｏ２１１１２が形成され、その上に配線パターンと接
続している＾１電極パッド３が形成されている。Ａｊｔ
ｉ＃Ａバッド３の上の部分を開孔した保護用の５１３Ｎ
４ＷＡ４が半導体素子上の全面に被覆されている。まず
この基板の全面に真空蒸着法により１０００〜２０００
人厚のＴｉ層を形成し、その上に連続して１０００〜２
０００人のＰｄ層を蒸着し、Ｐｄ／Ｔｉの２層金属１５
を形成する。
次に同図（ｂ）において、液状ホトレジスト６をスピン
ナー塗布（約１．２μｍ厚）し、電極パッド３の上部に
のみ、所望の大きさのバンプ径をパターニング開孔する
。同図（Ｃ）において、このホトレジスト６をメツキマ
スクとし、前記Ｐｄ／Ｔｉ金属膜５を電解メツキの一方
の電極（この場合には陰極）として、電極パッド上部に
のみ選択的にＡｕ７を析出させる０次同図（ｄ）におい
てホトレジストの除去を行い、析出させたＡｕ７をマス
クにして、電極パッド上部以外のＰｄ／Ｔｉ金属１１Ａ
５を硝酸、塩酸、酢酸の混酸でエツチング除去する。こ
のようにして＾オ電極パッド３上部に、Ａｕ−Ａｊ相互
拡散抑制層（バリヤ層とも呼ばれる）のＰｄ／Ｔｉ金属
膜５を介してＡｌｌバンプ７を形成する。また必要な場
合には金属各層の接触抵抗の低減を目的とする約３８０
℃のＮ２雰囲気中の熱処理を行う。
ナー塗布（約１．２μｍ厚）し、電極パッド３の上部に
のみ、所望の大きさのバンプ径をパターニング開孔する
。同図（Ｃ）において、このホトレジスト６をメツキマ
スクとし、前記Ｐｄ／Ｔｉ金属膜５を電解メツキの一方
の電極（この場合には陰極）として、電極パッド上部に
のみ選択的にＡｕ７を析出させる０次同図（ｄ）におい
てホトレジストの除去を行い、析出させたＡｕ７をマス
クにして、電極パッド上部以外のＰｄ／Ｔｉ金属１１Ａ
５を硝酸、塩酸、酢酸の混酸でエツチング除去する。こ
のようにして＾オ電極パッド３上部に、Ａｕ−Ａｊ相互
拡散抑制層（バリヤ層とも呼ばれる）のＰｄ／Ｔｉ金属
膜５を介してＡｌｌバンプ７を形成する。また必要な場
合には金属各層の接触抵抗の低減を目的とする約３８０
℃のＮ２雰囲気中の熱処理を行う。
次にリード８との接合はボンディングツール９により、
ツール表面温度的３５０℃、素子加熱的２７０℃、ツー
ル加圧的５０ｇ／バンプ程度の条件で、Ｃｕリード表面
に約０．４μｍ厚でメツキされているＳｎと＾Ｕバンプ
との共晶合金形成による接合を行う。
ツール表面温度的３５０℃、素子加熱的２７０℃、ツー
ル加圧的５０ｇ／バンプ程度の条件で、Ｃｕリード表面
に約０．４μｍ厚でメツキされているＳｎと＾Ｕバンプ
との共晶合金形成による接合を行う。
（発明が解決しようとする問題点）
上述した従来技術によれば、近年の高集積化の進むＬＳ
Ｉに対してＴＡ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）法を用いる場合、ＴＡＢ法自身の問題
点として、信号入出力端子を半導体チップの外周から外
部へ引き出さなければならないために、ボンデインク可
能な電極数に限界がある。バンプ形成可能な最小パッド
ピッチ（〜８０μｍ）とリード加工精度の相乗効果によ
り接合可能最大電極数は試算上１０薗角チツプに対して
５００とされている。（例えば、日本金属学会会報２３
（１９８４）。
Ｉに対してＴＡ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）法を用いる場合、ＴＡＢ法自身の問題
点として、信号入出力端子を半導体チップの外周から外
部へ引き出さなければならないために、ボンデインク可
能な電極数に限界がある。バンプ形成可能な最小パッド
ピッチ（〜８０μｍ）とリード加工精度の相乗効果によ
り接合可能最大電極数は試算上１０薗角チツプに対して
５００とされている。（例えば、日本金属学会会報２３
（１９８４）。
１００５頁）現状では、ゲートアレイの多ピン化対応の
ＴＡＢ化、スーパーインテグレーションＬＳＩのＴＡＢ
化は極めて困難な状況にある。また、バンド数の増大に
より、内部素子領域外の面積が増大し、素子の高集積化
に比してチップ内の非活性領域が増大するといった不経
済が生じることになる。
ＴＡＢ化、スーパーインテグレーションＬＳＩのＴＡＢ
化は極めて困難な状況にある。また、バンド数の増大に
より、内部素子領域外の面積が増大し、素子の高集積化
に比してチップ内の非活性領域が増大するといった不経
済が生じることになる。
本発明の目的は、高さの異なるバンプＷｂ ｌｆｉ列を
素子内外周部に並列に配置し、これに対応したテープキ
ャリヤ上のリードとの多点−括接合を可能とする半導体
装置を提供することにある。
素子内外周部に並列に配置し、これに対応したテープキ
ャリヤ上のリードとの多点−括接合を可能とする半導体
装置を提供することにある。
［発明の構成］
（問題点を解決するための手段と作用）本発明は、半導
体素子の信号入出力電極として、バンプと称する金属突
起型ｆ！（バンプ電極という）を電極パッド上に有する
半導体装置において、集積回路が形成された半導体基板
上に設けられる電極パッドを、前記半導体基板の内部素
子領域上の第１外周部とこれより外側にある第２外周部
として配置せしめ、前記第１外周部の電極パッド上に形
成されるバンプ電極の高さを第２外周部のそれより高く
したことを第１の特徴とする。また、半導体素子の信号
入出力電極として、バンプと称する金属突起電極（バン
プ電極という）を電極パッド上に有する半導体装置にお
いて、集積回路が形成された半導体基板上に設けられる
電極パッドを、前記半導体基板の内部素子領域上の第１
外周部とこれより外側にある第２外周部として配置せし
め、前記第１外周部の電極パッド上に形成されるバンプ
電極の高さを第２外周部のそれより高くした半導体装置
を設け、前記第１外周部と第２外周部に位置する電極パ
ッド上に形成されたバンプ電極に対して、両者の高さの
差に等しい段差を有する多層のリードを具備するフィル
ムキャリヤテープにより、一括同時に各バンプ電極とり
一ドとの接合を行なうことを第２の特徴とする。即ち本
発明は、バンプ形成時のメツキマスクとして厚膜感光性
樹脂を用い、開口部の面積を変化させることにより、同
一素子内で高さの異なるバンプ電極を形成し、絶縁樹脂
層を介在させ多層に形成されたリードを用いることによ
り、ＴＡＢ法の接合可能電極数を飛躍的に増大させよう
とするものである。
体素子の信号入出力電極として、バンプと称する金属突
起型ｆ！（バンプ電極という）を電極パッド上に有する
半導体装置において、集積回路が形成された半導体基板
上に設けられる電極パッドを、前記半導体基板の内部素
子領域上の第１外周部とこれより外側にある第２外周部
として配置せしめ、前記第１外周部の電極パッド上に形
成されるバンプ電極の高さを第２外周部のそれより高く
したことを第１の特徴とする。また、半導体素子の信号
入出力電極として、バンプと称する金属突起電極（バン
プ電極という）を電極パッド上に有する半導体装置にお
いて、集積回路が形成された半導体基板上に設けられる
電極パッドを、前記半導体基板の内部素子領域上の第１
外周部とこれより外側にある第２外周部として配置せし
め、前記第１外周部の電極パッド上に形成されるバンプ
電極の高さを第２外周部のそれより高くした半導体装置
を設け、前記第１外周部と第２外周部に位置する電極パ
ッド上に形成されたバンプ電極に対して、両者の高さの
差に等しい段差を有する多層のリードを具備するフィル
ムキャリヤテープにより、一括同時に各バンプ電極とり
一ドとの接合を行なうことを第２の特徴とする。即ち本
発明は、バンプ形成時のメツキマスクとして厚膜感光性
樹脂を用い、開口部の面積を変化させることにより、同
一素子内で高さの異なるバンプ電極を形成し、絶縁樹脂
層を介在させ多層に形成されたリードを用いることによ
り、ＴＡＢ法の接合可能電極数を飛躍的に増大させよう
とするものである。
（実施例）
第１図は本発明の半導体装置の１つの実施例を示す製造
工程図である。まず、半導体素子が形成され図１ （ａ
）のような配置の電極パッド上に所定の開口部を有する
絶縁保護ＷＡ１２（％Ｊえば、プラズマＣＶＤ法による
窒化シリコン膜など）が堆積済みである半導体基板１１
に対して真空蒸着法又はスパッタリング法により例えば
Ｔｉ−Ｗ合金、又はＰｄ／Ｔｉな゛どの金属薄膜層１３
を数千オングストロームの膜厚で全面に形成する０次に
、例えばドライフィルムレジストの様な厚膜感光性樹脂
膜１４（２０〜３０μｍ厚）を全面に被着する。引き続
くホトリソグラフィ工程において、電極パッド上のバン
プを極形成予定領域のみ開口部を形成するが、この時、
半導体装置の内部素子領域の第１外周部の開口部１５が
第２外周部の開口部１６より小さくなるように設定する
０次に第１図（ｂ）。
工程図である。まず、半導体素子が形成され図１ （ａ
）のような配置の電極パッド上に所定の開口部を有する
絶縁保護ＷＡ１２（％Ｊえば、プラズマＣＶＤ法による
窒化シリコン膜など）が堆積済みである半導体基板１１
に対して真空蒸着法又はスパッタリング法により例えば
Ｔｉ−Ｗ合金、又はＰｄ／Ｔｉな゛どの金属薄膜層１３
を数千オングストロームの膜厚で全面に形成する０次に
、例えばドライフィルムレジストの様な厚膜感光性樹脂
膜１４（２０〜３０μｍ厚）を全面に被着する。引き続
くホトリソグラフィ工程において、電極パッド上のバン
プを極形成予定領域のみ開口部を形成するが、この時、
半導体装置の内部素子領域の第１外周部の開口部１５が
第２外周部の開口部１６より小さくなるように設定する
０次に第１図（ｂ）。
（Ｃ）のように前記金属薄膜Ｎ１１３を電解メツキの陰
極として、電極パッド上部の開口部にのみ選択的にＡＵ
を電解析出させる。ＩＡ後に、前記マスクとなった厚膜
感光性樹脂膜を剥離して完全に除去し、析出させた＾Ｕ
バンプ電［１７，１８自身をマスクとして、電極パッド
以外の領域上に形成されている金属薄膜層１３をエツチ
ング除去し、Ａｕバンプ′ｒｈ［Ｊ１７．１８が形成さ
れる。
極として、電極パッド上部の開口部にのみ選択的にＡＵ
を電解析出させる。ＩＡ後に、前記マスクとなった厚膜
感光性樹脂膜を剥離して完全に除去し、析出させた＾Ｕ
バンプ電［１７，１８自身をマスクとして、電極パッド
以外の領域上に形成されている金属薄膜層１３をエツチ
ング除去し、Ａｕバンプ′ｒｈ［Ｊ１７．１８が形成さ
れる。
従来、メツキマスクとして、スピンコードによるフォト
レジスト（約１〜２μｍ厚）が使用されていたが、ＡＵ
メツキ析出に対してレジスト厚を越えた時点から以降の
メツキ横方向成長によりキノコ状のバンプ電極となり、
形状＊Ｊ御が極めて困難・であった９本実施例で示すよ
うに、ドライフィルムレジストの様な厚ＷＡ１１）Ｉ脂
膜をメッキレジストとして使用した場合、バンプ電極形
状は柱状になり、従ってメツキ条件が一定の場合、すな
わち電流密度、メツキ時間が一定の条件の下では、「（
析出量）（Ｘ−（面積）Ｘ（高さ）」となり、形状制御
が極めて容易になる。−本実施例では、第１外周部のＡ
ｕバンプ形状が６０μｌ×６０μｎ＋ｘ２５μｍ（高さ
）、第２外周部は８０μｌｌ Ｘ８０μｌｌ Ｘ１４μ
１１（高さ）となり、両者共に例えば４インチウェーハ
内バラツキで±１．５μｍを確保できている。
レジスト（約１〜２μｍ厚）が使用されていたが、ＡＵ
メツキ析出に対してレジスト厚を越えた時点から以降の
メツキ横方向成長によりキノコ状のバンプ電極となり、
形状＊Ｊ御が極めて困難・であった９本実施例で示すよ
うに、ドライフィルムレジストの様な厚ＷＡ１１）Ｉ脂
膜をメッキレジストとして使用した場合、バンプ電極形
状は柱状になり、従ってメツキ条件が一定の場合、すな
わち電流密度、メツキ時間が一定の条件の下では、「（
析出量）（Ｘ−（面積）Ｘ（高さ）」となり、形状制御
が極めて容易になる。−本実施例では、第１外周部のＡ
ｕバンプ形状が６０μｌ×６０μｎ＋ｘ２５μｍ（高さ
）、第２外周部は８０μｌｌ Ｘ８０μｌｌ Ｘ１４μ
１１（高さ）となり、両者共に例えば４インチウェーハ
内バラツキで±１．５μｍを確保できている。
次に、上記の電極パッド配置、第１．第２外周部に形成
されるバンプ高５を考慮し、図ＨＣ）。
されるバンプ高５を考慮し、図ＨＣ）。
＋ｄ）に示す２層構造のリード１９，１９２を有するフ
ィルムキャリヤテープ１９を形成すればよい、これは、
通常のポリイミド基材上のエツチングによるＣｕリード
パターン形成と表面Ｓｎメツキを２回行なうことにより
容易に形成できる。
ィルムキャリヤテープ１９を形成すればよい、これは、
通常のポリイミド基材上のエツチングによるＣｕリード
パターン形成と表面Ｓｎメツキを２回行なうことにより
容易に形成できる。
更に、バンプ電極とリードの接合は、図１（ｄ）に示す
ようなボンディングツール２０により、全点同時−括接
合が可能となる。又は、第１外周部は通常のインナーリ
ードボンディングツール、第２外周部はアウターリード
ボンディングツールを用いてもよい、第２外周部のＡｕ
バンプとリードの熱圧着接合は、ポリイミド層を介して
の接合部への加熱となるが、通常ツール温度４００℃、
ボンディング時間１秒程度のボンディングであれば、第
１外周部と同様の接合条件下にあると考えてよい。
ようなボンディングツール２０により、全点同時−括接
合が可能となる。又は、第１外周部は通常のインナーリ
ードボンディングツール、第２外周部はアウターリード
ボンディングツールを用いてもよい、第２外周部のＡｕ
バンプとリードの熱圧着接合は、ポリイミド層を介して
の接合部への加熱となるが、通常ツール温度４００℃、
ボンディング時間１秒程度のボンディングであれば、第
１外周部と同様の接合条件下にあると考えてよい。
［発明の効果］
以上説明したように本発明によれば、従来のＴＡＢ法が
半導体チップの外周１列に配置された電極パッド上に形
成されたバンプＴｈ’ｌｆｌからのみ信号入出力端子を
引き出せなかったが、本発明によるバンプ電極形成とリ
ード接合工程により、外周並列の電極パッド配置による
ＴＡＢ化を可能とし、飛躍的な電極接続数の増大、同一
パ・／ド数に対して、内部素子領域外面積の大幅な縮小
によるチップサイズ自身の縮小を可能とし、ボードアッ
センブリコストの低減、回路システムにおいては、高密
度実装による配線長の短縮化による機能向上を計ること
ができる。
半導体チップの外周１列に配置された電極パッド上に形
成されたバンプＴｈ’ｌｆｌからのみ信号入出力端子を
引き出せなかったが、本発明によるバンプ電極形成とリ
ード接合工程により、外周並列の電極パッド配置による
ＴＡＢ化を可能とし、飛躍的な電極接続数の増大、同一
パ・／ド数に対して、内部素子領域外面積の大幅な縮小
によるチップサイズ自身の縮小を可能とし、ボードアッ
センブリコストの低減、回路システムにおいては、高密
度実装による配線長の短縮化による機能向上を計ること
ができる。
第１図は本発明の実施例の製造工程を示す断面図で、同
図（Ｃ）のみは同図（ｂ）のパターン平面図、第２図は
従来技術の製造工程を示す断面図である。 １１・・・半導体基板、１３・・・金属薄Ｍ層、１４・
・・メツキマスク、１７．１８・・・へ〇バンプ、１９
１゜１９２・・・リード、２０・・・ボンディングツー
ル。
図（Ｃ）のみは同図（ｂ）のパターン平面図、第２図は
従来技術の製造工程を示す断面図である。 １１・・・半導体基板、１３・・・金属薄Ｍ層、１４・
・・メツキマスク、１７．１８・・・へ〇バンプ、１９
１゜１９２・・・リード、２０・・・ボンディングツー
ル。
Claims (3)
- （１）半導体素子の信号入出力電極として、バンプと称
する金属突起電極（バンプ電極という）を電極パッド上
に有する半導体装置において、集積回路が形成された半
導体基板上に設けられる電極パッドを、前記半導体基板
の内部素子領域上の第１外周部とこれより外側にある第
２外周部として配置せしめ、前記第１外周部の電極パッ
ド上に形成されるバンプ電極の高さを第２外周部のそれ
より高くしたことを特徴とする半導体装置。 - （２）半導体素子の信号入出力電極として、バンプと称
する金属突起電極（バンプ電極という）を電極パッド上
に有する半導体装置において、集積回路が形成された半
導体基板上に設けられる電極パッドを、前記半導体基板
の内部素子領域上の第１外周部とこれより外側にある第
２外周部として配置せしめ、前記第１外周部の電極パッ
ド上に形成されるバンプ電極の高さを第２外周部のそれ
より高くした半導体装置を設け、前記第１外周部と第２
外周部に位置する電極パッド上に形成されたバンプ電極
に対して、両者の高さの差に等しい段差を有する多層の
リードを具備するフィルムキャリヤテープにより、一括
同時に各バンプ電極とリードとの接合を行なうことを特
徴とする半導体装置の製造方法。 - （３）前記バンプ電極は、ドライフィルムレジストのよ
うな厚膜樹脂膜をメッキレジストとして用い、前記バン
プ電極形状を柱状に形成することを特徴とする特許請求
の範囲第２項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252841A JPH0638417B2 (ja) | 1987-10-07 | 1987-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252841A JPH0638417B2 (ja) | 1987-10-07 | 1987-10-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0195539A true JPH0195539A (ja) | 1989-04-13 |
| JPH0638417B2 JPH0638417B2 (ja) | 1994-05-18 |
Family
ID=17242930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252841A Expired - Fee Related JPH0638417B2 (ja) | 1987-10-07 | 1987-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638417B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277639A (ja) * | 1991-02-11 | 1992-10-02 | Internatl Business Mach Corp <Ibm> | 電子部品の実装構造 |
| WO1999040763A1 (en) * | 1998-02-09 | 1999-08-12 | Tessera, Inc. | Microelectronic lead structures with plural conductors |
| EP0956745A4 (ja) * | 1995-09-18 | 1999-11-17 | ||
| US6272744B1 (en) | 1992-07-24 | 2001-08-14 | Tessera, Inc. | Semiconductor connection components and methods with releasable lead support |
| US6359236B1 (en) | 1992-07-24 | 2002-03-19 | Tessera, Inc. | Mounting component with leads having polymeric strips |
| KR100541649B1 (ko) * | 2003-09-03 | 2006-01-11 | 삼성전자주식회사 | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 |
| JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133877A (en) * | 1978-04-07 | 1979-10-17 | Nec Corp | Semiconductor device |
| JPS556868A (en) * | 1978-06-29 | 1980-01-18 | Nec Corp | Semiconductor device |
| JPS5787145A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
-
1987
- 1987-10-07 JP JP62252841A patent/JPH0638417B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133877A (en) * | 1978-04-07 | 1979-10-17 | Nec Corp | Semiconductor device |
| JPS556868A (en) * | 1978-06-29 | 1980-01-18 | Nec Corp | Semiconductor device |
| JPS5787145A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277639A (ja) * | 1991-02-11 | 1992-10-02 | Internatl Business Mach Corp <Ibm> | 電子部品の実装構造 |
| US6272744B1 (en) | 1992-07-24 | 2001-08-14 | Tessera, Inc. | Semiconductor connection components and methods with releasable lead support |
| US6359236B1 (en) | 1992-07-24 | 2002-03-19 | Tessera, Inc. | Mounting component with leads having polymeric strips |
| EP0956745A4 (ja) * | 1995-09-18 | 1999-11-17 | ||
| EP0956745A1 (en) * | 1995-09-18 | 1999-11-17 | Tessera, Inc. | Microelectronic lead structures with dielectric layers |
| US6239384B1 (en) | 1995-09-18 | 2001-05-29 | Tessera, Inc. | Microelectric lead structures with plural conductors |
| US6329607B1 (en) | 1995-09-18 | 2001-12-11 | Tessera, Inc. | Microelectronic lead structures with dielectric layers |
| WO1999040763A1 (en) * | 1998-02-09 | 1999-08-12 | Tessera, Inc. | Microelectronic lead structures with plural conductors |
| KR100541649B1 (ko) * | 2003-09-03 | 2006-01-11 | 삼성전자주식회사 | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 |
| JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638417B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008997A (en) | Gold/tin eutectic bonding for tape automated bonding process | |
| US6077765A (en) | Structure of bump electrode and method of forming the same | |
| US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
| TWI490958B (zh) | 用於具整合被動元件之積體電路封裝之方法與系統 | |
| US20020031880A1 (en) | Circuit probing contact pad formed on a bond pad in a flip chip package | |
| US5136363A (en) | Semiconductor device with bump electrode | |
| US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JP3206243B2 (ja) | ボンディングパッド及びその形成方法 | |
| KR0165883B1 (ko) | 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩 | |
| US20030189249A1 (en) | Chip structure and wire bonding process suited for the same | |
| JPH0758112A (ja) | 半導体装置 | |
| US20070035022A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2008032566A1 (fr) | Dispositif semi-conducteur et procédé pour le fabriquer | |
| KR100848741B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0629296A (ja) | バンプパッドを備える半導体装置 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPS59127852A (ja) | 半導体装置 | |
| JP2653482B2 (ja) | Ｉｃのリード接続方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
| JPH05343408A (ja) | Ｔａｂ用半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |