JP2007329278A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007329278A JP2007329278A JP2006158900A JP2006158900A JP2007329278A JP 2007329278 A JP2007329278 A JP 2007329278A JP 2006158900 A JP2006158900 A JP 2006158900A JP 2006158900 A JP2006158900 A JP 2006158900A JP 2007329278 A JP2007329278 A JP 2007329278A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- lead
- base film
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
【解決手段】半導体装置が、半導体チップと、絶縁性を有するベースフィルムと、半導体チップの一の面の縁部の中央側に1列に形成された第1の突起電極と、第1の突起電極の外側に第1の突起電極より低い高さで1列に形成された第2の突起電極と、ベースフィルムの半導体チップの搭載面に、第1の突起電極上に延在して形成された第1のインナーリードと、第1のインナーリードのベースフィルムの反対側に形成された絶縁膜と、絶縁膜上に第2の突起電極上に延在して形成された第2のインナーリードとを備える。
【選択図】 図7
Description
このような問題に対処するため、従来のTCP型の半導体装置は、ポリイミド等の絶縁性を有するベースフィルムの表裏の面に、銅箔を接着積層し、これをエッチングによりパターニングしてベースフィルムの両面にインナーリードを形成し、裏面に形成されたインナーリードは熱圧着により半導体チップの外側に1列に形成された突起電極に直接接合し、おもて面に形成されたインナーリードと半導体チップの中央側に1列に形成された突起電極とは、ワイヤボンディングにより接合して半導体チップの高集積化への要求に対応している(例えば、特許文献1参照。)。
図1において、1はテープキャリアである。
2はベースフィルムであり、ポリイミド等の耐熱性および絶縁性を有する樹脂材料で製作された長尺のフィルム部材であって、その両方の縁領域には、図示しない駆動装置で駆動されるスプロケットの歯に嵌合してテープキャリア1の移動や位置決めを行うために所定のピッチでそれぞれ1列に配置されたスプロケットホール3が形成されている。
インナーリード形成領域6には、図2に示すように、その周囲の縁部に第1および第2のインナーリード11a、11b(区別を必要としない場合は、インナーリード11という。)が、それぞれ所定の第1および第2のアウターリード5a、5bと接続した状態(図1参照)で形成されている。
更に、本実施例の第1のインナーリード11aと第2のインナーリード11bとはその長手方向の1辺同士が上下で同じ位置となるように配置(図2参照)され、第1のアウターリード5aと第2のアウターリード5bとはその長手方向の1辺同士が上下で同じ位置となるように配置(図1参照)されている。
半導体チップ8は、通常の半導体チップ8と同じ大きさで2倍に高集積化された半導体チップであって、図4、図5に示すように、その一の面に多数の突起電極の形成され、この面(電極形成面8aという。)の周囲の縁部に、2列に並べた第1の突起電極16aと第2の突起電極16b(区別を必要としない場合は、突起電極16という。)とがそれぞれ矩形に1列に並べて形成されており、半導体チップ8の中央側に1列に形成された第1の突起電極16aの電極形成面8aからの高さは、図5に示すようにその外側に1列に形成された第2の突起電極16bより高く形成されている。
図6において、21はマスク部材としてのレジストマスクであり、フォトリソグラフィによりベースフィルム2のチップ搭載面2a側に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例の絶縁膜12の形成工程におけるマスクとして機能する。
以下に、図6にPで示す工程に従って本実施例のテープキャリアの製造方法について説明する。
P1、スプロケットホール3が形成されたベースフィルム2のチップ搭載面2a上に銅箔を接着積層し、フォトリソグラフィにより図1、図2に示す第1のアウターリード5aおよび第1のインナーリード11aの形成領域を覆うエッチングレジストを形成し、これをマスクとして銅箔をエッチングし、その後にエッチングレジストを除去して、ベースフィルム2のチップ搭載面2a上のアウターリード形成領域7a、7bおよびインナーリード形成領域6に、それぞれ第1のアウターリード5aおよびこれに接続する第1のインナーリード11aを形成する。
P3、工程P2で形成したレジストマスク21を除去し、上記工程P1と同様にして絶縁膜状12上に、銅箔を接着積層し、図1、図2に示す第2のアウターリード5bおよび第2のインナーリード11bの形成領域を覆うエッチングレジストを用いて、絶縁膜12上のアウターリード形成領域7a、7bおよびインナーリード形成領域6に、それぞれ第2のアウターリード5bおよびこれに接続する第2のインナーリード11bを形成する。
このようにして製造されたテープキャリア1に半導体チップ8を搭載した半導体装置25の製造方法について、図7にPAで示す工程に従って説明する。
PA1、ボンディングステージ27に予め製造した半導体チップ8の裏面を載置し、スプロケットホール3を用いてチップ搭載面2aを下方に向けたテープキャリア1のインナーリード形成領域6を半導体チップ8上に移動させ、第1および第2のインナーリード11a、11bと第1および第2の突起電極16a、16bとをそれぞれ対向させて停止させる。
これにより、本実施例の半導体装置25がテープキャリア1上に形成され、その後にテープキャリア1から半導体装置25の部位を切取って本実施例の半導体装置25を製造する。
以上説明したように、本実施例では、電極形成面の縁部の中央側に1列に形成された第1の突起電極および第1の突起電極の外側に千鳥に配置した第1の突起電極より低い高さで1列に形成された第2の突起電極とを有する半導体チップと、チップ搭載面に第1の突起電極上に延在して形成された第1のインナーリードおよび第1のインナーリード上に形成された絶縁膜を挟んで絶縁膜上に第2の突起電極上に延在して形成された第2のインナーリードとを有するベースフィルムとを設けたことによって、半導体チップの第1および第2突起電極とベースフィルム上の第1および第2のインナーリードとを位置を合わせて同時に接合することができ、接合工程を1回にして、高集積化された半導体チップを搭載した半導体装置の接合工程を簡素化することができる。
上記の図10は図9に示すD−D断面線および図8に示すE−E断面線に沿った断面を同時に示した断面図である。また、図8、図9はソルダーレジストを除いた状態で描いてある。
本実施例の第1および第2のインナーリード11a、11bと、第1および第2のアウターリード5a、5bは、上記実施例1と同様にそれぞれ絶縁膜12を挟んで階段状に2段に配置(図10参照)されているが、第1のインナーリード11aと第2のインナーリード11bとはその長手方向の2辺同士が上下で同じ位置となるように配置(図9参照)、つまり図10に示すように、同じ位置に絶縁膜12を挟んで重ね合わせて配置され、第1のアウターリード5aと第2のアウターリード5bも同様に同じ位置に絶縁膜12を挟んで重ね合わせて配置(図8参照)されている。
この場合に、上記実施例1の工程P3における第2のアウターリード5bおよび第2のインナーリード11bの形成は、図8、図9に示す第2のアウターリード5bおよび第2のインナーリード11bの形成領域を覆うエッチングレジストを用いて形成される。
なお、上記実施例においては、半導体チップの2列の突起電極を千鳥に配置した場合と並列に配置した場合を例に、これらに対応する2段に形成された第1および第2のインナーリードを有するベースフィルムの形成について説明したが、半導体チップの2列の突起電極の配置は、千鳥と並列の中間的な配置であってもよく、規則性のない配置であってもよい。要は半導体チップの2列の突起電極の配置に合わせて2段に形成された第1および第2のインナーリードを形成すれば、上記と同様の効果を得ることができる。
2 ベースフィルム
2a チップ搭載面
3 スプロケットホール
5 アウターリード
5a 第1のアウターリード
5b 第2のアウターリード
6 インナーリード形成領域
7a、7b アウターリード形成領域
8 半導体チップ
8a 電極形成面
11 インナーリード
11a 第1のインナーリード
11b 第2のインナーリード
12 絶縁膜
14 ソルダーレジスト
16 突起電極
16a 第1の突起電極
16b 第2の突起電極
21 レジストマスク
23 封止層
27 ボンディングステージ
28 ボンディングツール
Claims (4)
- 半導体チップと、
絶縁性を有するベースフィルムと、
前記半導体チップの一の面の縁部の中央側に、1列に形成された第1の突起電極と、
該第1の突起電極の外側に、該第1の突起電極より低い高さで、1列に形成された第2の突起電極と、
前記ベースフィルムの前記半導体チップの搭載面に、前記第1の突起電極上に延在して形成された第1のインナーリードと、
該第1のインナーリードの前記ベースフィルムの反対側に形成された絶縁膜と、
該絶縁膜上に、前記第2の突起電極上に延在して形成された第2のインナーリードとを備えたことを特徴とする半導体装置。 - 請求項1において、
前記第1の突起電極と、前記第2の突起電極とが、千鳥に配置されていることを特徴とする半導体装置。 - 請求項1において、
前記第1の突起電極と、前記第2の突起電極とが、並列に配置されていることを特徴とする半導体装置。 - 請求項1ないし請求項3のいずれか一項において、
前記ベースフィルムの前記半導体チップの搭載面の、第1および第2のインナーリードの外側に形成され、前記第1のインナーリードに接続する第1のアウターリードと、
該第1のアウターリードの前記ベースフィルムの反対側に形成された前記絶縁膜上に形成され、前記第2のインナーリードに接続する第2のアウターリードとを設け、
前記第1のアウターリードの先端部を、前記第2のアウターリードの先端の外側に延在させたことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006158900A JP2007329278A (ja) | 2006-06-07 | 2006-06-07 | 半導体装置 |
US11/798,989 US7569917B2 (en) | 2006-06-07 | 2007-05-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006158900A JP2007329278A (ja) | 2006-06-07 | 2006-06-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007329278A true JP2007329278A (ja) | 2007-12-20 |
Family
ID=38821045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006158900A Pending JP2007329278A (ja) | 2006-06-07 | 2006-06-07 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7569917B2 (ja) |
JP (1) | JP2007329278A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101457335B1 (ko) * | 2008-01-21 | 2014-11-04 | 삼성전자주식회사 | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0195539A (ja) * | 1987-10-07 | 1989-04-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH02215143A (ja) * | 1989-02-16 | 1990-08-28 | Nec Corp | Tab・ic |
JPH0499341A (ja) * | 1990-08-17 | 1992-03-31 | Nec Corp | Tab方式半導体装置 |
JPH04348048A (ja) * | 1991-05-24 | 1992-12-03 | Nec Corp | 半導体装置 |
JPH05326621A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | Tabフィルム及びそのtabフィルムを用いた半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03276737A (ja) | 1990-03-27 | 1991-12-06 | Toshiba Corp | 半導体装置 |
JP3098392B2 (ja) * | 1995-03-03 | 2000-10-16 | シャープ株式会社 | 実装基板及びそれを用いた液晶モジュール |
JPH09129686A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Microelectron Corp | テープキャリヤ及びその実装構造 |
JP3527812B2 (ja) * | 1996-07-30 | 2004-05-17 | アルプス電気株式会社 | Icカード用コネクタ |
JP2000012171A (ja) * | 1998-06-19 | 2000-01-14 | Nec Corp | 高速伝送用コネクタ構造 |
-
2006
- 2006-06-07 JP JP2006158900A patent/JP2007329278A/ja active Pending
-
2007
- 2007-05-18 US US11/798,989 patent/US7569917B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0195539A (ja) * | 1987-10-07 | 1989-04-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH02215143A (ja) * | 1989-02-16 | 1990-08-28 | Nec Corp | Tab・ic |
JPH0499341A (ja) * | 1990-08-17 | 1992-03-31 | Nec Corp | Tab方式半導体装置 |
JPH04348048A (ja) * | 1991-05-24 | 1992-12-03 | Nec Corp | 半導体装置 |
JPH05326621A (ja) * | 1992-05-21 | 1993-12-10 | Toshiba Corp | Tabフィルム及びそのtabフィルムを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070284707A1 (en) | 2007-12-13 |
US7569917B2 (en) | 2009-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4068635B2 (ja) | 配線基板 | |
JP2003023035A (ja) | 半導体装置 | |
US6664618B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
JP2011205013A (ja) | 半導体記憶装置 | |
JP2004158536A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005175263A (ja) | 半導体装置の製造方法、半導体装置、電子機器 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
US8098496B2 (en) | Wiring board for semiconductor device | |
JP5803345B2 (ja) | 半導体チップの製造方法、回路実装体及びその製造方法 | |
JP2006156544A (ja) | 基板の実装構造およびその実装方法 | |
JP2007329278A (ja) | 半導体装置 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4942452B2 (ja) | 回路装置 | |
JP5211942B2 (ja) | 電子部品モジュール及び電子部品モジュールの製造方法 | |
JP2020057771A (ja) | モジュールおよびその製造方法 | |
JP2006332342A (ja) | 半導体装置 | |
JP2012227320A (ja) | 半導体装置 | |
JP2013012567A (ja) | 半導体装置 | |
JP2009170668A (ja) | 半導体装置およびその製造方法 | |
JP2008091734A (ja) | 半導体装置およびその製造方法 | |
JP2006344631A (ja) | 部品内蔵基板 | |
JP2009253131A (ja) | 半導体装置の製造方法 | |
WO2014103855A1 (ja) | 半導体装置およびその製造方法 | |
JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009272382A (ja) | 半導体装置、配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |