JP2009253131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009253131A
JP2009253131A JP2008101133A JP2008101133A JP2009253131A JP 2009253131 A JP2009253131 A JP 2009253131A JP 2008101133 A JP2008101133 A JP 2008101133A JP 2008101133 A JP2008101133 A JP 2008101133A JP 2009253131 A JP2009253131 A JP 2009253131A
Authority
JP
Japan
Prior art keywords
metal plate
solder
wire
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008101133A
Other languages
English (en)
Other versions
JP4946959B2 (ja
Inventor
Hirotoshi Kusama
啓年 草間
Kenji Yagi
賢次 八木
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008101133A priority Critical patent/JP4946959B2/ja
Publication of JP2009253131A publication Critical patent/JP2009253131A/ja
Application granted granted Critical
Publication of JP4946959B2 publication Critical patent/JP4946959B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】半導体素子の一面にワイヤを接続するとともに、１回のリフロー工程によって半導体素子の他面、一面に第１の金属板、第２の金属板をはんだ接合してなる半導体装置の製造方法において、位置決め治具を用いることなく、半導体素子を第１の金属板に搭載できるようにする。
【解決手段】予め、第１の金属板３０の一面３１のうち半導体素子１０が搭載される領域である素子搭載領域Ｒの外側に、当該素子搭載領域Ｒの外形に沿った形状をなすガイドワイヤ２００を設けておき、このガイドワイヤ２００を位置決めの目印として第１の金属板３０の一面３１に、第１のはんだ５０、半導体素子１０、第２のはんだ６０を順次搭載する。
【選択図】図１

Description

本発明は、半導体素子の表裏両面に金属板をはんだ付けするとともに、半導体素子の一方の面にワイヤを接続してなる半導体装置の製造方法に関する。
従来より、この種の半導体装置としては、たとえば、特許文献１に記載のものが提案されている。このような半導体装置は、次のようにして製造される。まず、第１の金属板の一面上に、はんだを介して半導体素子を搭載し、当該はんだをリフローさせて半導体素子の裏面側に第１の金属板をはんだ接合する。
次に、半導体素子の表面にワイヤボンディングを行い、半導体素子とその周囲に位置するリードとを接続する。次に、半導体素子の上においてワイヤを避けた位置に、はんだを介して金属ブロックを搭載し、その上に更にはんだを介して第２の金属板を搭載する。
ここで、金属ブロックは、半導体素子と第２の金属板との間隔を広くしてワイヤ高さを確保するためのものである。その後、２回目のリフローを行い、半導体素子、各金属板および金属ブロックをはんだ接合することで、半導体装置ができあがる。
このように従来の半導体装置では、２個の金属板の間でワイヤボンディングを行うため、金属板をはんだ接合するためのリフロー工程を、ボンディング工程を挟んで２回実施している。そのため、第１の金属板上に搭載する半導体素子やはんだは、１回目のリフロー時に治具を使用することにより、高い位置精度で搭載することが可能であった。
特開２００４−３０３８５４号公報
しかし、近年、コスト・部品数の低減という要望がある。そこで、本発明者は、部品数低減の点から、金属ブロックを省略して、２個の金属板の間でワイヤボンディングを実施しないことを考え、試作検討を行った。
なお、この試作においては、半導体素子の表面側にはんだ接合される第２の金属板については、半導体素子の表面のうちワイヤが接続される部位であるワイヤ接続部が、第２の金属板によって覆われることのないようにした。つまり、当該ワイヤ接続部上に、第２の金属板を位置させないように、第２の金属板を半導体素子の表面に配置し、当該ワイヤ接続部を第２の金属板より露出させるようにした（後述の図１参照）。
こうすることで、半導体素子の表裏両面を、はんだを介して第１、第２の金属板で挟んだ後であっても、半導体素子に対してワイヤを接続できる。そして、この試作品の場合、従来では２回に分けていたはんだのリフロー工程を１回にすることができるため、更なるコストの低減が期待される。
しかし、従来実施していた２回に分けたリフロー工程では、第１の金属板と半導体素子とをはんだ接合する１回目のリフローに関して、治具を用いて半導体素子を高い精度で実装することが可能であったが、本発明者の試作のように、１回だけのリフロー工程とした場合には、両金属板の間に１度に半導体素子及びはんだが実装されるため、位置決めする治具を使用することは困難である。
本発明は、上記問題に鑑みてなされたものであり、半導体素子の一面にワイヤを接続するとともに、１回のリフロー工程によって半導体素子の他面、一面にそれぞれ第１の金属板、第２の金属板をはんだ接合してなる半導体装置の製造方法において、位置決め治具を用いることなく、半導体素子を第１の金属板に搭載できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体素子（１０）の一面、他面に、それぞれ第１のはんだ（５０）、第２のはんだ（６０）を介して第１の金属板（３０）、第２の金属板（４０）を配置する配置工程と、続いて、第１のはんだ（５０）および第２のはんだ（６０）を同時にリフローさせることにより、半導体素子（１０）と両金属板（３０、４０）とをはんだ接合するリフロー工程と、しかる後、ワイヤ接続部（１１）にワイヤ（２０）を接続するワイヤ接続工程とを備える。
さらに、請求項１の発明では、配置工程の前に、予め、第１の金属板（３０）の一面（３１）のうち半導体素子（１０）が搭載される領域である素子搭載領域（Ｒ）の外側に、当該素子搭載領域（Ｒ）の外形に沿った形状をなすガイド部（２００〜２０３）を設けておき、配置工程では、ガイド部（２００〜２０３）を位置決めの目印として第１の金属板（３０）の一面（３１）に、第１のはんだ（５０）、半導体素子（１０）および第２のはんだ（６０）を搭載することを特徴としている。
それによれば、素子搭載領域（Ｒ）の外形および位置を表すガイド部（２００〜２０３）を位置決めの目印として、第１の金属板（３０）の一面（３１）に半導体素子（１０）を搭載するので、素子搭載領域（Ｒ）に対して位置精度良く、半導体素子（１０）を搭載できるため、位置決め治具を用いることなく、半導体素子（１０）を第１の金属板（３０）に搭載することが可能となる。
ここで、請求項２に記載の発明のように、第１の金属板（３０）の一面（３１）に対してボンディングワイヤ（２００）を接続するとともに、当該ボンディングワイヤ（２００）を半導体素子（１０）の外形に沿った形状をなすものし、当該ボンディングワイヤ（２００）によりガイド部を構成するものにできる。
さらに、この場合、請求項３に記載の発明のように、第１の金属板（３０）の一面（３１）に対してボンディングワイヤ（２００）を接続した後に、当該ボンディングワイヤ（２００）の表面を電気絶縁性材料でコーティングし、このコーティング後のボンディングワイヤ（２００）によりガイド部を構成するようにしてもよい。
それによれば、このコーティングによりボンディングワイヤ（２００）の表面に電気絶縁性の被膜（２００ａ）が形成されるため、ボンディングワイヤのボンディングワイヤ（２００）と第２の金属板（４０）との接触による電気的な短絡の防止が図られる。
また、請求項４に記載の発明のように、第１の金属板（３０）の一面（３１）に対して、半導体素子（１０）の外形に沿った形状をなす凹部（２０１）を形成し、当該凹部（２０１）によりガイド部を構成するようにしてもよい。
また、請求項５に記載の発明のように、第１の金属板（３０）の一面（３１）に対して、半導体素子（１０）の外形に沿った形状をなす、はんだもしくは接着剤のパターン（２０２）を形成し、当該パターン（２０２）によりガイド部を構成するようにしてもよい。
また、請求項６に記載の発明のように、第１の金属板（３０）の一面（３１）に対して、半導体素子（１０）の外形に沿った形状をなすフィルム（２０３）を形成し、当該フィルム（２０３）によりガイド部を構成するようにしてもよい。
さらに、この場合、請求項７に記載の発明のように、はんだリフロー工程の後、フィルム（２０３）を有機溶剤によって溶かして除去すれば、半導体装置のできあがり状態においてガイド部を無くした構成が、容易に実現される。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は同半導体装置１００における第１の金属板３０の一面３１上の構成を示す概略平面図、（ｃ）は（ｂ）の側方図、（ｄ）は本実施形態のガイド部としてのガイドワイヤ２００の概略断面図である。
なお、図１（ａ）では、図１（ｂ）〜（ｄ）に示されるガイドワイヤ２００は省略してある。本実施形態の半導体装置１００は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
図１に示されるように、本半導体装置１００は、一面（図１（ａ）中の上面）側にボンディングワイヤ２０が接続される半導体素子１０を備える。本例では、半導体素子１０はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１０である。
このＩＧＢＴ１０は、本半導体装置１００における半導体素子として構成されているものであり、公知の半導体プロセスにより形成されるものである。ＩＧＢＴ１０は、シリコン半導体などよりなり、ここでは矩形板状をなす。
ＩＧＢＴ１０の一面のうちボンディングワイヤ２０が接続されている部位は、当該一面において当該ワイヤ２０が接続される部位であるワイヤ接続部１１であり、このワイヤ接続部１１には、アルミニウムなどよりなる図示しないボンディングパッドが設けられている。
そして、当該パッドに対して、通常のワイヤボンディング法により、アルミや金などよりなるボンディングワイヤ２０が接続されている。そして、このボンディングワイヤ２０は、ＩＧＢＴ１０とリード２５とを電気的に接続している。
そして、ＩＧＢＴ１０の一面、当該一面とは反対側の他面（図１（ａ）中の下面）は、当該ＩＧＢＴ１０の電極および放熱部材として機能する一対の金属板３０、４０にて挟まれている。これら金属板３０、４０は、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性に優れた金属によって構成されており、実質的に矩形板状をなすものである。
一対の金属板３０、４０のうち第１の金属板（図１（ａ）中の下側の金属板）３０については、当該第１の金属板３０の一面３１とＩＧＢＴ１０の他面とが第１のはんだ５０を介して対向しており、この状態で、当該第１のはんだ５０によって、第１の金属板３０の一面３１とＩＧＢＴ１０の他面とが、はんだ接合されている。
この第１の金属板３０は、図１に示されるように、その平面サイズがＩＧＢＴ１０の平面サイズよりも大きいものである。それゆえ、ＩＧＢＴ１０は、第１の金属板３０の一面３１のうちの所定の領域Ｒの内部に搭載されている。
また、第２の金属板（図１（ａ）中の上側の金属板）４０については、当該第２の金属板４０の一面４１とＩＧＢＴ１０の他面とが第２のはんだ６０を介して対向しており、この状態で、当該第２のはんだ６０によって、第２の金属板４０の一面４１とＩＧＢＴ１０の他面とが、はんだ接合されている。
ここで、第２の金属板４０および第２のはんだ６０は、ＩＧＢＴ１０の一面のうちワイヤ接続部１１以外の部位に配置されており、ワイヤ接続部１１は、第２の金属板４０より露出している。
このように、ワイヤ接続部１１は、第２の金属板４０によって覆われていないため、図１（ａ）に示されるように、ＩＧＢＴ１０の表裏両面を第１、第２の金属板３０、４０で挟んだ後であっても、ＩＧＢＴ１０に対してボンディングワイヤ２０を接続可能としている。
ここで、ＩＧＢＴ１０の他面と第１の金属板３０との間、ＩＧＢＴ１０の一面と第２の放熱板４０との間は、それぞれ第１のはんだ５０、第２のはんだ６０によって電気的・熱的にも接続されている。これらはんだ５０、６０としては、特に限定されるものではないが、鉛フリーはんだなどが用いられる。たとえば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。
また、図示しないが、本実施形態の半導体装置１００においては、図１（ａ）に示されるＩＧＢＴ１０を挟み込んだ一対の金属板３０、４０、および、ボンディングワイヤ２０、さらにはリード２５が、モールド樹脂にて封止されている。このモールド樹脂はエポキシ系樹脂などからなり、型成形によって形成されるものである。
当該モールド樹脂による封止形態は、この種の一般的な両面放熱タイプのモールドパッケージに準ずるものであり、たとえば、一対の金属板３０、４０のそれぞれにおいて、ＩＧＢＴ１０に対向する一面３１、４１とは反対側の他面が、当該モールド樹脂から露出して、放熱面とされるものである。
また、一対の金属板３０、４０は、上記はんだ５０、６０を介して、ＩＧＢＴ１０の一面および他面における図示しない電極に電気的に接続されている。たとえば、一対の金属板３０、４０の一方はＩＧＢＴ１０のコレクタ側の電極となり、他方はＩＧＢＴ１０のエミッタ側の電極として機能する。
また、図１（ａ）に示されるリード２５は、たとえばＩＧＢＴ１０の制御用の端子として機能するものであり、一部が上記モールド樹脂に封止されてインナーリードとされており、残部が外部と接続されるために上記モールド樹脂から露出し、アウターリードとされている。
次に、本半導体装置１００の製造方法について述べる。本製造方法では、まず、図１（ｂ）、（ｃ）に示されるように、予め、第１の金属板３０の一面３１のうちＩＧＢＴ１０が搭載される上記所定の領域Ｒとしての素子搭載領域Ｒの外側に、素子搭載領域Ｒの外形に沿った形状をなすガイド部２００を設けておく（ガイド部設置工程）。
ここでは、第１の金属板３０の一面３１に対して、ＩＧＢＴ１０の外形に沿った形状となるように、ボンディングワイヤよりなるガイドワイヤ２００を接続する。具体的には、平面矩形をなすＩＧＢＴ１０の４辺のうちの３辺の形状に沿って３本のガイドワイヤ２００を配置する。それにより、このガイドワイヤ２００をガイド部として構成する。
つまり、素子搭載領域Ｒは、第１の金属板３０の一面３１のうち第１のはんだ５０およびＩＧＢＴ１０が搭載される領域であり、実質的にＩＧＢＴ１０を第１の金属板３０の一面３１に投影した外形をなす領域である。ここでは、素子搭載領域Ｒは矩形状をなす領域である。
実際には、この素子搭載領域Ｒの外形は、目視で確認できるものではないが、ガイド部としてのガイドワイヤ２００を設けることにより、この素子搭載領域Ｒの外形の少なくとも一部が画定され、当該領域Ｒの位置が視覚化される。言い換えれば、ガイドワイヤ２００とは、素子搭載領域Ｒの外形を画定し視覚化するものである。
なお、ここでは、平面矩形をなすＩＧＢＴ１０の４辺のうちの３辺に沿った形状にて３本のガイドワイヤ２００を配置したが、当該４辺のうちの１辺のみに沿って１本のガイドワイヤ２００を配置してもよいし、当該４辺のうちの２辺、あるいは全ての辺に沿ってガイドワイヤ２００を配置してもよい。いずれにせよ、ガイド部としては、目視で確認できない素子搭載領域Ｒの外形、位置を、視覚的に表すものであればよい。
このガイド部設置工程の後、ＩＧＢＴ１０の一面、他面に、それぞれ第１のはんだ５０、第２のはんだ６０を介して第１の金属板３０、第２の金属板４０を配置する（配置工程）。ここでは、ガイドワイヤ２００を位置決めの目印として、第１の金属板３０の一面３１に、第１のはんだ５０、ＩＧＢＴ１０、第２のはんだ６０を順次搭載する。
具体的には、この配置工程では、図１（ｂ）、（ｃ）に示されるように、第１の金属板３０の一面３１のうちガイドワイヤ２００の内側に、第１のはんだ５０、ＩＧＢＴ１０および第２のはんだ６０を、順次搭載第１の金属板３０の一面３１のうちガイドワイヤ２００で囲まれた領域Ｒ内に、第１のはんだ５０、ＩＧＢＴ１０および第２のはんだ６０を、順次搭載していく。なお、各はんだ５０、６０は、たとえば矩形箔状のはんだシートを用いる。
ここで、ガイド部としてのガイドワイヤ２００の内側の領域が、すなわち素子搭載領域Ｒとなるため、このガイドワイヤ２００の内側の領域を狙って、第１のはんだ５０およびＩＧＢＴ１０、さらには第２のはんだ６０を搭載すれば、素子搭載領域Ｒから外れることなく、当該領域Ｒ内における精度の良い搭載が実現される。
その後、第２のはんだ６０の上に、第２の金属板４０を搭載する。そして、このＩＧＢＴ１０の両側をはんだ５０、６０を介して両金属板３０、４０で挟んでなるワークを、リフロー炉などに投入する。続いて、第１のはんだ５０および第２のはんだ６０を同時にリフローさせることにより、ＩＧＢＴ１０と両金属板３０、４０とをはんだ接合する（リフロー工程）。
その後は、第２の金属板４０から露出するＩＧＢＴ１０のワイヤ接続部１１に、ワイヤボンディングを行い、ボンディングワイヤ２０を接続する（ワイヤ接続工程）。さらに、このものを、トランスファーモールド法などによって、モールド樹脂により封止する。それにより、本実施形態の半導体装置１００ができあがる。
ところで、本実施形態では、予め、第１の金属板３０の一面３１のうち半導体素子１０が搭載される領域である素子搭載領域Ｒの外側に、当該素子搭載領域Ｒの外形に沿った形状をなすガイドワイヤ２００を設けておき、このガイドワイヤ２００を位置決めの目印として第１の金属板３０の一面３１に、第１のはんだ５０、半導体素子１０、第２のはんだ６０を順次搭載する。続いて、両はんだ５０、６０を同時にリフローさせて、各部をはんだ接合し、その後、ワイヤ接続部１１にワイヤ２０を接続している。
それによれば、素子搭載領域Ｒの外形、位置を表すガイドワイヤ２００を位置決めの目印として、第１の金属板３０の一面３１に、各はんだ５０、６０およびＩＧＢＴ１０を搭載するので、素子搭載領域Ｒに対して位置精度良く、ＩＧＢＴ１０を搭載できる。そのため、本実施形態によれば、位置決め治具を用いることなく、ＩＧＢＴ１０を第１の金属板３０に搭載することが可能となる。
また、本実施形態の製造方法では、図１（ｄ）に示されるように、ガイドワイヤ２００については、その表面に電気絶縁性材料よりなる被膜２００ａが施されているものが好ましい。
これについては、ガイド部設置工程において、第１の金属板３０の一面３１に対してボンディングワイヤ２００を接続した後に、ボンディングワイヤ２００の表面を電気絶縁性材料でコーティングすればよい。そうすれば、このコーティング後のボンディングワイヤ２００が、ガイド部であるガイドワイヤ２００として構成される。
ここで、この図１（ｄ）に示されるガイドワイヤ２００について、さらに具体的に述べると、ワイヤ２００が、アルミ、金、銅などの金属線ワイヤである場合には、ボンディング後にスパッタや蒸着などによって、酸化膜や窒化膜などを被膜２００ａとして形成する。また、ボンディング前あるいは後のワイヤ２００に対して、樹脂やセラミックなどのペーストをコーティングすることにより、被膜２００ａを形成してもよい。
この場合、このコーティングによりガイドワイヤ２００の表面に電気絶縁性の被膜２００ａが形成される。ここで、ガイドワイヤ２００は、一般のボンディングワイヤと同様に、ループ状をなす。この場合、ガイドワイヤ２００は、当該ワイヤの両端部が第１の金属板３０の一面３１に接続され、当該ワイヤの中間部が第１の金属板３０の一面３１から離れる方向へ凸となったループ状をなしている。
つまり、ガイドワイヤ２００の頂部は、当該第１の金属板３０に対向する第２の金属板４０の一面４１に近づく方向に突出している。ここで、もし、ガイドワイヤ２００の突出高さが大きすぎると、当該ワイヤ２００の頂部と第２の金属板４０とが接触し、当該ワイヤ２００を介して両金属板３０、４０が電気的に接続された状態となり、電気的な短絡を引き起こす可能性がある。
その点、図１（ｄ）に示される例のように、ガイドワイヤ２００の表面を電気絶縁性材料でコーティングすれば、ガイドワイヤ２００と第２の金属板４０との接触による電気的な短絡の防止が図られる。
図２は、本第１実施形態の製造方法の他の例を示す概略平面図である。ここでは、第１の金属板３０の一面３１上の構成を示している。上記図１に示される例では、平面矩形をなすＩＧＢＴ１０の４辺のうちの３辺に沿った形状にて３本のガイドワイヤ２００を配置し、これらワイヤ２００をガイド部として構成した。
それに対して、図２に示される例では、平面矩形をなすＩＧＢＴ１０の隅部に沿ってガイドワイヤ２００を配置している。つまり、ここでは、ガイドワイヤ２００は、ＩＧＢＴ１０に対応して矩形をなす素子搭載領域Ｒの外形のうち隅部の位置を画定したものとなっている。
この場合も、上記図１の例と同様に、位置決め治具を用いることなく、ＩＧＢＴ１０を第１の金属板３０に搭載することが可能となる。また、この場合にも、上記図１（ｄ）と同様に、ガイドワイヤ２００の表面を電気絶縁性材料でコーティングしてもよい。
（第２実施形態）
図３（ａ）は、本発明の第２実施形態に係る半導体装置の製造方法の要部を示す概略平面図であり、本実施形態の半導体装置における第１の金属板３０の一面３１上の構成を示しており、図３（ｂ）は（ａ）の概略断面図である。本実施形態は、上記第１実施形態とはガイド部を変更したものであり、この点を中心に述べることとする。
図３に示されるように、本実施形態の製造方法でも、ガイド部設置工程において、第１の金属板３０の一面３１のうち素子搭載領域Ｒの外側に、素子搭載領域Ｒの外形に沿った形状をなすガイド部２００を設ける。ここで、本実施形態では、第１の金属板３０の一面３１に対して、ＩＧＢＴ１０の外形に沿った形状をなす凹部２０１を形成し、この凹部２０１によりガイド部を構成する。
具体的には、切削やプレス、エッチングなどにより凹部２０１を形成するが、この凹部２０１の開口形状は、平面矩形のＩＧＢＴ１０よりも一回り大きな矩形をなす。つまり、この凹部２０１の内部が素子搭載領域Ｒであり、この素子搭載領域Ｒは、凹部２０１を構成する段差面により画定され、視覚化される。
こうしてガイド部設置工程を行った後、上記同様に配置工程を行う。このとき、凹部２０１内に、第１のはんだ５０、ＩＧＢＴ１０、第２のはんだ６０を順次搭載する。ここで、ＩＧＢＴ１０、各はんだ５０、６０を積層するため、凹部２０１に収まらない部分はリフロー時にずれてしまう可能性がある。そのため、ＩＧＢＴ１０の表裏の少なくとも一方に、予め迎えはんだを実施しておくとよい。
その後は、本実施形態においても、上記同様、リフロー工程、ワイヤ接続工程を行えば、本実施形態によっても、ガイドワイヤ２００が凹部２０１に置き換わること以外は、上記同様の半導体装置ができあがる。
そして、本実施形態によっても、素子搭載領域Ｒの外形、位置を視覚的に表す凹部２０１を位置決めの目印として、この凹部２０１の内側に、各はんだ５０、６０およびＩＧＢＴ１０を搭載するので、素子搭載領域Ｒに対して位置精度良く、ＩＧＢＴ１０を搭載できる。そのため、位置決め治具を用いることなく、ＩＧＢＴ１０を第１の金属板３０に搭載することが可能となる。
（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置の製造方法の要部を示す概略平面図であり、本実施形態の半導体装置における第１の金属板３０の一面３１上の構成を示している。本実施形態は、上記第１実施形態とはガイド部を変更したものであり、この点を中心に述べることとする。
図４に示されるように、本実施形態のガイド部設置工程では、第１の金属板３０の一面３１に対して、ＩＧＢＴ１０の外形に沿った形状をなす、はんだもしくは接着剤よりなるパターン２０２を形成し、このパターン２０２によりガイド部を構成する。このようなパターン２０２は、ディスペンサまたはインクジェット、あるいはスクリーン印刷などを用いて、はんだまたは接着剤を塗布することで形成される。
なお、図示例では、平面矩形のＩＧＢＴ１０の３辺を規定するべく３個のドットパターン２０２としているが、ＩＧＢＴ１０の２辺のみを規定する２個のものでもよいし、４辺すべてを規定する４個のものでもよい。また、パターン２０２としては、このようなドット形状に限らず、線状のものや、さらには素子搭載領域Ｒの全周を取り囲む環状のパターンでもあってもよい。
こうしてガイド部設置工程を行った後、上記同様に配置工程、リフロー工程、ワイヤ接続工程を行えば、本実施形態によっても、ガイドワイヤ２００がパターン２０２に置き換わること以外は、上記第１実施形態と同様の半導体装置ができあがる。
そして、本実施形態によっても、パターン２０２を位置決めの目印として、各はんだ５０、６０およびＩＧＢＴ１０を搭載するので、素子搭載領域Ｒに対して位置精度良く、ＩＧＢＴ１０を搭載できるため、位置決め治具を用いることなく、ＩＧＢＴ１０を第１の金属板３０に搭載することが可能となる。
（第４実施形態）
図５は、本発明の第４実施形態に係る半導体装置の製造方法の要部を示す概略平面図であり、本実施形態の半導体装置における第１の金属板３０の一面３１上の構成を示している。本実施形態も、上記第１実施形態とはガイド部を変更したものであり、この点を中心に述べることとする。
本実施形態のガイド部設置工程では、図５（ａ）に示されるように、第１の金属板３０の一面３１に対して、ＩＧＢＴ１０の外形に沿った形状をなすフィルム２０３を貼り付け、このフィルム２０３によりガイド部を構成する。
このフィルム２０３は、電気絶縁性材料よりなるもので、たとえばポリイミド樹脂よりなる粘着フィルムを採用する。ここでは、図５（ａ）に示されるように、平面矩形のＩＧＢＴ１０に対応して中空部が矩形をなす額縁状のフィルム２０３としている。
こうして、フィルム２０３の貼り付けによりガイド部としてのフィルム２０３を配置した後、配置工程において、フィルム２０３の内側すなわちフィルム２０３の中空部内に、第１のはんだ５０、ＩＧＢＴ１０、第２のはんだ６０を順次搭載する。
その後は、本実施形態においても、上記同様、リフロー工程、ワイヤ接続工程を行えば、本実施形態によっても、ガイドワイヤ２００がフィルム２０３に置き換わること以外は、上記第１実施形態と同様の半導体装置ができあがる。
ここで、本実施形態においては、はんだリフロー工程の後、フィルム２０３を有機溶剤によって溶かして除去するようにしてもよい。この有機溶剤としては、たとえば、アセトンなどが挙げられる。このようにフィルム２０３を除去すれば、できあがった半導体装置おいてガイド部を無くした構成となる。
（他の実施形態）
なお、両金属板３０、４０に挟まれる半導体素子としては、上記したＩＧＢＴ１０に限定されるものではなく、その一面にボンディングワイヤ２０が接続されるものであるならば、ＭＯＳトランジスタやマイコンなどのＩＣチップなどでもよい。さらに、当該半導体素子は２個以上でもよい。
また、半導体装置としては、ボンディングワイヤ２０が接続される半導体素子を一対の金属板３０、４０によって挟んでなるものであればよく、上記モールド樹脂は無いものであってもよい。
（ａ）は本発明の第１実施形態に係る半導体装置の概略断面図、（ｂ）は同半導体装置における第１の金属板の一面上の構成を示す概略平面図、（ｃ）は（ｂ）の側方図、（ｄ）はガイドワイヤの概略断面図である。 第１実施形態の製造方法の他の例を示す概略平面図である。 （ａ）は、本発明の第２実施形態に係る半導体装置の製造方法の要部を示す概略平面図、（ｂ）は（ａ）の概略断面図である。 本発明の第３実施形態に係る半導体装置の製造方法の要部を示す概略平面図である。 本発明の第４実施形態に係る半導体装置の製造方法の要部を示す概略平面図である。
符号の説明
１０ 半導体素子としてのＩＧＢＴ
１１ ワイヤ接続部
２０ ボンディングワイヤ
３０ 第１の金属板
３１ 第１の金属板の一面
４０ 第２の金属板
４１ 第２の金属板の一面
５０ 第１のはんだ
６０ 第２のはんだ
２００ ガイド部としてのガイドワイヤ
２０１ ガイド部としての凹部
２０２ ガイド部としてのパターン
２０３ ガイド部としてのフィルム
Ｒ 素子搭載領域

Claims (7)

  1. 一面側にワイヤ（２０）が接続されるワイヤ接続部（１１）を有する半導体素子（１０）を備え、
    前記半導体素子（１０）の前記一面とは反対側の他面に、第１のはんだ（５０）を介して第１の金属板（３０）の一面（３１）を接合し、
    前記半導体素子（１０）の前記一面のうち前記ワイヤ接続部（１１）以外の部位に、第２のはんだ（６０）を介して第２の金属板（４０）の一面（４１）を接合するとともに、前記ワイヤ接続部（１１）を前記第２の金属板（４０）より露出させ、
    前記ワイヤ接続部（１１）に前記ワイヤ（２０）を接続してなる半導体装置を製造する半導体装置の製造方法であって、
    前記半導体素子（１０）の前記一面、前記他面に、それぞれ前記第１のはんだ（５０）、前記第２のはんだ（６０）を介して前記第１の金属板（３０）、前記第２の金属板（４０）を配置する配置工程と、
    続いて、前記第１のはんだ（５０）および前記第２のはんだ（６０）を同時にリフローさせることにより、前記半導体素子（１０）と前記両金属板（３０、４０）とをはんだ接合するリフロー工程と、
    しかる後、前記ワイヤ接続部（１１）に前記ワイヤ（２０）を接続するワイヤ接続工程とを備え、
    前記配置工程の前に、予め、前記第１の金属板（３０）の前記一面（３１）のうち前記半導体素子（１０）が搭載される領域である素子搭載領域（Ｒ）の外側に、当該素子搭載領域（Ｒ）の外形に沿った形状をなすガイド部（２００〜２０３）を設けておき、
    前記配置工程では、前記ガイド部（２００〜２０３）を位置決めの目印として前記第１の金属板（３０）の前記一面（３１）に、前記第１のはんだ（５０）、前記半導体素子（１０）および前記第２のはんだ（６０）を搭載することを特徴とする半導体装置の製造方法。
  2. 前記第１の金属板（３０）の前記一面（３１）に対してボンディングワイヤ（２００）を接続するとともに、当該ボンディングワイヤ（２００）を前記半導体素子（１０）の外形に沿った形状をなすものし、当該ボンディングワイヤ（２００）により前記ガイド部を構成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の金属板（３０）の前記一面（３１）に対してボンディングワイヤ（２００）を接続した後に、当該ボンディングワイヤ（２００）の表面を電気絶縁性材料でコーティングし、このコーティング後の前記ボンディングワイヤ（２００）により前記ガイド部を構成することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第１の金属板（３０）の前記一面（３１）に対して、前記半導体素子（１０）の外形に沿った形状をなす凹部（２０１）を形成し、当該凹部（２０１）により前記ガイド部を構成することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第１の金属板（３０）の前記一面（３１）に対して、前記半導体素子（１０）の外形に沿った形状をなす、はんだもしくは接着剤のパターン（２０２）を形成し、当該パターン（２０２）により前記ガイド部を構成することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第１の金属板（３０）の前記一面（３１）に対して、前記半導体素子（１０）の外形に沿った形状をなすフィルム（２０３）を形成し、当該フィルム（２０３）により前記ガイド部を構成することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記はんだリフロー工程の後、前記フィルム（２０３）を有機溶剤によって溶かして除去することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2008101133A 2008-04-09 2008-04-09 半導体装置の製造方法 Expired - Fee Related JP4946959B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101133A JP4946959B2 (ja) 2008-04-09 2008-04-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101133A JP4946959B2 (ja) 2008-04-09 2008-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009253131A true JP2009253131A (ja) 2009-10-29
JP4946959B2 JP4946959B2 (ja) 2012-06-06

Family

ID=41313525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101133A Expired - Fee Related JP4946959B2 (ja) 2008-04-09 2008-04-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4946959B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021726A1 (ja) 2011-08-10 2013-02-14 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018235232A1 (ja) * 2017-06-22 2018-12-27 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56139245A (en) * 1980-03-14 1981-10-30 Hirata Press Kogyo Kk Production of rim
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56139245A (en) * 1980-03-14 1981-10-30 Hirata Press Kogyo Kk Production of rim
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021726A1 (ja) 2011-08-10 2013-02-14 富士電機株式会社 半導体装置および半導体装置の製造方法
US9076782B2 (en) 2011-08-10 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing same
WO2018235232A1 (ja) * 2017-06-22 2018-12-27 三菱電機株式会社 半導体装置および電力変換装置
JPWO2018235232A1 (ja) * 2017-06-22 2019-12-12 三菱電機株式会社 半導体装置、電力変換装置および半導体配置方法
CN110770883A (zh) * 2017-06-22 2020-02-07 三菱电机株式会社 半导体装置及电力变换装置
US11145616B2 (en) 2017-06-22 2021-10-12 Mitsubishi Electric Corporation Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
CN110770883B (zh) * 2017-06-22 2023-08-22 三菱电机株式会社 半导体装置、电力变换装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP4946959B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4969113B2 (ja) 回路装置の製造方法
KR100440416B1 (ko) 반도체 디바이스
JP2005203497A (ja) 半導体装置およびその製造方法
JP5270614B2 (ja) 半導体装置
JP4420001B2 (ja) パワー半導体モジュール
JP5589950B2 (ja) 電子装置
JP2007150045A (ja) 半導体装置
JP4888085B2 (ja) 半導体装置の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4577686B2 (ja) 半導体装置及びその製造方法
JP4556732B2 (ja) 半導体装置及びその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP4853276B2 (ja) 半導体装置の製造方法
JP4957649B2 (ja) はんだ接合体およびその製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP2009170668A (ja) 半導体装置およびその製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2017117995A (ja) 電子装置
JP2006203039A (ja) 半導体装置
JP4369465B2 (ja) 半導体装置の製造方法及び半導体マルチパッケージの製造方法
JP2003031623A (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4946959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees