JP2003031623A - Cofフィルムを用いた半導体装置及びその製造方法 - Google Patents

Cofフィルムを用いた半導体装置及びその製造方法

Info

Publication number
JP2003031623A
JP2003031623A JP2001216233A JP2001216233A JP2003031623A JP 2003031623 A JP2003031623 A JP 2003031623A JP 2001216233 A JP2001216233 A JP 2001216233A JP 2001216233 A JP2001216233 A JP 2001216233A JP 2003031623 A JP2003031623 A JP 2003031623A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
bumps
inner leads
cof
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001216233A
Other languages
English (en)
Other versions
JP3759703B2 (ja
JP2003031623A5 (ja
Inventor
Hiroyuki Mori
博幸 毛利
Nobuya Kanemitsu
伸弥 金光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP2001216233A priority Critical patent/JP3759703B2/ja
Publication of JP2003031623A publication Critical patent/JP2003031623A/ja
Publication of JP2003031623A5 publication Critical patent/JP2003031623A5/ja
Application granted granted Critical
Publication of JP3759703B2 publication Critical patent/JP3759703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 従来のTCPパッケージ組立装置でCOFパ
ッケージの組立を行う。位置合わせ方法を簡略化し、C
OF型半導体装置の組立性を向上する。 【解決手段】 COF用フィルムのインナーリードと前
記半導体チップ上のバンプとを電気的に接続し、該接続
部を封止材で封止した半導体装置であって、前記COF
用フィルムのインナーリードは、絶縁性フィルム上に、
半導体チップ上のバンプに対応する間隔でインナーリー
ドを形成し、前記インナーリードの内、前記半導体チッ
プの特定のバンプに対応するインナーリードに、前記イ
ンナーリードと前記半導体チップ上のバンプとの位置合
わせ用パターンを付加したものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ オン フィ
ルム(Chip On Film:以下COFという)型半導体
装置に関し、特に、COF用フィルムの位置合わせ用パ
ターンを付加したインナーリードを用いた液晶駆動装置
に適用して有効な技術に関するものである。
【0002】
【従来の技術】従来のCOF型半導体装置の組立におけ
るCOF用フィルム上に形成されたインナーリードと半
導体チップ上に形成されたバンプとのボンディング(接
続)の手順を図7を参照して説明する。図7は、従来の
COF用フィルム上のインナーリードと半導体チップ上
のバンプとのボンディングの説明図であり、COF用フ
ィルム上から見た図である。図7において、701はバ
ンプ、702はインナーリード、504は半導体チップ
である。
【0003】典型的なCOFボンディング装置は、頂部
で半導体チップを吸引保持する平坦面が形成されたボン
ディングヘッドと、前記平坦面に対向し、押圧面を有す
るボンディングステーションを備えている。
【0004】まず、COF用フィルムがボンディングス
テーションに供給され、認識カメラにより、そのCOF
用フィルムの供給位置の、所定位置からのずれ量が求め
られる。次に、前記特定の半導体チップ504が選択さ
れ、選択された半導体チップ504は移送され、ボンデ
ィングヘッドに吸引保持され、吸引保持されている位置
の、所定の位置からのずれ量が認識カメラにより求めら
れ、該ずれ量と前記COFフィルムの供給位置の所定位
置からのずれ量に基づいてボンディングヘッドの位置が
補正される。次に、COFフィルム上から、認識カメラ
により、インナーリード702及びバンプ701の画像
が撮影され、パターン認識装置により、COFフィルム
上のインナーリードに対する半導体チップ504上のバ
ンプのX方向、Y方向、θ方向のずれ量が求められ、求
められたずれ量の補正がボンディングヘッドに対して行
われる。その後、位置合わせされた半導体チップ504
とCOFフィルムは、高加熱したボンディングステーシ
ョンのステージとボンディングヘッドのツール熱荷重に
て一括ボンディングが行われる。その結果、COF用フ
ィルム上のインナーリード702と半導体チップ504
上のバンプ701がボンディングされる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
ボンディングにおけるインナーリード702とバンプ7
01とのボンディングでは、図7に示すように、半導体
チップの4辺に設置されたバンプ701に対して、イン
ナーリード702は4辺それぞれに対して垂直に配置さ
れるため、バンプ701とインナーリード702の位置
合わせは、X方向及びY方向同時にしなければ、インナ
ーリード702が隣接するバンプに接触して、ショート
してしまうという問題があった。
【0006】また、全てのバンプ701と全てのインナ
ーリード702の位置合わせを同時にしなければ、イン
ナーリードが所定のバンプに接続されない場合に生じる
オープン不良が発生してしまうという問題があった。
【0007】例えば、液晶駆動装置では、バンプの数が
500個以上あり、さらに、バンプサイズ及びインナー
リードの微細精密化が進んでいるため、幅は狭くなり近
接している。そのため、インナーリード702とバンプ
701は高精度で位置合わせする必要がある。
【0008】また、前記のボンディング方法における半
導体チップとCOF用フィルムとの位置合わせでは、C
OF用フィルムが半透明であり、インナーリード及びバ
ンプの画像を同時に得ることが困難であるため、2台の
認識カメラにより、インナーリード及びバンプの画像を
得て、位置合わせする等、位置合わせ機構が複雑にな
り、取り扱いも不便であった。
【0009】また、テープ キャリア パッケージ(以
下、TCPパッケージと呼ぶ)と装置の共用を考えた場
合には、1台のカメラにより、バンプとインナーリード
を位置合わせできるようにする必要があるが、COF用
フィルム越しでは、鮮明な画像が得られないため不可能
であった。
【0010】本発明の目的は、機構が複雑なCOFパッ
ケージ組立装置に対して、従来のTCPパッケージ組立
装置でCOFパッケージの組立が可能な技術を提供する
ことにある。本発明の他の目的は、インナーリードと半
導体チップのバンプとの位置合わせ方法を簡略化し、C
OF型半導体装置の組立性を向上することが可能な技術
を提供することにある。本発明の前記ならびにその他の
目的と新規な特徴は、本明細書の記述及び添付図面によ
って明らかになるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
のとおりである。
【0012】第1の発明は、COF用フィルムのインナ
ーリードと前記半導体チップ上のバンプとを電気的に接
続し、該接続部を封止材で封止した半導体装置であっ
て、前記COF用フィルムのインナーリードは、絶縁性
フィルム上に、半導体チップ上のバンプに対応する間隔
でインナーリードを形成し、前記インナーリードの内、
前記半導体チップの特定のバンプに対応するインナーリ
ードに、前記インナーリードと前記半導体チップ上のバ
ンプとの位置合わせ用パターンを付加したものである。
【0013】第2の発明は、第1の発明の半導体装置に
おいて、前記位置合わせ用パターンを付加したインナー
リードは、前記半導体チップの4隅に形成されたバンプ
に対応するインナーリードである。
【0014】第3の発明は、第1の発明の半導体装置に
おいて、前記位置合わせ用パターンは、半導体チップ上
のメタルガードリングの外周に合わせたL字型の形状で
ある。
【0015】第4の発明は、第1の発明の半導体装置に
おいて、前記位置合わせ用パターンを付加したインナー
リードの幅寸法が他のインナーリードの幅寸法と異なる
ものである。
【0016】第5の発明は、第1の発明の半導体装置に
おいて、前記位置合わせ用パターンを付加したインナー
リードに対応する半導体チップ上のバンプのサイズが、
他のバンプのサイズと異なるものである。
【0017】第6の発明は、COF用フィルムのインナ
ーリードと前記半導体チップ上のバンプとを位置合わせ
した後電気的に接続し、該接続部を封止材で封止する半
導体装置の製造方法であって、前記絶縁性フィルム上に
位置合わせ用パターンを付加したインナーリードを形成
するCOF用フィルム形成工程と、前記COF用フィル
ム上の特定のリードに付加された位置合わせ用パターン
を、該位置合わせ用パターンに対応する半導体チップの
バンプに位置合わせを行う位置合わせ工程と、該位置合
わせした状態のままでインナーリードボンディングを行
うインナーリードボンディング工程とを備えた方法であ
る。
【0018】本発明のポイントは、COF用フィルム上
に形成されるインナーリードの内特定のインナーリード
に、半導体チップ上の特定のパターンと位置合わせする
ための位置合わせ用パターンを付加した点である。
【0019】本発明によれば、位置合わせパターンと半
導体チップ上の特定のパターンとの位置合わせにより、
バンプとインナーリードの位置合わせが容易にできる。
例えば、半導体チップ上の鮮明な画像が得られるパター
ンを選択することにより、COF用フィルム越しの画像
でも鮮明な画像が得られ、1台の画像処理装置でも、イ
ンナーリードとバンプとの高精度な位置合わせが可能と
なる。
【0020】以下に、本発明について、本発明による実
施形態(実施例)とともに図面を参照して詳細に説明す
る。
【0021】
【発明の実施の形態】図1は、本発明の実施形態1にお
けるCOF用フィルムの平面図、図2は、本実施形態1
におけるCOF用フィルムのボンディング部の拡大図、
図3は、本実施形態1のCOF用フィルム上のリードと
半導体チップ上のバンプとのボンディング部分の説明
図、図4は、本発明の実施形態2のCOFフィルム上の
リードと半導体チップ上のバンプとのボンディング部分
の説明図、図5は本実施形態2におけるCOFフィルム
上のリードと半導体チップ上のバンプとの位置合わせの
説明図、図6は、本発明によるCOF型半導体装置の断
面図である。
【0022】図1において、101はCOF用フィル
ム、102は配線パターン、103はスプロケット、1
04は入力側アウターリード、105はボンディング部
である。図2において、201はコーナーリード、20
2は半導体チップ搭載部分である。図3及び図4におい
て、301はインナーリード、302はバンプ、303
はコーナーバンプ、304はメタルガードリングであ
る。図5において、501はCOF用フィルム、502
はインナーリード、503はバンプ、504は半導体チ
ップ、505はボンディングヘッド、506は認識カメ
ラである。図6において、601はアンダーフィルであ
る。
【0023】図1に示すように、本発明の半導体装置に
おけるCOF用フィルム101は、半導体チップのバン
プに対応する間隔でリードを形成し、幅方向の両端部に
スプロケットホール103が設けられている。
【0024】また、半導体チップのバンプに対応して設
けられたリードの内で特定のリードのインナーリード側
に、例えば、図2に示すように、半導体チップの4隅の
バンプに対応するインナーリードに、インナーリードと
バンプとの位置合わせのための位置合わせ用パターンが
付加されている。位置合わせ用パターンに対応する半導
体チップ上のパターンは、図3に示すように、例えば、
メタルガードリングとする。この場合、インナーリード
に付加する位置合わせ用パターンはメタルガードリング
の外周に合わせてL字型の形状となる。
【0025】以上の位置合わせ用パターンを付加したイ
ンナーリードパターンを有するCOF用フィルムは、例
えば、ポリイミドフィルムからなるベースに、スプロケ
ットホールを、例えば、打ち抜き法あるいはエッチング
により設け、その後リードとなる銅箔を接着し、接着し
た銅箔の表面に位置合わせパターンを有するリードパタ
ーンのレジスト膜を形成し、前記レジスト膜をマスクと
して銅箔をエッチングし、その後、銅に錫、半田、金等
をメッキすることで得られる。
【0026】以上のインナーリードとバンプとの位置合
わせは、例えば、図5に示すように、1台の画像認識装
置を用いて、COF用フィルム越しにインナーリードに
付加した位置合わせパターンと半導体チップのメタルガ
ードリングの画像を認識させることにより行うことがで
きる。インナーリードの付加した部分で位置合わせした
半導体チップ及びCOF用フィルムは、高加熱したボン
ディングステーションのステージとボンディングヘッド
のツール熱荷重にて一括ボンディングが行われる。ボン
ディング後、アンダーフィル樹脂を充填し硬化させる
(図5)。
【0027】前記のように、半導体素子上の特定のパタ
ーンに対応して、インナーリードに位置合わせパターン
を銅箔で付加することにより、半透過であるCOF用フ
ィルムを透過して、インナーリードに設けられた位置合
わせ用パターンとこの位置合わせ用パターンに対応した
半導体素子上のパターンを同時に認識することができ
る。そのため1台の画像認識装置によって、インナーリ
ードと半導体チップのバンプとの位置合わせが可能とな
る。
【0028】(実施形態2)本実施形態2における半導
体装置を図4を用いて説明する。図4に示すように、本
実施形態2の半導体装置におけるCOF用フィルムは、
位置合わせ用パターンを付加したコーナーリード201
の幅寸法が他のインナーリード301の幅寸法と異な
り、さらに、位置合わせ用パターンを付加したコーナー
リード201に対応するコーナーバンプ303のサイズ
も他のバンプ302のサイズと異なることを特徴とす
る。
【0029】例えば、インナーリード301の幅寸法2
0〜25μmに対して、コーナーリードの幅寸法を35
μm以上とし、バンプ302のバンプサイズ30×50
μm程度に対し、コーナーバンプ303のバンプサイズ
60×60μm以上と大きくする。
【0030】以上のコーナーリード201及びコーナー
バンプ303とすることにより、COF用フィルム越し
での位置合わせでも、複数のインナーリードから位置合
わせパターンが付加されたインナーリード及び複数のバ
ンプから位置合わせパターンが付加されたインナーリー
ドに対応するバンプを容易に認識でき位置合わせができ
る。
【0031】以上、本発明者によってなされた発明を、
実施形態に基づき具体的に説明したが、本発明は、前記
実施の形態に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
【0032】例えば、前記実施形態では、半導体チップ
上のメタルガイドリングに対応させて、位置合わせパタ
ーンを4隅のインナーリードに付加したが、例えば、位
置合わせパターンはバンプのエッジ部に対応させた形状
としてもいいし、特別に半導体チップ上に設けてもよ
い。また、位置合わせパターンを付加するインナーリー
ドの数は位置合わせのための補正が可能となる数、例え
ば、対角2隅のインナーリードとしてもよい。
【0033】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡潔に説明すれば、下
記のとおりである。本発明によれば、COF用フィルム
を透過して、インナーリードに設けられた位置合わせパ
ターンと位置合わせパターンに対応した半導体チップ上
のパターンを同時に認識することができるので、1台の
画像認識装置によって、COF用フィルム上のインナー
リードと半導体チップ(素子)上のバンプとの位置合わ
せが可能となる。これにより、機構が複雑なCOFパッ
ケージ組立装置に対して、従来のTCPパッケージ組立
装置でCOFパッケージの組立ができる。また、インナ
ーリードと半導体チップのバンプとの位置合わせ方法を
簡略化し、COF型半導体装置の組立性を向上すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施形態1におけるCOF用フィルム
の平面図である。
【図2】本実施形態1におけるCOF用フィルムのボン
ディング部の拡大図である。
【図3】本実施形態1のCOF用フィルム上のインナー
リードと半導体チップ上のバンプのボンディング部分の
説明図である。
【図4】本発明の実施形態2のCOF用フィルム上のイ
ンナーリードと半導体チップ上のバンプのボンディング
部分の説明図である。
【図5】本発明のCOF用フィルム上のインナーリード
と半導体チップ上のバンプとの位置合わせの説明図であ
る。
【図6】本発明のCOF型半導体装置の断面図である。
【図7】従来のCOF用フィルム上のインナーリードと
半導体チップ上のバンプとのボンディングの説明図であ
る。
【符号の説明】
101…COF用フィルム 102…配線パタ
ーン 103…スプロケット 104…入力側ア
ウターリード 105…ボンディング部 201…コーナー
リード 202…半導体チップ搭載部分 301…インナー
リード 302…バンプ 303…コーナー
バンプ 304…メタルガードリング 501…COF用
フィルム 502…インナーリード 503…バンプ 504…半導体チップ 505…ステージ 506…認識カメラ 601…アンダー
フィル 701…バンプ 702…インナー
リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金光 伸弥 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F044 MM25 MM42 MM48

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 COF用フィルムのインナーリードと前
    記半導体チップ上のバンプとを電気的に接続し、該接続
    部を封止材で封止した半導体装置であって、前記COF
    用フィルムのインナーリードは、絶縁性フィルム上に、
    半導体チップ上のバンプに対応する間隔でインナーリー
    ドを形成し、前記インナーリードの内、前記半導体チッ
    プの特定のバンプに対応するインナーリードに、前記イ
    ンナーリードと前記半導体チップ上のバンプとの位置合
    わせ用パターンを付加したことを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1に記載の半導体装置において、
    前記位置合わせ用パターンを付加したインナーリード
    は、前記半導体チップの4隅に形成されたバンプに対応
    するインナーリードであることを特徴とする半導体装
    置。
  3. 【請求項3】 請求項1に記載の半導体装置において、
    前記位置合わせ用パターンは、半導体チップ上のメタル
    ガードリングの外周に合わせたL字型の形状であること
    を特徴とする半導体装置。
  4. 【請求項4】 請求項1に記載の半導体装置において、
    前記位置合わせ用パターンを付加したインナーリードの
    幅寸法が他のインナーリードの幅寸法と異なることを特
    徴とする半導体装置。
  5. 【請求項5】 請求項1に記載の半導体装置において、
    前記位置合わせ用パターンを付加したインナーリードに
    対応する半導体チップ上のバンプのサイズが、他のバン
    プのサイズと異なることを特徴とする半導体装置。
  6. 【請求項6】 COF用フィルムのインナーリードと前
    記半導体チップ上のバンプとを位置合わせした後電気的
    に接続し、該接続部を封止材で封止する半導体装置の製
    造方法であって、前記絶縁性フィルム上に位置合わせ用
    パターンを付加したインナーリードを形成するCOF用
    フィルム形成工程と、前記COF用フィルム上の特定の
    リードに付加された位置合わせ用パターンを、該位置合
    わせ用パターンに対応する半導体チップのバンプに位置
    合わせを行う位置合わせ工程と、該位置合わせした状態
    のままでインナーリードボンディングを行うインナーリ
    ードボンディング工程とを備えたことを特徴とするCO
    F型半導体装置の製造方法。
JP2001216233A 2001-07-17 2001-07-17 Cofフィルムを用いた半導体装置及びその製造方法 Expired - Fee Related JP3759703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001216233A JP3759703B2 (ja) 2001-07-17 2001-07-17 Cofフィルムを用いた半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001216233A JP3759703B2 (ja) 2001-07-17 2001-07-17 Cofフィルムを用いた半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2003031623A true JP2003031623A (ja) 2003-01-31
JP2003031623A5 JP2003031623A5 (ja) 2005-07-07
JP3759703B2 JP3759703B2 (ja) 2006-03-29

Family

ID=19050736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001216233A Expired - Fee Related JP3759703B2 (ja) 2001-07-17 2001-07-17 Cofフィルムを用いた半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3759703B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750457B2 (en) 2004-03-30 2010-07-06 Sharp Kabushiki Kaisha Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
US9129972B2 (en) 2008-07-04 2015-09-08 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750457B2 (en) 2004-03-30 2010-07-06 Sharp Kabushiki Kaisha Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
US9129972B2 (en) 2008-07-04 2015-09-08 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP3759703B2 (ja) 2006-03-29

Similar Documents

Publication Publication Date Title
KR100708364B1 (ko) 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
JP2005109187A (ja) フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP2007227502A (ja) 回路装置の製造方法
US20100225001A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic device
JPH05190598A (ja) 半導体チップ整合用の光形成可能な型板
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
JP2008211189A (ja) 半導体モジュールの製造方法、半導体モジュール、携帯機器
US7893550B2 (en) Semiconductor package comprising alignment members
KR20080054347A (ko) 반도체 장치 및 그 제조 방법
US6446335B1 (en) Direct thermal compression bonding through a multiconductor base layer
US6763585B2 (en) Method for producing micro bump
US6717244B1 (en) Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
JP2003031623A (ja) Cofフィルムを用いた半導体装置及びその製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11312759A (ja) フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JP3801300B2 (ja) 半導体装置の製造方法
JP2004247464A (ja) 半導体装置及びその製造方法
JP2833174B2 (ja) 半導体素子及びその実装方法
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2006245396A (ja) 半導体装置及びその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2005340738A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees